JP4280418B2 - ダイオードをシミュレーションする回路 - Google Patents
ダイオードをシミュレーションする回路 Download PDFInfo
- Publication number
- JP4280418B2 JP4280418B2 JP2000544065A JP2000544065A JP4280418B2 JP 4280418 B2 JP4280418 B2 JP 4280418B2 JP 2000544065 A JP2000544065 A JP 2000544065A JP 2000544065 A JP2000544065 A JP 2000544065A JP 4280418 B2 JP4280418 B2 JP 4280418B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- voltage comparator
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
Landscapes
- Electronic Switches (AREA)
Description
[発明の分野]
本発明は、一方向に電流を流し、逆方向への電流を阻止するという意味でダイオードのような動作をする回路に関する。より詳細には、本発明は、実際のダイオードが持つ問題点を生じることなくダイオードをシミュレーションする回路に関する。
【0002】
[発明の背景]
従来のp−n接合ダイオード及びショットキーバリアダイオードは順方向電圧閾値と関連している。より具体的には、理想的なダイオードは、電力を損失することなく一方向に電流を流し、逆方向には電流を阻止する。しかしながら、実際(現実)のダイオードが順方向に電流を流すのは、ある一定の閾値電圧に達した後のことである。さらに、実際には、ダイオードの内部抵抗により、その内部抵抗及び電流の値に応じて、付加的な電圧降下が生じる。閾値電圧と、内部抵抗により生じる電圧降下との和は、ダイオードの順方向電圧降下(Vf)と呼ばれる。
【0003】
電力整流器或いは過剰な電源でOR演算を行うダイオードのような高い順方向電流を有する回路では、電力損失は非常に高くなり、回路の効率に著しい影響を与える。それゆえ一方向に電流を流し、逆方向への電流を阻止するという点でダイオードの機能をシミュレーションしつつ、回路の電力損失を低減するために低い順方向電圧降下Vfを有する回路が必要とされている。
【0004】
1983年11月22日に付与されたエドランド(Edlund)による米国特許第4,417,164号明細書は、一方向性の機械式バルブのための電気的なモデルを開示する。エドランドの特許は、そのようなモデルにおいて用いるための実際のダイオードの特性が、ダイオードが電流を流しているときに、ダイオード間に電圧降下が生じるなどの点で、理想的なダイオードとは異なる大きな問題点を有することに、特に言及している。また、実際のダイオードは、アノードとカソードとの間の電位差が約0.5Vのターンオン電圧に達するまで、電流を流し始めないであろう。さらに、ダイオードは非導通状態から導通状態に瞬時に変化することはなく、むしろダイオードにかかる電圧の変化の速度に部分的に依存する有限のスイッチング速度を有する。ダイオードは、アノードとカソードとの間の接合容量により悪影響を及ぼされる。従って、エドランドの特許は、図1Aに示されるように、ドレイン端子及びソース端子がそれぞれ入力端子A及び出力端子Kに接続された電界効果トランジスタ(nチャネルエンハンスメントMOSFET)を組み込んだ回路を開示する。電圧比較器2は、図示されるように、MOSFET1のドレイン端子及びソース端子にそれぞれ接続される正入力3及び負入力4を備える。比較器出力5は、MOSFET1のゲートに接続される。電圧比較器のための電源は、その素子が電気系の他の部分から影響されないように浮動状態にある。
【0005】
nチャネル素子では、従来、ドレイン電流の流れが正方向であることが知られている。すなわち電流は、正のゲート−ソース間電圧でドレインからソースに流れる。典型的には、ドレインはソースよりも高い電圧に接続される。さらにnチャネル素子は、関連して内在する逆方向整流器を備えることが知られている。この内在する固有(寄生)ダイオードはその素子の一部であり、個別の電気的な構成要素ではない。nチャネル素子では、固有ダイオードはソースに接続されるアノードと、ドレインに接続されるカソードとを実効的に備えている。
【0006】
図1Bは、図1Aの従来技術の回路の実際の動作を解析するために本発明の特許出願の出願人が提供するものであり、アノードがソースに接続され、カソードがドレインに接続された固有ダイオード1aを有するnチャネルエンハンスメントMOSFET1を示す。固有ダイオード1aは、MOSFET用のシンボルとともに円で囲まれており、固有ダイオード1aがMOSFET1の一部であって、個別の電気的な構成要素ではないことを示している。
【0007】
図1Aのエドランドの回路の理論的な動作を以下に記載する。より高い電圧がドレインに、次にソースにかかるとき、電圧比較器2の出力5はハイになり、MOSFET1のゲートに入力される。従って、MOSFET1は、より高い電圧の端子Aからより低い電圧の端子Kに電流を流すように制御される。一方、理論的には、動作中に、端子Kの電圧が端子Aより高いとき、電圧比較器2の出力5がローになり、MOSFET1のゲートに入力され、MOSFETが電流を流すのを止めるように制御される。理論的には、端子Aの電圧が端子Kより高いとき、MOSFET1は端子Aから端子Kに電流を流すであろう。さらに、理論的には、動作時に端子Kの電圧が端子Aより高いとき、MOSFET1は端子Kから端子Aに電流を流さないであろう。従って、理論的には、エドランドの回路はダイオードの動作をシミュレーションする。
【0008】
しかしながら、実際には、本発明の特許出願の出願人は、従来技術に問題点があるを見出した。エドランドの回路が実際のMOSFET1を用いて構成されるとき、その問題が発生する。図1Bは、図1Aの従来技術の回路の実際の動作を解析するために提供される。より具体的には、端子Aの電圧が端子Kの電圧より高いとき、電圧比較器2の出力5はハイになり、MOSFET1のゲートに入力される。ゲートはMOSFETを制御して、電流を端子Aから端子Kに流す。一方、端子Kの電圧が端子Aの電圧より高いとき、電圧比較器2は低出力電圧5を供給し、その電圧がMOSFET1を制御するために、MOSFET1のゲートに入力され、電流が流れるのを止めて、端子Kから端子Aへの電流を阻止する。実際には、MOSFET1に内在する逆向きの固有ダイオード1aに起因して、MOSFET1は端子Kの高電圧から端子Aの低電圧に電流を流す。従って、本発明の特許出願の出願人が確認しているように、MOSFET1の固有ダイオード1aの影響を考慮していないため、図1Aに示されるエドランドの回路は、実際には、ダイオードの機能をシミュレーションするようには動作しない。
【0009】
従って、一方向に電流を流し、逆方向への電流を阻止するという点でダイオードのように機能しつつ、低い順方向電圧降下を有する回路が依然として必要とされている。また、一方向に電流を流し、逆方向への電流を阻止するという点でダイオードのように機能し、電力損失を低減する回路が必要とされている。
【0010】
[発明の概要]
本発明の目的は、一方向に電流を流し、逆方向への電流を阻止するという点で従来のダイオードのように機能する回路を提供することである。
【0011】
本発明の別の目的は、低い順方向電圧降下を有する、ダイオードの機能をシミュレーションする回路を提供することである。
【0012】
本発明のさらに別の目的は、ダイオードのように機能するが、従来のダイオードの順方向電圧降下の閾値電圧を排除する回路を提供することである。
【0013】
本発明のさらに別の目的は、回路が誤動作しているか否かを検出する、ダイオードとして機能する回路を提供することである。
【0014】
本発明のさらに別の目的は、誤動作の指示を与える、ダイオードとして機能する回路を提供することである。
【0015】
本発明のさらに別の目的は、一方向に電流を流し、逆方向への電流を阻止し、閾値電圧を持たない回路を提供することである。
【0016】
本発明のさらに別の目的は、一方向に電流を流し、逆方向への電流を阻止し、電力損失を低減する回路を提供することである。
【0017】
本発明のこれらの目的及び他の目的は、端子Aから端子Kまで一方向に電流を流し、端子Kから端子Aに至る逆方向への電流を阻止する、2つの端子A及びKを備える回路を提供することにより達成され、その回路は、正入力、負入力及び出力を有する電圧比較器と、ソース、ドレイン及び電圧比較器の出力からの電圧により制御される制御端子とを有する、電流を切り替えるための3端子スイッチング手段とを備え、前記3端子スイッチング手段は、内部抵抗及びソース−ドレイン間の固有ダイオードとを有し、固有ダイオードの実効的なアノードが回路の端子Aに接続され、固有ダイオードの実効的なカソードが回路の端子Kに接続され、ソースが電圧比較器の正入力に接続され、ドレインが電圧比較器の負入力に接続される。
【0018】
好ましい実施形態では、スイッチング手段が誤動作しているか否かを検出するための手段が設けられる。
【0019】
別の好ましい実施形態では、正入力と、負入力と、出力とを有する電圧比較器と、コレクタと、エミッタと、ベースとを有するバイポーラトランジスタとを備える回路が提供され、コレクタが電圧比較器の正入力に接続され、エミッタが電圧比較器の負入力に接続され、バイポーラトランジスタのベースが電圧比較器の出力に接続される。
【0020】
本発明は、バイポーラトランジスタが誤動作しているか否かを判定するために検出手段を用いることを含む。
【0021】
また端子Aから端子Kまで第1の方向に電流を流し、端子Kから端子Aまで第2の方向への電流を阻止する方法も開示され、この方法は、(a)比較器の正入力の電圧信号と比較器の負入力の電圧信号とを比較し、出力電圧を得るステップと、(b)端子Aと端子Kとの間に3端子スイッチを接続するステップであって、3端子スイッチが内部抵抗と、固有ダイオードと、ソース、ドレイン及び制御端子とを有する、該ステップと、(c)出力電圧を前記3端子スイッチの制御端子に接続するステップと、(d)前記固有ダイオードの実効的なアノードを端子Aに接続するステップと、(e)前記固有ダイオードの実効的なカソードを端子Kに接続するステップと、(f)前記3端子スイッチのソースを前記比較器の正入力に接続し、かつ前記3端子スイッチのドレインを前記比較器の負入力に接続することにより、電圧信号を前記比較器に入力するステップとを備える。
【0022】
本発明の上記及び他の目的、態様、特徴及び利点は、添付の図面とともに取り上げられる好ましい実施形態の説明、並びに添付の請求の範囲からより容易に明らかになるであろう。
【0023】
本発明は実施例を用いて示されるが、添付の図面の図には制限されない。図面においては、同様の参照符号は同様の部品或いは対応する部品を示している。
【0024】
[好ましい実施形態の説明]
図2を参照すると、本発明の第1の実施形態に従って、端子Aから端子Kまで一方向に電流を流し、端子Kから端子Aへの逆方向には電流を阻止するという点でダイオードのように機能するが、低い順方向電圧降下を有する回路が示される。端子Aから端子Kへの一方向に電流を流し、端子Kから端子Aへの逆方向には電流を阻止する回路は、ソースS、ドレインD及び制御端子Gを有し、電流を切り替えるための3端子スイッチング手段10を備える。さらに、3端子スイッチング手段10は、内部抵抗と、ソース−ドレイン間に固有ダイオードとを有する。固有ダイオード11は、MOSFETのためのシンボルを有する円内に含まれて図示されており、固有ダイオード11が、個別の電気的な構成要素ではなく、3端子スイッチング手段10の一部であることを示している。スイッチング手段10は、端子A−K間に接続される。
【0025】
図2の回路は、さらに、正入力13、負入力14及び出力15を有する電圧比較器12を備える。出力15は、3端子スイッチング手段10の制御端子Gに接続される。3端子スイッチング手段のソースSは電圧比較器12の正入力13に接続され、3端子スイッチング手段のドレインDは電圧比較器12の負入力14に接続される。固有ダイオード11は、端子Aに接続される実効的なアノードと、端子Kに接続される実効的なカソードとを有する。従って、動作時には、固有ダイオード11は、端子Aから端子Kへの導通を増強し、端子Kから端子Aへの電流の流れを阻止する。3端子スイッチング手段の内部ダイオード11は、全回路の機能を高め、端子Aから端子Kへの一方向に電流を流し、逆方向では電流を阻止するように動作する。従って、3端子スイッチング手段10の内部にある固有ダイオード11は、図1Aのエドランドの従来技術の回路のように、回路の動作を劣化させる、スイッチの不都合な副作用を及ぼす素子としてではなく、回路全体の動作を高めるための回路素子として用いられる。
【0026】
図2では、3端子スイッチング手段は、nチャネルエンハンスメントモードMOSFETである。従って、固有ダイオード11は、ソースに接続される実効的なアノードと、ドレインに接続される実効的なカソードとを有する。上記のように、ソースは端子Aに接続され、ドレインは端子Kに接続される。さらに、ソースは電圧比較器12の正入力13に接続され、ドレインは電圧比較器12の負入力14に接続される。
【0027】
動作時には、実際のnチャネルエンハンスメントMOSFETを用いて、図2の回路は以下のように機能する。端子Aの電圧が端子Kの電圧より高いとき、電圧比較器12の出力15はハイになり、MOSFET10がオンし、ソースの高電圧からドレインの低電圧へ電流が流れる。従って、端子Aから端子Kに電流が流れる。典型的には、回路にnチャネルエンハンスメントMOSFETを用いてドレインからソースに電流を流す場合であっても、nチャネルエンハンスメントMOSFETはソースからドレインに電流を流すであろう。
【0028】
しかしながら、端子Aの電圧と比べて、端子Kの電圧が高いときには、電圧比較器12の出力15がローになり、MOSFET10のゲートに入力され、端子Kから端子Aへの電流をオフする。固有ダイオード11のカソードが端子Kに接続され、固有ダイオード11のアノードが端子Aに接続されるため、端子Kから端子Aへの電流を阻止することにより、固有ダイオード11はMOSFET10の動作を補助する。従って、図2の回路は、端子Aから端子Kに電流を流し、端子Kから端子Aへの電流を阻止するという点でダイオードとして動作する。MOSFET10の固有ダイオード11は、図1Aのエドランドの従来技術の回路のように、回路の動作を劣化させるのではなく、全回路の動作を高める。さらに、実際のダイオードの閾値電圧は排除され、順方向電圧降下は従来のダイオードの場合より低くなり、その値は、3端子スイッチング手段10に関連する内部抵抗値及び3端子スイッチング回路10を流れる電流値に依存する。
【0029】
図2の回路は、図示されるnチャネルエンハンスメントMOSFET10ではなく、nチャネルディプリーションMOSFETを用いるように変更することもできる。回路の動作は概ね同じである。
【0030】
図3は、図2のnチャネルエンハンスメントモードMOSFETではなく、pチャネルエンハンスメントモードMOSFETを用いる本発明の第2の実施形態である。
【0031】
図3の回路は、正入力23、負入力24及び出力25を有する電圧比較器22を備える。出力25は、3端子スイッチング手段20の制御端子Gに接続される。3端子スイッチング手段のソースSは電圧比較器22の正入力23に接続され、3端子スイッチング手段20のドレインDは電圧比較器22の負入力24に接続される。スイッチング手段20の固有ダイオード21は、端子Aに接続される実効的なアノードと、端子Kに接続される実効的なカソードとを備える。従って動作時には、固有ダイオード21は端子Aから端子Kへの導通を増強し、端子Kから端子Aへの電流の流れを阻止する。3端子スイッチング手段20の固有ダイオード21は、全回路の機能を高め、端子Aから端子Kへの一方向に電流を流し、その逆方向への電流を阻止するように動作する。従って、3端子スイッチング手段20の内部の固有ダイオード21は、図1Aのエドランドの従来技術の回路のように回路の動作を劣化させる、スイッチの不都合な副作用を及ぼす素子としてではなく、回路の動作を高めるための回路素子として用いられる。
【0032】
図3では、3端子スイッチング手段20は、pチャネルエンハンスメントモードMOSFETである。従って、固有ダイオード21はドレインに接続される実効的なアノードと、ソースに接続される実効的なカソードとを備える。ドレインは端子Aに接続され、ソースは端子Kに接続される。さらに、ソースは電圧比較器22の正入力23に接続され、ドレインは電圧比較器22の負入力24に接続される。
【0033】
動作時には、実際のpチャネルエンハンスメントMOSFETを用いて、図3の回路は以下のように機能する。端子Aの電圧が端子Kより高いとき、電圧比較器22の出力25はローになり、MOSFET20がオンし、ドレインの高電圧からソースの低電圧に電流を流す。従って、端子Aから端子Kに電流が流れる。典型的には、回路にpチャネルエンハンスメントMOSFETを用いてソースからドレインに電流を流す場合であっても、pチャネルエンハンスメントMOSFETは、ドレインからソースに電流を流すであろう。
【0034】
しかしながら、端子Aの電圧と比べて、端子Kの電圧が高いとき、電圧比較器22の出力25はハイになり、MOSFET20の制御端子Gに入力され、端子Kから端子Aへの電流がオフする。固有ダイオード21のカソードが端子Kに接続され、固有ダイオード21のアノードが端子Aに接続されるため、固有ダイオード21は、端子Kから端子Aへの電流を阻止することによりMOSFET20の動作を増強する。従って、図3の回路は、端子Aから端子Kへ電流を流し、端子Kから端子Aへの電流を阻止するという点でダイオードとして機能する。MOSFET20の固有ダイオード21は、図1Aのエドランドの従来技術の回路のように回路の動作を劣化させるのではなく、図3の全回路の動作を高める。さらに実際のダイオードの閾値電圧が排除され、順方向電圧降下が従来のダイオードの場合より低くなり、その値は、3端子スイッチング手段20に関連する内部抵抗値と3端子スイッチング手段20を流れる電流値に依存する。図3の回路は、図示されるpチャネルエンハンスメントMOSFET20ではなく、pチャネルディプリーションMOSFETを用いるように変更することもできる。回路の動作は概ね同じである。
【0035】
図3では、再びpチャネルMOSFET20が、端子A及びKに、かつそれぞれ電圧比較器24の正入力22及び負入力23に接続され、固有ダイオード21は、回路の動作を劣化させる不都合な副作用を及ぼす素子として動作するのではなく、図3の回路の動作を高めるために用いられる。
【0036】
図4は本発明の別の実施形態を示しており、nチャネルエンハンスメントMOSFETを用いる図2の回路が、3端子スイッチング手段10が誤動作しているか否かを検出するための検出手段16を備えるように変更される。図2及び図4の3端子スイッチング手段10は、チャネルから分離された制御端子(ゲートG)を備え、ゲート電圧がチャネルを形成或いは制御することにより、チャネルの幅を低減してドレイン−ソース間抵抗を増減し、その結果ゲート電流を用いることなくドレイン電流を変化させるように、スイッチング素子が動作する。従って、ゲート電流(3端子スイッチング手段の制御端子における任意の電流)の存在は、3端子スイッチング手段が誤動作していることを示す。図4に示される、3端子スイッチング手段10が誤動作しているか否かを検出するための検出手段16は、ゲート電流が存在するかしないかを判定する。ゲート電流が存在する場合には、検出手段16の出力はハイになり、インジケータ装置26に高電圧が入力されて、3端子スイッチング手段10が誤動作していることを表示する。インジケータ装置26は、ランプ、或いはLEDのような他の視覚的又は聴覚的な指示装置であってもよい。
【0037】
3端子スイッチング手段10が誤動作しているか否かを検出するための検出手段16は、正入力と負入力とを有する比較器17と、正極及び負極を有する閾値電圧発生器18と、抵抗19とを備える。抵抗19は2つの端部を有し、電圧比較器12の出力15と、スイッチング手段10の制御端子Gとの間に接続される。抵抗19の第1の端部は電圧比較器12の出力15に接続される。抵抗19の他の端部は3端子スイッチング手段10の制御端子Gと、電圧比較器17の負入力とに接続される。電圧比較器12の出力15は、さらに、閾値電圧発生器18の正極に接続される。閾値電圧発生器18の負極は、電圧比較器17の正入力に接続される。
【0038】
動作時に、nチャネルエンハンスメントMOSFET10が正常に動作している場合には、ゲート電流はほぼ0であり、抵抗19には電圧がかからないであろう。発生器18により生成される小さな閾値電圧は、比較器17の出力を、MOSFET10が正常であることを示す論理ローレベルの電圧に保持する。MOSFET10が誤動作している場合には、MOSFET10のゲートGに電流が流れ、抵抗19に電圧が生じるであろう。その電圧が発生器18により生成される閾値電圧を越える場合には、比較器17の出力が論理ハイレベルの電圧になり、MOSFETが誤動作していることを示すことになる。閾値電圧は、障害警告を発生するゲート電流の量を決定する。実際に、誤動作しているMOSFETのゲート電流は、適切に動作しているMOSFETのゲート電流の数百万倍になる場合もある。
【0039】
ディプリーションMOSFETを用いる図2及び図3の実施形態は、図4に示される実施形態と同様に、MOSFETが誤動作しているか否かを判定するための検出手段を備えるように変更することもできる。
【0040】
誤動作しているMOSFETは、ゲート−ソース間或いはゲート−ドレイン間で低インピーダンスを有するであろう。そのような低インピーダンスを判定するための任意の検出手段を、本発明の図2(nチャネル)或いは図3(pチャネル)のMOSFETの実施形態のいずれかにおいても用いることができる。例えば、以下の図6に示される検出手段40は、MOSFETのゲートとソースとの間に接続することもできる。MOSFETのゲートとドレインが短絡しているか否かを判定するために、類似の検出手段を用いることもできる。任意のタイプのMOSFET(すなわちnチャネル或いはpチャネル、エンハンスメント或いはデプレッション)に対して同様の回路を設けることができる。
【0041】
図5Aは本発明の別の実施形態を示す。より具体的には、バイポーラトランジスタ30はコレクタC、エミッタE、ベースBを備える。さらに、図5Aの回路は、正入力33と、負入力34と、出力35とを有する電圧比較器32を備える。バイポーラトランジスタ30のコレクタは、電圧比較器32の正入力33に接続される。バイポーラトランジスタ30のエミッタは、電圧比較器32の負入力34に接続される。バイポーラトランジスタ30のベースは、電圧比較器32の出力35に接続される。バイポーラトランジスタ30は端子AとKとの間に接続される。
【0042】
動作時に、端子Aの電圧が端子Kの電圧より高いとき、図5Aの回路は端子Aから端子Kに電流を流す。さらに、端子Kの電圧が端子Aの電圧より高いとき、図5Aの回路は、端子Kから端子Aに至る電流の流れを阻止する。さらに、コレクタ−エミッタ間の内部抵抗及びコレクタからエミッタへの電流により、順方向電圧降下が決定される。従って、従来のダイオードに関連する閾値電圧は排除され、順方向電圧降下は低くなる。動作時に、端子AとKとの間に小さな電圧が発生し、端子Aの電圧が端子Kの電圧より高くなるとき、比較器32はハイレベルの出力35をバイポーラトランジスタ30のベースに供給するであろう。従ってnpnトランジスタとして示されるバイポーラトランジスタ30は、端子Aから端子Kに電流を流すであろう。しかしながら、端子Kの電圧が端子Aの電圧より高い場合には、電圧比較器32は、バイポーラトランジスタ30のベースにローレベルの出力35を供給し、端子Kから端子Aへの電流を遮断するであろう。バイポーラトランジスタ30の内部抵抗に起因する端子Kと端子Aとの間の電圧が、比較器32を用いてバイポーラトランジスタをスイッチオフに保持する。
【0043】
図5Bは、pnpトランジスタを用いて、端子Aから端子Kへの一方向に電流を流し、端子Kから端子Aへの逆方向の電流を阻止し、低い順方向電圧降下を有するための本発明の別の実施形態を開示する。図5Bは図5Aと同様であるが、npnバイポーラトランジスタ30がpnpバイポーラトランジスタ31に置き換えられている点が異なる。pnpバイポーラトランジスタ31のコレクタは電圧比較器32の正入力33に接続され、pnpバイポーラトランジスタ31のエミッタは電圧比較器32の負入力34に接続される。
【0044】
動作時に、端子Aと端子Kとの間に小さな電圧が発生するとき、比較器32は、エミッタ電圧に比べて低いベース電圧でバイポーラトランジスタ31をオンする。バイポーラトランジスタ31は端子Kにコレクタ電流を供給し、端子Aから電流を引き込む。コレクタ−エミッタ間の小さな電圧降下は、比較器32を用いてバイポーラトランジスタ31をオンに保持する。一方、端子Kの他の電圧が端子Aの電圧より高い場合には、電圧比較器32はバイポーラトランジスタ31のベースにハイレベルの出力35を供給する。端子A及びエミッタの低電圧と比較して、バイポーラトランジスタ31のベースが高電圧になることにより、バイポーラトランジスタ31はオフするようになり、端子Kと端子Aとの間に電流が流れない。従って、図5Bの回路は、端子Aから端子Kに電流を流し、端子Kから端子Aへの電流を阻止することによりダイオードとして機能する。さらにエミッタ−コレクタ間の閾値電圧及びトランジスタを流れる電流は、従来のダイオードの場合より小さい順方向電圧降下を判定する。
【0045】
図6は、バイポーラトランジスタ30が誤動作しているか否かを検出するための検出手段40と、バイポーラトランジスタ30の誤動作を表示するためのインジケータ装置43とを加えることにより変更された、npnバイポーラトランジスタ30を含む図5Aの回路である。
【0046】
誤動作しているバイポーラトランジスタはベース−エミッタ間が低インピーダンスになるであろう。端子Aから端子Kに電流が流れる場合には、電流経路内の抵抗に起因して、端子A−K間に小さな正の電圧が生じる。その結果、比較器32の出力電圧はハイレベルになる。バイポーラトランジスタ30が正常に動作している場合には、ベース−エミッタ間の電圧は約0.7Vである。検出手段40の発生器41により生成される閾値電圧は0.7Vよりわずかに低く、比較器42の出力を低電圧に保持し、トランジスタが正常であることを意味している。トランジスタ30が誤動作している場合には、ベース−エミッタ間電圧は、ほぼ0であろう。発生器41により生成される閾値電圧により、比較器42の出力はハイレベルになり、トランジスタが誤動作していることを意味する。発生器41により生成される閾値電圧は、障害警告を出すことになるベース−エミッタ間電圧を決定する。比較器42の出力は、トランジスタの障害を表示するためのランプ44、LED或いは他の視覚的又は聴覚的なインジケータであってもよいインジケータ装置43に供給される。実際に、誤動作しているトランジスタのベース−エミッタ間電圧はわずか数mVであるが、一方、正常に動作しているトランジスタのベース−エミッタ間電圧は約700mVである。
【0047】
さらに、pnpバイポーラトランジスタが誤動作しているか否かを検出するための検出手段及びpnpバイポーラトランジスタの誤動作を示すためのインジケータ装置を設けることもでき、その場合、図5Aのnpnトランジスタ30が図5Bに示されるようなpnpトランジスタ31に置き換えられる。その場合には、図6の検出手段40に類似の検出手段が、pnpトランジスタのエミッタ−ベース間に接続される。しかしながら、電圧発生器41の極性は反転され、比較器42からの論理ハイレベルの出力は、トランジスタが正常であることを示している。さらに、光を出すためのインジケータ装置43の消灯が、トランジスタが誤動作していることを示す。
【0048】
図7及び図8は、別の電圧比較器を用いて変更される図2の回路を示す。本発明の上記実施形態では、電圧比較器12、22及び32は演算増幅器である。しかしながら、これらの電圧比較器は、図7及び図8に示される電圧比較器52及び62に置き換えることができる。
【0049】
図7では、電圧比較器52は、正入力53と、負入力54と、出力55とを備える。電圧比較器52は、エミッタe1、コレクタc1、ベースb1を有するバイポーラトランジスタ56を備える。トランジスタ56はnpnバイポーラトランジスタとして示されるが、npnバイポーラトランジスタ56の代わりに、pnpトランジスタを用いるように回路を変更することもできる。電圧比較器52はさらに、直列抵抗57、58及び実際のダイオード59を備える。バイポーラトランジスタ56のエミッタe1は、電圧比較器52の正入力53である。バイポーラトランジスタ56のコレクタc1は、電圧比較器52の出力55である。直列抵抗57、58は、バイポーラトランジスタ56のコレクタc1とベースb1との間に接続される。バイポーラトランジスタ56のベースb1はさらにダイオード59のアノードに接続され、ダイオード59のカソードは電圧比較器52の負入力54である。ダイオード59により、ダイオード間で約25V〜150Vの範囲内の電圧を使用できるようになり、従って、電圧比較器52は、この範囲内の電圧であっても、電圧比較器52を構成する回路素子間で発生し得るようになる応用形態においても用いることができる。しかしながら、典型的には、正の電源レール電圧は、3.3V〜12Vの範囲内にある。
【0050】
図8は、電圧比較器のさらに別の実施形態を含むように変更された図2の回路を示す。図8では、図2の電圧比較器12が電圧比較器62により置き換えられている。電圧比較器62は正入力63と、負入力64と、出力65とを備える。電圧比較器62は、2つの直列抵抗66及び67と、2つのトランジスタ68及び69とを備える。各トランジスタはエミッタ、コレクタ及びベースを有する。トランジスタ68及び69はnpnバイポーラトランジスタとして示されている。しかしながら、npnトランジスタ68及び69の代わりに、pnpトランジスタを用いるように回路を変更することもできる。
【0051】
図8に示されるように、トランジスタ68のエミッタは電圧比較器62の正入力63である。トランジスタ69のエミッタは電圧比較器62の負入力64である。抵抗66及び67は、トランジスタ68及び69のコレクタ間に直列に接続される。トランジスタ68のコレクタは電圧比較器62の出力65である。トランジスタ68及び69のベースは、トランジスタ69のコレクタに接続され短絡される。バイポーラトランジスタ69は、約5Vまでのベース−エミッタ間電圧にしか耐えることができない。従って、この電圧がそのレベルを越えるものと予想される場合には、図7に示される電圧比較器が代わりに用いられるべきである。典型的には、その回路用の正の電源レール電圧が3.3V〜12Vの範囲内にあるとき、トランジスタ69は十分に使用に耐え得る。
【0052】
さらに本発明は、端子Aから端子Kの第1の方向に電流を流し、端子Kから端子Aの第2の方向の電流を阻止する方法を含む。この方法では、3端子スイッチの固有ダイオードは、固有ダイオードの実効的なアノードが端子Aに接続され、固有ダイオードの実効的なカソードが端子Kに接続されるように接続される。さらに比較器の正入力の電圧信号が、比較器の負入力の電圧信号と比較され、出力電圧が得られる。電圧比較器の出力は、3端子スイッチの制御端子に接続され、3端子スイッチのソースの電圧が、電圧比較器の正入力に入力され、3端子スイッチのドレインの電圧が電圧比較器の負入力に入力される。
【0053】
典型的には、ドレイン(或いはソース)をソース(或いはドレイン)より高い電圧に接続することにより、電流がドレイン(或いはソース)からソース(或いはドレイン)に流れるようにする3端子スイッチが用いられる。本発明の方法では、典型的には電流がドレイン(或いはソース)からソース(或いはドレイン)に流れるように、より高い電圧に接続されるドレイン(或いはソース)が、代わりに低電圧に接続され、その素子がソース(或いはドレイン)からドレイン(或いはソース)に電流を流すために用いられるようにする。従って、MOSFET素子は、MOSFET素子が従来動作しようとしている極性とは逆の極性で動作するように接続される。
【0054】
本発明は、任意のタイプのトランジスタ(MOSFET或いはバイポーラトランジスタ)のような電流を切り替えるためのスイッチング手段を、2つの端子AとKとの間に接続して、端子Aから端子Kに電流を流し、端子Kから端子Aへの電流を阻止し、その場合に、端子A及びKに接続される2端子間を導通するために大きな閾値電圧が存在しないステップを含む。端子A及びKに接続される2つの端子間には、スイッチング手段に関連する内部抵抗が存在する。さらに、スイッチング手段の導通は、端子A及びKから信号を受信する電圧比較器のような装置により制御されるスイッチング手段の制御端子により制御される。スイッチング手段が固有ダイオードを有する場合には、ダイオードのアノードが端子Aに接続され、ダイオードのカソードが端子Kに接続される。スイッチング手段により、端子Aが端子Kより高い電圧であるとき、端子Aから端子Kに電流を流すことができ、端子Kの電圧が端子Aの電圧より高いときには、端子Kから端子Aへの電流を阻止することができる。
【0055】
本発明の方法は、比較器の正入力の電圧信号を比較器の負入力の電圧信号と比較して、出力を得るステップを含み、そのステップは、(a)端子Aと端子Kとを3端子スイッチに接続するステップであって、3端子スイッチが関連する内部抵抗と、関連する固有ダイオードと、ソース、ドレイン及び制御端子とを有する、該接続ステップと、(b)出力電圧を3端子スイッチの制御端子に接続するステップと、(c)固有ダイオードの実効的なアノードを端子Aに接続するステップと、(d)固有ダイオードの実効的なカソードを端子Kに接続するステップと、(e)3端子スイッチのソースを比較器の正入力に接続し、3端子スイッチのドレインを比較器の負入力に接続することにより、電圧信号を比較器に入力するステップとを有する。
【0056】
本発明を好ましい実施形態を参照しつつ記載してきたが、変形形態及び変更形態も本発明の精神及び範囲内にあることは、当業者には明らかであろう。例えば、npnトランジスタは、pnpトランジスタと(回路を全く変更せずに、或いは少しだけ変更して)置き換えたり、或いはその逆も可能であり、エンハンスメントMOSFETをディプリーションMOSFETに置き換えることもでき、その逆も可能である。さらに、回路を少しだけ変更して、nチャネルMOSFETをpチャネルMOSFETに置き換えることもでき、またその逆も可能である。
【0057】
バイポーラトランジスタ及びMOSFET、ディプリーションMOSFET及びエンハンスメントMOSFET、pチャネルMOSFET及びnチャネルMOSFETを用いる回路のための検出手段を用いることもできる。ここで開示された種々の電圧比較器は、図2、図3、図4、図5A、図5B及び図6の任意の回路において用いることができる。さらに、僅かな変更を加えて、他のタイプのトランジスタのような他のスイッチング手段を用いることもでき、他のトランジスタを含む他のスイッチング手段が、本明細書で開示されたスイッチング手段と均等物であることは、当業者には理解されるものと考えられる。好ましい実施形態の図面及び説明は、本発明の範囲を制限するためではなく、実施例として行われており、全てのそのような変形及び変更は本発明の精神及び範囲に含まれるものである。
【図面の簡単な説明】
【図1A】 従来技術によるダイオードのシミュレーションを用いる一方向性の機械式装置の電気的モデルを示す図である。
【図1B】 図1Aの回路を解析するための、MOSFETに関連する固有ダイオードを示す図である。
【図2】 nチャネルエンハンスメントMOSFETを用いる、本発明によるダイオードをシミュレーションする回路を示す図である。
【図3】 pチャネルエンハンスメントMOSFETを用いる、本発明の別の実施形態によるダイオードをシミュレーションする回路を示す図である。
【図4】 本発明の別の実施形態による、誤動作検出手段と誤動作インジケータとを付加した図2の回路を示す図である。
【図5A】 本発明の別の実施形態による、npnバイポーラトランジスタを用いてダイオードの機能をシミュレーションする回路を示す図である。
【図5B】 本発明の別の実施形態による、pnpバイポーラトランジスタを用いてダイオードの機能をシミュレーションする回路を示す図である。
【図6】 本発明の別の実施形態による、誤動作検出手段と誤動作インジケータとを付加した図5Aの回路を示す図である。
【図7】 本発明の別の実施形態による、別の電圧比較器を用いるために変更された図2の回路を示す図である。
【図8】 本発明のさらに別の実施形態による、さらに別の電圧比較器を用いるために変更された図2の回路を示す図である。
Claims (20)
- 2つの端子A及びKを備え、前記端子Aから前記端子Kへの一方向に電流を流し、前記端子Kから前記端子Aへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための3端子スイッチング手段と、
を備え、
前記3端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Aに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Kに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続され、
前記電圧比較器は、エミッタと、コレクタと、ベースとを有するバイポーラトランジスタと、2つの直列抵抗と、ダイオードとを備え、前記バイポーラトランジスタの前記エミッタが前記電圧比較器の正入力であり、前記バイポーラトランジスタの前記コレクタが前記電圧比較器の出力であり、前記直列抵抗が前記バイポーラトランジスタの前記コレクタと前記ベースとの間に接続され、前記バイポーラトランジスタの前記ベースがさらに前記ダイオードのアノードに接続され、前記ダイオードのカソードが前記電圧比較器の負入力であることを特徴とする回路。 - 前記3端子スイッチング手段は、nチャネルMOSFETを備えることを特徴とする請求項1に記載の回路。
- 前記3端子スイッチング手段は、pチャネルMOSFETを備えることを特徴とする請求項1に記載の回路。
- 2つの端子A及びKを備え、前記端子Aから前記端子Kへの一方向に電流を流し、前記端子Kから前記端子Aへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための3端子スイッチング手段と、
を備え、
前記3端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Aに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Kに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続され、
前記電圧比較器は2つの抵抗と、それぞれエミッタと、コレクタと、ベースとを有する2つのトランジスタとを備え、第1のトランジスタのエミッタが前記電圧比較器の正入力であり、第2のトランジスタのエミッタが前記電圧比較器の負入力であり、前記2つの抵抗が前記第1及び前記第2のトランジスタのコレクタ間に直列に接続され、前記第1のトランジスタの前記コレクタが前記電圧比較器の出力であり、前記2つのトランジスタのベースが前記第2のトランジスタの前記コレクタに接続されて短絡されることを特徴とする回路。 - 前記3端子スイッチング手段は、nチャネルMOSFETを備えることを特徴とする請求項4に記載の回路。
- 前記3端子スイッチング手段は、pチャネルMOSFETを備えることを特徴とする請求項4に記載の回路。
- 2つの端子A及びKを備え、前記端子Aから前記端子Kへの一方向に電流を流し、前記端子Kから前記端子Aへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための3端子スイッチング手段と、
前記3端子スイッチング手段の前記制御端子と前記ソースとの間の低インピーダンスを検出することによって、前記3端子スイッチング手段が誤動作しているか否かを検出するための検出手段と、
を備え、
前記3端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Aに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Kに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続されることを特徴とする回路。 - 2つの端子A及びKを備え、前記端子Aから前記端子Kへの一方向に電流を流し、前記端子Kから前記端子Aへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための3端子スイッチング手段と、
前記3端子スイッチング手段の前記制御端子と前記ドレインとの間の低インピーダンスを検出することによって、前記3端子スイッチング手段が誤動作しているか否かを検出するための検出手段と、
を備え、
前記3端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Aに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Kに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続されることを特徴とする回路。 - 2つの端子A及びKを備え、前記端子Aから前記端子Kへの一方向に電流を流し、前記端子Kから前記端子Aへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための3端子スイッチング手段と、
前記3端子スイッチング手段の前記制御端子においてゼロ電流を検出することによって、前記3端子スイッチング手段が誤動作しているか否かを検出するための検出手段と、
を備え、
前記3端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Aに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Kに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続されることを特徴とする回路。 - 前記3端子スイッチング手段は、nチャネルMOSFETを備えることを特徴とする請求項7〜9のいずれか一項に記載の回路。
- 前記3端子スイッチング手段は、pチャネルMOSFETを備えることを特徴とする請求項7〜9のいずれか一項に記載の回路。
- 正入力と、負入力と、出力とを有する電圧比較器と、
ドレインと、ソースと、制御端子とを有する電流スイッチング手段と、
前記電流スイッチング手段の前記制御端子と前記ソースとの間の低インピーダンスを検出することによって、前記電流スイッチング手段が誤動作しているか否かを判定するための検出手段と、
を備え、
前記ドレインが前記電圧比較器の前記負入力に接続され、前記ソースが前記電圧比較器の正入力に接続され、前記制御端子が前記電圧比較器の前記出力に接続されることを特徴とする回路。 - 正入力と、負入力と、出力とを有する電圧比較器と、
ドレインと、ソースと、制御端子とを有する電流スイッチング手段と、
前記電流スイッチング手段の前記制御端子と前記ドレインとの間の低インピーダンスを検出することによって、前記電流スイッチング手段が誤動作しているか否かを判定するための検出手段と、
を備え、
前記ドレインが前記電圧比較器の前記負入力に接続され、前記ソースが前記電圧比較器の正入力に接続され、前記制御端子が前記電圧比較器の前記出力に接続されることを特徴とする回路。 - 正入力と、負入力と、出力とを有する電圧比較器と、
ドレインと、ソースと、制御端子とを有する電流スイッチング手段と、
前記電流スイッチング手段の前記制御端子においてゼロ電流を検出することによって、前記電流スイッチング手段が誤動作しているか否かを判定するための検出手段と、
を備え、
前記ドレインが前記電圧比較器の前記負入力に接続され、前記ソースが前記電圧比較器の正入力に接続され、前記制御端子が前記電圧比較器の前記出力に接続されることを特徴とする回路。 - 前記電流スイッチング手段はnチャネル素子であることを特徴とする請求項12〜14のいずれか一項に記載の回路。
- 前記電流スイッチング手段はpチャネル素子であることを特徴とする請求項12〜14のいずれか一項に記載の回路。
- 前記電流スイッチング手段はMOSFETであることを特徴とする請求項12〜14のいずれか一項に記載の回路。
- 正入力と、負入力と、出力とを有する電圧比較器と、
コレクタと、エミッタと、ベースとを有するバイポーラトランジスタと、
前記バイポーラトランジスタの前記ベースと前記コレクタとの間の低インピーダンスを検出することによって、前記バイポーラトランジスタが誤動作しているか否かを判定するための検出手段と、
を備え、
前記コレクタが前記電圧比較器の前記正入力に接続され、前記エミッタが前記電圧比較器の負入力に接続され、前記ベースが前記電圧比較器の前記出力に接続されることを特徴とする回路。 - 端子Aから端子Kへの第1の方向に電流を流し、前記端子Kから前記端子Aへの第2の方向への電流を阻止する方法であって、
i)比較器の正入力の電圧信号を前記比較器の負入力の電圧信号と比較して、出力電圧を得るステップと、
ii)前記端子Aと前記端子Kとの間に3端子スイッチを接続するステップであって、前記3端子スイッチが、内部抵抗と、固有ダイオードと、ソースと、ドレインと、制御端子とを有する、該接続ステップと、
iii)前記出力電圧を前記3端子スイッチの前記制御端子に接続するステップと、
iv)前記固有ダイオードの実効的なアノードを前記端子Aに接続するステップと、
v)前記固有ダイオードの実効的なカソードを前記端子Kに接続するステップと、
vi)前記3端子スイッチの前記ソースを前記比較器の前記正入力に接続し、かつ前記3端子スイッチの前記ドレインを前記比較器の前記負入力に接続することにより電圧信号を前記比較器に入力するステップと、
vii)前記制御端子と、前記3端子スイッチの前記ソース及び前記ドレインのうちの一方との間の低インピーダンスを検出することにより、前記3端子スイッチが誤動作しているか否かを検出するステップと、
を有することを特徴とする方法。 - 端子Aから端子Kへの第1の方向に電流を流し、前記端子Kから前記端子Aへの第2の方向への電流を阻止する方法であって、
i)比較器の正入力の電圧信号を前記比較器の負入力の電圧信号と比較して、出力電圧を得るステップと、
ii)前記端子Aと前記端子Kとの間に3端子スイッチを接続するステップであって、前記3端子スイッチが、内部抵抗と、固有ダイオードと、ソースと、ドレインと、制御端子とを有する、該接続ステップと、
iii)前記出力電圧を前記3端子スイッチの前記制御端子に接続するステップと、
iv)前記固有ダイオードの実効的なアノードを前記端子Aに接続するステップと、
v)前記固有ダイオードの実効的なカソードを前記端子Kに接続するステップと、
vi)前記3端子スイッチの前記ソースを前記比較器の前記正入力に接続し、かつ前記3端子スイッチの前記ドレインを前記比較器の前記負入力に接続することにより電圧信号を前記比較器に入力するステップと、
vii)前記3端子スイッチの前記制御端子においてゼロ電流を検出することにより、前記3端子スイッチが誤動作しているか否かを検出するステップと、
を有することを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/059,968 | 1998-04-14 | ||
US09/059,968 US6060943A (en) | 1998-04-14 | 1998-04-14 | Circuit simulating a diode |
PCT/US1999/007943 WO1999053618A1 (en) | 1998-04-14 | 1999-04-12 | Circuit simulating a diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002511692A JP2002511692A (ja) | 2002-04-16 |
JP4280418B2 true JP4280418B2 (ja) | 2009-06-17 |
Family
ID=22026480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000544065A Expired - Fee Related JP4280418B2 (ja) | 1998-04-14 | 1999-04-12 | ダイオードをシミュレーションする回路 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6060943A (ja) |
EP (1) | EP1072095A4 (ja) |
JP (1) | JP4280418B2 (ja) |
CN (1) | CN1244200C (ja) |
AU (1) | AU3388899A (ja) |
CA (1) | CA2326734A1 (ja) |
HK (1) | HK1037804A1 (ja) |
TW (1) | TW537555U (ja) |
WO (1) | WO1999053618A1 (ja) |
Families Citing this family (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6469564B1 (en) * | 1998-04-14 | 2002-10-22 | Minebea Co., Ltd. | Circuit simulating a diode |
US6501320B1 (en) * | 2000-07-25 | 2002-12-31 | Exar Corporation | Self-powered, maximum-conductive, low turn-on voltage CMOS rectifier |
GB2372644B (en) * | 2001-02-16 | 2005-02-23 | Mitel Semiconductor Ab | MOS circuit for lowering forward voltage of diodes |
WO2002084873A1 (en) * | 2001-03-28 | 2002-10-24 | Koninklijke Philips Electronics N.V. | Synchronous rectifiers |
US20020186070A1 (en) * | 2001-06-07 | 2002-12-12 | Em (Us) Design, Inc. | Power stealing circuit to charge a capacitor |
US7280026B2 (en) | 2002-04-18 | 2007-10-09 | Coldwatt, Inc. | Extended E matrix integrated magnetics (MIM) core |
US7183834B2 (en) * | 2002-10-11 | 2007-02-27 | International Rectifier Corporation | Method and apparatus for driving a power MOS device as a synchronous rectifier |
CN100395805C (zh) * | 2002-12-28 | 2008-06-18 | 鸿富锦精密工业(深圳)有限公司 | 发光二极管驱动装置 |
US7030680B2 (en) * | 2003-02-26 | 2006-04-18 | Integrated Discrete Devices, Llc | On chip power supply |
CA2424473A1 (en) * | 2003-04-04 | 2004-10-04 | Siemens Milltronics Process Instruments Inc. | Circuit for loss-less diode equivalent |
JP4059874B2 (ja) * | 2004-09-30 | 2008-03-12 | 富士通株式会社 | 整流回路 |
US7876191B2 (en) | 2005-02-23 | 2011-01-25 | Flextronics International Usa, Inc. | Power converter employing a tapped inductor and integrated magnetics and method of operating the same |
CN100464486C (zh) * | 2006-04-30 | 2009-02-25 | 武汉万鹏科技有限公司 | 一种电源整流电路 |
JP4890126B2 (ja) * | 2006-07-13 | 2012-03-07 | 株式会社リコー | ボルテージレギュレータ |
US7636011B2 (en) * | 2006-07-27 | 2009-12-22 | Artesyn Technologies, Inc. | Controller for ORing field effect transistor |
US8125205B2 (en) | 2006-08-31 | 2012-02-28 | Flextronics International Usa, Inc. | Power converter employing regulators with a coupled inductor |
US7675759B2 (en) * | 2006-12-01 | 2010-03-09 | Flextronics International Usa, Inc. | Power system with power converters having an adaptive controller |
US9197132B2 (en) * | 2006-12-01 | 2015-11-24 | Flextronics International Usa, Inc. | Power converter with an adaptive controller and method of operating the same |
US7889517B2 (en) | 2006-12-01 | 2011-02-15 | Flextronics International Usa, Inc. | Power system with power converters having an adaptive controller |
AU2007329451B2 (en) * | 2006-12-04 | 2012-08-30 | Noramco, Llc | Process for reducing impurities in oxycodone base |
EP2128984B2 (en) | 2007-02-02 | 2020-03-11 | Mitsubishi Electric Corporation | Rectifier |
US7468649B2 (en) | 2007-03-14 | 2008-12-23 | Flextronics International Usa, Inc. | Isolated power converter |
US7906941B2 (en) | 2007-06-19 | 2011-03-15 | Flextronics International Usa, Inc. | System and method for estimating input power for a power processing circuit |
DE102007062955B4 (de) * | 2007-12-21 | 2011-06-01 | Catem Develec Gmbh & Co. Kg | Schaltung zur Spannungsstabilisierung eines Bordnetzes |
US9621020B2 (en) * | 2008-05-16 | 2017-04-11 | Astec International Limited | Control circuits and methods for controlling switching devices |
US8207779B2 (en) * | 2008-05-16 | 2012-06-26 | Astec International Limited | Control circuits and methods for controlling switching devices |
US20090284303A1 (en) * | 2008-05-16 | 2009-11-19 | Zong Bo Hu | Control circuits and methods for controlling switching devices |
ES2793749T3 (es) * | 2008-10-23 | 2020-11-16 | Leach Int Corporation | Sistema y método para emular un diodo ideal en un dispositivo de control de energía |
US8988912B2 (en) * | 2008-10-23 | 2015-03-24 | Leach International Corporation | System and method for emulating an ideal diode in a power control device |
WO2010056989A1 (en) * | 2008-11-14 | 2010-05-20 | Flextronics International Usa, Inc. | Driver for a synchronous rectifier and power converter employing the same |
US20100156513A1 (en) * | 2008-12-23 | 2010-06-24 | Pratt & Whitney Rocketdyne, Inc. | Charge pump |
CN102342007B (zh) | 2009-01-19 | 2015-01-07 | 伟创力国际美国公司 | 用于功率转换器的控制器 |
US9088216B2 (en) | 2009-01-19 | 2015-07-21 | Power Systems Technologies, Ltd. | Controller for a synchronous rectifier switch |
US9019061B2 (en) * | 2009-03-31 | 2015-04-28 | Power Systems Technologies, Ltd. | Magnetic device formed with U-shaped core pieces and power converter employing the same |
US8854458B2 (en) | 2009-04-15 | 2014-10-07 | Toyota Jidosha Kabushiki Kaisha | Object detection device |
JP2010288425A (ja) * | 2009-06-15 | 2010-12-24 | Texas Instr Japan Ltd | モータ制御装置及びディスク駆動装置 |
US8514593B2 (en) | 2009-06-17 | 2013-08-20 | Power Systems Technologies, Ltd. | Power converter employing a variable switching frequency and a magnetic device with a non-uniform gap |
US8643222B2 (en) * | 2009-06-17 | 2014-02-04 | Power Systems Technologies Ltd | Power adapter employing a power reducer |
US9077248B2 (en) | 2009-06-17 | 2015-07-07 | Power Systems Technologies Ltd | Start-up circuit for a power adapter |
US8638578B2 (en) * | 2009-08-14 | 2014-01-28 | Power System Technologies, Ltd. | Power converter including a charge pump employable in a power adapter |
US8354871B2 (en) * | 2009-11-09 | 2013-01-15 | University Of Florida Research Foundation, Inc. | Self-powered comparator |
US8743577B2 (en) * | 2009-11-19 | 2014-06-03 | University Of Florida Research Foundation, Inc. | Method and apparatus for high efficiency AC/DC conversion of low voltage input |
US8976549B2 (en) | 2009-12-03 | 2015-03-10 | Power Systems Technologies, Ltd. | Startup circuit including first and second Schmitt triggers and power converter employing the same |
US8520420B2 (en) | 2009-12-18 | 2013-08-27 | Power Systems Technologies, Ltd. | Controller for modifying dead time between switches in a power converter |
CN102111595B (zh) * | 2009-12-29 | 2014-12-10 | 康佳集团股份有限公司 | 一种cpu供电电路设备 |
US9246391B2 (en) | 2010-01-22 | 2016-01-26 | Power Systems Technologies Ltd. | Controller for providing a corrected signal to a sensed peak current through a circuit element of a power converter |
US8787043B2 (en) | 2010-01-22 | 2014-07-22 | Power Systems Technologies, Ltd. | Controller for a power converter and method of operating the same |
WO2011116225A1 (en) | 2010-03-17 | 2011-09-22 | Power Systems Technologies, Ltd. | Control system for a power converter and method of operating the same |
TWI446155B (zh) * | 2010-08-04 | 2014-07-21 | Acbel Polytech Inc | Can automatically switch the standby power supply power supply path |
US8638580B2 (en) | 2010-09-21 | 2014-01-28 | Astec International Limited | Switching power converters and controllers having auxiliary power circuits |
KR101233354B1 (ko) * | 2011-03-22 | 2013-02-15 | 부천산업진흥재단 | 정류 소자를 이용한 반도체 스위치 |
US8792257B2 (en) | 2011-03-25 | 2014-07-29 | Power Systems Technologies, Ltd. | Power converter with reduced power dissipation |
CN102736655B (zh) * | 2011-04-07 | 2014-04-30 | 鸿富锦精密工业(深圳)有限公司 | 线性稳压电路 |
DE102011083234A1 (de) * | 2011-09-22 | 2013-03-28 | Robert Bosch Gmbh | Verfahren zum Ansteuern eines MOSFET im Rückwärtsbetrieb |
US8508898B2 (en) | 2012-01-11 | 2013-08-13 | Robert Bosch Gmbh | Diagnosable reverse-voltage protection for high power loads |
US8792256B2 (en) | 2012-01-27 | 2014-07-29 | Power Systems Technologies Ltd. | Controller for a switch and method of operating the same |
CN102710134A (zh) * | 2012-06-15 | 2012-10-03 | 北京鼎汉技术股份有限公司 | 一种具有防反功能的模块化供电装置及防反控制电路 |
US9190898B2 (en) | 2012-07-06 | 2015-11-17 | Power Systems Technologies, Ltd | Controller for a power converter and method of operating the same |
US9106130B2 (en) | 2012-07-16 | 2015-08-11 | Power Systems Technologies, Inc. | Magnetic device and power converter employing the same |
US9099232B2 (en) | 2012-07-16 | 2015-08-04 | Power Systems Technologies Ltd. | Magnetic device and power converter employing the same |
US9214264B2 (en) | 2012-07-16 | 2015-12-15 | Power Systems Technologies, Ltd. | Magnetic device and power converter employing the same |
US9379629B2 (en) | 2012-07-16 | 2016-06-28 | Power Systems Technologies, Ltd. | Magnetic device and power converter employing the same |
CN102904421B (zh) * | 2012-09-24 | 2015-01-28 | 重庆西南集成电路设计有限责任公司 | 整流二极管替代电路 |
DE202013003992U1 (de) * | 2012-11-20 | 2013-06-10 | Georg Baars | Anordnung von Kleinenergiequellen |
US9240712B2 (en) | 2012-12-13 | 2016-01-19 | Power Systems Technologies Ltd. | Controller including a common current-sense device for power switches of a power converter |
US9300206B2 (en) | 2013-11-15 | 2016-03-29 | Power Systems Technologies Ltd. | Method for estimating power of a power converter |
US9484913B2 (en) * | 2014-03-11 | 2016-11-01 | Texas Instruments Incorporated | Emulation of LED input characteristics in BICMOS process |
CN106464152B (zh) | 2014-05-09 | 2019-07-26 | 松下知识产权经营株式会社 | 整流电路以及非接触供电装置 |
CN104104228B (zh) * | 2014-08-04 | 2017-06-06 | 南京矽力杰半导体技术有限公司 | 同步整流电路和应用其的充电电路 |
US9696738B2 (en) | 2014-12-24 | 2017-07-04 | Texas Instruments Incorporated | Low power ideal diode control circuit |
ITUB20155707A1 (it) * | 2015-11-18 | 2017-05-18 | St Microelectronics Srl | Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti |
CN105450008A (zh) * | 2016-01-07 | 2016-03-30 | 烽火通信科技股份有限公司 | ORing MOSFET控制电路及电源并联*** |
TWI589107B (zh) * | 2016-08-19 | 2017-06-21 | 廣達電腦股份有限公司 | 單向導通裝置 |
FR3056859B1 (fr) * | 2016-09-23 | 2018-11-30 | Alstom Transport Technologies | Procede de pilotage d'un transistor du type igbt et dispositif de pilotage associe |
US10236783B1 (en) * | 2018-01-17 | 2019-03-19 | Appleton Grp Llc | Self-driving control circuit for power switches as synchronous rectifier |
EP3576269A1 (de) * | 2018-05-29 | 2019-12-04 | Siemens Aktiengesellschaft | Ansteuern eines metall-oxid-halbleiter-feldeffekttransistors |
WO2020034446A1 (zh) * | 2018-08-14 | 2020-02-20 | 广州奥格智能科技有限公司 | 一种超低损耗理想二极管 |
CN108768358A (zh) * | 2018-08-14 | 2018-11-06 | 广州奥格智能科技有限公司 | 一种超低损耗理想二极管 |
DE102018222554A1 (de) * | 2018-12-20 | 2020-06-25 | Robert Bosch Gmbh | Vorrichtung und Verfahren zum richtungsabhängigen Betreiben eines elektrochemischen Energiespeichers |
TWI733358B (zh) * | 2020-03-06 | 2021-07-11 | 國立陽明交通大學 | 理想二極體 |
CN117411149A (zh) * | 2023-12-14 | 2024-01-16 | 深圳市省油灯网络科技有限公司 | 一种充电电流的防倒灌电路、方法、***及装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4417164A (en) * | 1981-06-18 | 1983-11-22 | Southern Gas Association | Mechanical valve analog |
JPH01212364A (ja) * | 1988-02-19 | 1989-08-25 | Matsushita Electric Ind Co Ltd | 負荷電流検出回路 |
US5539610A (en) * | 1993-05-26 | 1996-07-23 | Siliconix Incorporated | Floating drive technique for reverse battery protection |
US5517379A (en) * | 1993-05-26 | 1996-05-14 | Siliconix Incorporated | Reverse battery protection device containing power MOSFET |
US5519557A (en) * | 1993-11-19 | 1996-05-21 | Chrysler Corporation | Power supply polarity reversal protection circuit |
US5716725A (en) * | 1996-06-06 | 1998-02-10 | Motorola, Inc. | Method apparatus for indicating improper coupling of a power source to an electronic device |
-
1998
- 1998-04-14 US US09/059,968 patent/US6060943A/en not_active Expired - Lifetime
-
1999
- 1999-04-12 AU AU33888/99A patent/AU3388899A/en not_active Abandoned
- 1999-04-12 EP EP99915353A patent/EP1072095A4/en not_active Withdrawn
- 1999-04-12 JP JP2000544065A patent/JP4280418B2/ja not_active Expired - Fee Related
- 1999-04-12 CN CN99805008.3A patent/CN1244200C/zh not_active Expired - Fee Related
- 1999-04-12 WO PCT/US1999/007943 patent/WO1999053618A1/en active Application Filing
- 1999-04-12 CA CA002326734A patent/CA2326734A1/en not_active Abandoned
- 1999-04-13 TW TW091218104U patent/TW537555U/zh not_active IP Right Cessation
-
2001
- 2001-11-30 HK HK01108444A patent/HK1037804A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA2326734A1 (en) | 1999-10-21 |
WO1999053618A1 (en) | 1999-10-21 |
CN1297613A (zh) | 2001-05-30 |
EP1072095A4 (en) | 2005-06-08 |
US6060943A (en) | 2000-05-09 |
EP1072095A1 (en) | 2001-01-31 |
TW537555U (en) | 2003-06-11 |
JP2002511692A (ja) | 2002-04-16 |
AU3388899A (en) | 1999-11-01 |
WO1999053618A9 (en) | 2000-02-03 |
HK1037804A1 (en) | 2002-02-15 |
CN1244200C (zh) | 2006-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4280418B2 (ja) | ダイオードをシミュレーションする回路 | |
US6469564B1 (en) | Circuit simulating a diode | |
US7561404B2 (en) | Biased-MOSFET active bridge | |
US7224192B2 (en) | Voltage detection circuit | |
US7622874B2 (en) | Over current detection circuits for motor driver | |
US7579880B2 (en) | Circuit for driving a semiconductor element | |
JP2003046380A (ja) | 負荷駆動回路 | |
JPS63304715A (ja) | Mosトランジスタブリッジを制御するための回路と方法 | |
JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
JP7270418B2 (ja) | 異常検出回路 | |
JPH0220116A (ja) | 半導体デバイスの過熱検出回路装置 | |
US11171645B1 (en) | Transistor switching circuit and integrated circuit thereof | |
JP2002041155A (ja) | 負荷駆動装置 | |
JPH03117017A (ja) | トランジスタ出力回路 | |
CN113659818B (zh) | 一种理想二极管电路 | |
JP2001069674A (ja) | 逆極性入力電圧防止回路 | |
JP2657690B2 (ja) | 並列運転直流電源装置の選択遮断回路 | |
US7151462B2 (en) | Circuit arrangement and method for load diagnosis of a semiconductor switch | |
US11522538B2 (en) | Bidirectional switch for power control in a daisy chain | |
CN214674345U (zh) | 输入电路 | |
JPH09135158A (ja) | Pチャネルfetのゲート駆動回路 | |
JPH04253417A (ja) | レベルシフト回路 | |
CN109756213B (zh) | 单向导通装置 | |
JP2005224088A (ja) | 負荷保護回路 | |
JPH08289458A (ja) | 過電流保護回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |