JPH03113898A - 固定記憶装置 - Google Patents
固定記憶装置Info
- Publication number
- JPH03113898A JPH03113898A JP1251499A JP25149989A JPH03113898A JP H03113898 A JPH03113898 A JP H03113898A JP 1251499 A JP1251499 A JP 1251499A JP 25149989 A JP25149989 A JP 25149989A JP H03113898 A JPH03113898 A JP H03113898A
- Authority
- JP
- Japan
- Prior art keywords
- address
- key
- readout
- stored
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 210000004027 cell Anatomy 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は固定記憶装置に関し、特に特定の領域内の記憶
セルへの読出し要求に対して規制制御を行う固定記憶装
置に関する。
セルへの読出し要求に対して規制制御を行う固定記憶装
置に関する。
従来の固定記憶装置は、全領域について任意のアドレス
の内容を、随時読出すことが可能であった。
の内容を、随時読出すことが可能であった。
上述した従来の固定記憶装置は、全領域について任意の
アドレスの内容を、随時読出すことが可能となっている
ので、書込んだ記憶内容に対する機密保護が図れないと
いう問題点がある。
アドレスの内容を、随時読出すことが可能となっている
ので、書込んだ記憶内容に対する機密保護が図れないと
いう問題点がある。
本発明の目的は、特定の領域内の任意のアドレスへの読
出し要求に対しては、外部から予め任意に定めた順序で
入力するアドレス情報をキーとして記憶し次に続くアド
レスに記憶したデータの読出し要求に対して規制制御を
行うキーとして使用することができる固定記憶装置を提
供することにある。
出し要求に対しては、外部から予め任意に定めた順序で
入力するアドレス情報をキーとして記憶し次に続くアド
レスに記憶したデータの読出し要求に対して規制制御を
行うキーとして使用することができる固定記憶装置を提
供することにある。
本発明の固定記憶装置は、２ｍワード×ｌピツ）−（ｍ
およびｌは自然数）構成の電気的に書込み可能な固定記
憶装置において、外部から予め任意に定めた順序で入力
するアドレス情報をキーとして記憶し次に続く前記固定
記憶装置の記憶セルのアドレスｎ＋１から２”−１まで
（ｎは０ ＜ｎ ＜２ｍ−１を満足する自然数）の領域
内の任意のアドレスに記憶したデータの読出しを規制す
る際のキーとして使用する機能を持つキーレジスタを設
け、前記記憶セルのアドレスｎ＋１から２−一１までの
領域内の記憶セルのアドレスへの読出し要求に対しては
前記キーレジスタに記憶されている前記予め任意に定め
た順序で入力するアドレス情報を受信後指定されたアド
レスの記憶内容を読出す構成である。
およびｌは自然数）構成の電気的に書込み可能な固定記
憶装置において、外部から予め任意に定めた順序で入力
するアドレス情報をキーとして記憶し次に続く前記固定
記憶装置の記憶セルのアドレスｎ＋１から２”−１まで
（ｎは０ ＜ｎ ＜２ｍ−１を満足する自然数）の領域
内の任意のアドレスに記憶したデータの読出しを規制す
る際のキーとして使用する機能を持つキーレジスタを設
け、前記記憶セルのアドレスｎ＋１から２−一１までの
領域内の記憶セルのアドレスへの読出し要求に対しては
前記キーレジスタに記憶されている前記予め任意に定め
た順序で入力するアドレス情報を受信後指定されたアド
レスの記憶内容を読出す構成である。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
固定記憶装置１は、２ｍワード×ｌビット構成の電気的
に書込み可能な記憶セル１０を有し、信号線１００〜ｌ
ＯＯ＋ （ｍ−１）でｍビットのアドレスの指定を受け
、データ入出力線３００〜３００＋ （１−１）でｌビ
ットのデータを入出力する。信号線１００〜１００＋＜
ｍ−１）には、記憶セル１０と共に、予め任意に定めた
順序で入力するアドレス情報をキーとして記憶し、次に
続く領域内の任意のアドレスに記憶したデータの読出し
を規制する際のキーとして使用する機能を持つキーレジ
スタ２０および、読出しゲート４０を制御する読出しゲ
ート制御部３０が接続している。
に書込み可能な記憶セル１０を有し、信号線１００〜ｌ
ＯＯ＋ （ｍ−１）でｍビットのアドレスの指定を受け
、データ入出力線３００〜３００＋ （１−１）でｌビ
ットのデータを入出力する。信号線１００〜１００＋＜
ｍ−１）には、記憶セル１０と共に、予め任意に定めた
順序で入力するアドレス情報をキーとして記憶し、次に
続く領域内の任意のアドレスに記憶したデータの読出し
を規制する際のキーとして使用する機能を持つキーレジ
スタ２０および、読出しゲート４０を制御する読出しゲ
ート制御部３０が接続している。
キーレジスタ２０は、書込みを制御する信号を入力する
キーレジスタ書込み制御線２００と接続し、読出しゲー
ト制御部３０に対する特定領域へのアクセスを許可する
信号を出力するアクセス許可信号線２０１と接続してい
る。読出しゲート制御部３０は、読出しゲート４０を制
御する信号を出力する読出しゲート制御信号線２０２を
持つ。
キーレジスタ書込み制御線２００と接続し、読出しゲー
ト制御部３０に対する特定領域へのアクセスを許可する
信号を出力するアクセス許可信号線２０１と接続してい
る。読出しゲート制御部３０は、読出しゲート４０を制
御する信号を出力する読出しゲート制御信号線２０２を
持つ。
記憶セル１０は、データ入出力線３００〜３００＋＜１
−１）で受信したデータを書込むための制御信号を受信
するプログラム制御線２０３と接続する。 次に動作
について説明する。
−１）で受信したデータを書込むための制御信号を受信
するプログラム制御線２０３と接続する。 次に動作
について説明する。
データを記憶セル１０に書込む場合は、信号線１００〜
１００−１００−）−（で選択されたアドレスに、デー
タ入出力線３００〜３００＋ （１−１）で与えたデー
タを、プログラム制御線２０３から制御信号を入力して
書込む。
１００−１００−）−（で選択されたアドレスに、デー
タ入出力線３００〜３００＋ （１−１）で与えたデー
タを、プログラム制御線２０３から制御信号を入力して
書込む。
データの読出しを規制する場合は、最初に、信号線１０
０〜１００＋（ｍ−１）から複数のアドレス情報を、予
め任意に定めた順序でキーとして入力する。この入力を
キーレジスタ２０で記憶する。次に、続けて入力されて
くる記憶セルのアドレスｎ＋１から２ｍ−１までの領域
内にデータを持つ任意のアドレスの複数組を、以後読出
しを規制するアドレスとしてキーレジスタ書込み制御線
２００の制御の下にキーレジスタ２０に記憶する。
０〜１００＋（ｍ−１）から複数のアドレス情報を、予
め任意に定めた順序でキーとして入力する。この入力を
キーレジスタ２０で記憶する。次に、続けて入力されて
くる記憶セルのアドレスｎ＋１から２ｍ−１までの領域
内にデータを持つ任意のアドレスの複数組を、以後読出
しを規制するアドレスとしてキーレジスタ書込み制御線
２００の制御の下にキーレジスタ２０に記憶する。
この状態で、読出しゲート制御部３ｏは、信号線１００
〜１００＋（ｍ−１）で選択されたアドレスを監視し、
検出したアドレスが０≦に≦ｎ（但し、ｎは予め決めら
れたアドレス値でｏくｎ＜２”’−１の関係にあるもの
とする）を満たす場合には、読出しゲート４ｏをイネー
ブルにする。
〜１００＋（ｍ−１）で選択されたアドレスを監視し、
検出したアドレスが０≦に≦ｎ（但し、ｎは予め決めら
れたアドレス値でｏくｎ＜２”’−１の関係にあるもの
とする）を満たす場合には、読出しゲート４ｏをイネー
ブルにする。
又、アドレスがｎ＋１≦に≦２−−１までの領域内にあ
る場合には、アクセス許可信号線２０１が「真」である
場合にのみ読出しゲート制御信号線２０２を「真」にし
て、読出しゲート４ｏをイネーブルにする。
る場合には、アクセス許可信号線２０１が「真」である
場合にのみ読出しゲート制御信号線２０２を「真」にし
て、読出しゲート４ｏをイネーブルにする。
キーレジスタ２０で予め任意に定めた順序で記憶した複
数のアドレス情報と、アドレスｎ＋１から２ｗ″−１ま
での領域内の任意のアドレスの複数組とは、装置の電源
を切断しても消去されず、電源投入により再度機能を回
復する。
数のアドレス情報と、アドレスｎ＋１から２ｗ″−１ま
での領域内の任意のアドレスの複数組とは、装置の電源
を切断しても消去されず、電源投入により再度機能を回
復する。
外部からこの読出しを規制する任意のアドレスから記憶
内容を読出すには、まず先に予め任意に定めた順序で記
憶した複数のアドレス情報を入力し、その後読出しを規
制するアドレスを指定することによって、この信号を受
信したキーレジスタ２０がアクセス許可信号線２０１に
特定領域へのアクセスを許可する信号「真」を出力する
。この「真」を受けた読出しゲート制御部３０は、読出
しゲート制御信号線２０２を「真」にして、読出しゲー
ト４０から記憶内容を読出す。
内容を読出すには、まず先に予め任意に定めた順序で記
憶した複数のアドレス情報を入力し、その後読出しを規
制するアドレスを指定することによって、この信号を受
信したキーレジスタ２０がアクセス許可信号線２０１に
特定領域へのアクセスを許可する信号「真」を出力する
。この「真」を受けた読出しゲート制御部３０は、読出
しゲート制御信号線２０２を「真」にして、読出しゲー
ト４０から記憶内容を読出す。
なお、予め任意に定めた順序で複数のアドレス情報をキ
ーレジスタ２０に記憶させるｌ＃ＪｌＩＦと、予め任意
に定めた順序で記憶した複数のアドレス情報を受信し、
その後読出しを規制するアドレスを受信したことにより
読出し制御とを行うプログラムは、アドレスが０≦に≦
ｎの範囲の領域に記憶しておくことができる。
ーレジスタ２０に記憶させるｌ＃ＪｌＩＦと、予め任意
に定めた順序で記憶した複数のアドレス情報を受信し、
その後読出しを規制するアドレスを受信したことにより
読出し制御とを行うプログラムは、アドレスが０≦に≦
ｎの範囲の領域に記憶しておくことができる。
以上説明したように、本発明は、特定の領域内の任意の
アドレスへの読出し要求に対しては、外部から予め任意
に定めた順序で入力するアドレス情報をキーとして記憶
し次に続くアドレスを、読出し要求に対して規制制御を
行うアドレスとすることができる効果が有る。
アドレスへの読出し要求に対しては、外部から予め任意
に定めた順序で入力するアドレス情報をキーとして記憶
し次に続くアドレスを、読出し要求に対して規制制御を
行うアドレスとすることができる効果が有る。
第１図は本発明の一実施例のブロック図である。
１・・・・・・固定記憶装置、１０・・・・・・記憶セ
ル、２０・・−・・・キーレジスタ、３０・・・・・・
読出しゲート制御部、４０−−−−−・読出しゲート、
１００〜１００＋ ＜ｍ＝１）・・・・・・信号線、２
００・・・・・−キーレジスタ書込みＭ御線、２０１・
・・・・・アクセス許可信号線、２０２・・・・・−読
出しゲート制御信号線、２０３・・・・・・プログラム
制御線、３００〜３００＋ （１−１）・・−・・・デ
ータ入出力線。
ル、２０・・−・・・キーレジスタ、３０・・・・・・
読出しゲート制御部、４０−−−−−・読出しゲート、
１００〜１００＋ ＜ｍ＝１）・・・・・・信号線、２
００・・・・・−キーレジスタ書込みＭ御線、２０１・
・・・・・アクセス許可信号線、２０２・・・・・−読
出しゲート制御信号線、２０３・・・・・・プログラム
制御線、３００〜３００＋ （１−１）・・−・・・デ
ータ入出力線。
Claims (1)
- ２＾ｍワード×ｌビット（ｍおよびｌは自然数）構成
の電気的に書込み可能な固定記憶装置において、外部か
ら予め任意に定めた順序で入力するアドレス情報をキー
として記憶し次に続く前記固定記憶装置の記憶セルのア
ドレスｎ＋１から２＾ｍ−１まで（ｎは０＜ｎ＜２＾ｍ
−１を満足する自然数）の領域内の任意のアドレスに記
憶したデータの読出しを規制する際のキーとして使用す
る機能を持つキーレジスタを設け、前記記憶セルのアド
レスｎ＋１から２＾ｍ−１までの領域内の記憶セルのア
ドレスへの読出し要求に対しては前記キーレジスタに記
憶されている前記予め任意に定めた順序で入力するアド
レス情報を受信後指定されたアドレスの記憶内容を読出
すことを特徴とする固定記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251499A JPH03113898A (ja) | 1989-09-26 | 1989-09-26 | 固定記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251499A JPH03113898A (ja) | 1989-09-26 | 1989-09-26 | 固定記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03113898A true JPH03113898A (ja) | 1991-05-15 |
Family
ID=17223717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1251499A Pending JPH03113898A (ja) | 1989-09-26 | 1989-09-26 | 固定記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03113898A (ja) |
-
1989
- 1989-09-26 JP JP1251499A patent/JPH03113898A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS618798A (ja) | 不揮発性記憶装置 | |
| US5608673A (en) | Nand-type flash memory integrated-circuit card | |
| GB2325061A (en) | Access rights for overlapping logical areas | |
| JPS6053896B2 (ja) | デ−タ処理装置のメモリシステム | |
| JPS5958700A (ja) | 記憶保護判定方式 | |
| US5987581A (en) | Configurable address line inverter for remapping memory | |
| JPS63163937A (ja) | メモリ制御装置 | |
| EP0374733B1 (en) | Single-chip microcomputer including EPROM therein | |
| JPH03113898A (ja) | 固定記憶装置 | |
| JPS63124298A (ja) | メモリ装置 | |
| JPS6325748A (ja) | 電子回路の制御方法およびこの制御方法を実施するための回路 | |
| JP2005222519A (ja) | メモリに記憶されたデータワード内のビット値へのアクセス | |
| US5579484A (en) | System for performing fast data accessing in multiply/accumulate operations while using a VRAM | |
| KR920003845B1 (ko) | 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템 | |
| JPS623504B2 (ja) | ||
| JP2969896B2 (ja) | Ｒａｍのデータ書き込み制御方法 | |
| JP2531822B2 (ja) | 命令先行読出し装置 | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| JPS6364141A (ja) | 記憶装置 | |
| JPH06231072A (ja) | マイクロコンピュータ | |
| JP3031581B2 (ja) | ランダムアクセスメモリおよび情報処理装置 | |
| JPH07141880A (ja) | メモリ装置及びデータ処理装置 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPS634358A (ja) | パリテイビツト書替え回路 | |
| JPH0828116B2 (ja) | 半導体記憶装置 |