JP2889954B2 - 集積回路リードアセンブリ構造 - Google Patents
集積回路リードアセンブリ構造Info
- Publication number
- JP2889954B2 JP2889954B2 JP2132412A JP13241290A JP2889954B2 JP 2889954 B2 JP2889954 B2 JP 2889954B2 JP 2132412 A JP2132412 A JP 2132412A JP 13241290 A JP13241290 A JP 13241290A JP 2889954 B2 JP2889954 B2 JP 2889954B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- board
- pattern
- lead pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Multi-Conductor Connections (AREA)
Description
【発明の詳細な説明】 ［発明の分野］ この発明は、集積回路構造のための改良されたパッケ
ージングに関するものであり、より特定的には、クロス
トークおよびカップリングを減じることのできる集積回
路リードアセンブリ構造に関するものである。
ージングに関するものであり、より特定的には、クロス
トークおよびカップリングを減じることのできる集積回
路リードアセンブリ構造に関するものである。
［関連技術の説明］ リードフレームパターンを有する従来の集積回路構造
のパッケージングにおいては、ダイは、複数個の金属リ
ードを有する金属リードフレームの中心に装着される。
複数個の金属リードは、ダイの４つの側部のまわりに配
置される一連のボンディングパッドから扇形に広がって
いる。これらのリードのそれぞれの幅は、ダイ側に位置
する内方端部から外方端部までの長さに沿って、変化す
ることがある。これらのリードのそれぞれの長さもま
た、大きな差異を示すことがある。
のパッケージングにおいては、ダイは、複数個の金属リ
ードを有する金属リードフレームの中心に装着される。
複数個の金属リードは、ダイの４つの側部のまわりに配
置される一連のボンディングパッドから扇形に広がって
いる。これらのリードのそれぞれの幅は、ダイ側に位置
する内方端部から外方端部までの長さに沿って、変化す
ることがある。これらのリードのそれぞれの長さもま
た、大きな差異を示すことがある。
さらに、パッケージの外側までずっと平行に延在する
リード間の長い結合長さは、隣り合うリード上の信号を
結合する結果をもたらすことがあり得る。リード間の幅
が変化すると、特性インピーダンスレベルが制御されな
く、かつ整合しなくなるので、そのことが信号に対して
影響を及ぼす。リードの長さを変化させることは、信号
伝送の遅延における差異をもたらすことになろう。
リード間の長い結合長さは、隣り合うリード上の信号を
結合する結果をもたらすことがあり得る。リード間の幅
が変化すると、特性インピーダンスレベルが制御されな
く、かつ整合しなくなるので、そのことが信号に対して
影響を及ぼす。リードの長さを変化させることは、信号
伝送の遅延における差異をもたらすことになろう。
米国特許第4,801,999号には、リードおよびバスが誘
電体層の両側部上に配置されたリードアセンブリが開示
される。しかしながら、リードは依然としてダイの周囲
に、隣接したリードに対してほぼ平行な形状で配置され
る。
電体層の両側部上に配置されたリードアセンブリが開示
される。しかしながら、リードは依然としてダイの周囲
に、隣接したリードに対してほぼ平行な形状で配置され
る。
したがって、隣接した信号ライン間のカップリングお
よびクロストークを制御することができ、信号反射を最
小にすることができ、信号伝送遅延を等しくすることの
できる集積回路リードアセンブリ構造を提供することが
望まれる。
よびクロストークを制御することができ、信号反射を最
小にすることができ、信号伝送遅延を等しくすることの
できる集積回路リードアセンブリ構造を提供することが
望まれる。
［発明の概要］ したがって、この発明の目的は、改良された集積回路
リードアセンブリ構造を提供することであり、隣接した
信号リード間のカップリングおよびクロストークが、リ
ードの長さに沿ったある点において隣接した信号リード
を交差させることにより、最小にされるかまたは解消さ
れる。
リードアセンブリ構造を提供することであり、隣接した
信号リード間のカップリングおよびクロストークが、リ
ードの長さに沿ったある点において隣接した信号リード
を交差させることにより、最小にされるかまたは解消さ
れる。
集積回路リードアセンブリ構造は、PC基板を含む。PC
基板は、互いに離れて位置する平行な第１および第２の
表面を含む。PC基板は、第１の表面上に配置された複数
のリードを含む第１のリードパターンと、第２の表面上
に配置された複数のリードを含む第２のリードパターン
とを備える。第１のリードパターンのリードの少なくと
もいくつかは、第２のリードパターンのリードの少なく
ともいくつかに対して直交した関係で延在するようにさ
れ、それによって、第１のリードパターンのリードと第
２のリードパターンのリードとの間のクロストークおよ
びカップリングを減ずる。
基板は、互いに離れて位置する平行な第１および第２の
表面を含む。PC基板は、第１の表面上に配置された複数
のリードを含む第１のリードパターンと、第２の表面上
に配置された複数のリードを含む第２のリードパターン
とを備える。第１のリードパターンのリードの少なくと
もいくつかは、第２のリードパターンのリードの少なく
ともいくつかに対して直交した関係で延在するようにさ
れ、それによって、第１のリードパターンのリードと第
２のリードパターンのリードとの間のクロストークおよ
びカップリングを減ずる。
この発明の他の目的および特徴は、以下に記載する実
施例の説明から一層明らかになるであろう。
施例の説明から一層明らかになるであろう。
［実施例の説明］ 集積回路リードアセンブリ構造は、PC基板を含む。基
板の一方の表面に第１のリードパターンが形成され、反
対の表面に第２のリードパターンが形成される。PC基板
の一方の表面に位置するリードの少なくとも一部分は、
PC基板の反対の表面に位置する対応するリードと交差し
て走る。
板の一方の表面に第１のリードパターンが形成され、反
対の表面に第２のリードパターンが形成される。PC基板
の一方の表面に位置するリードの少なくとも一部分は、
PC基板の反対の表面に位置する対応するリードと交差し
て走る。
第１図を参照する。この発明のリードアセンブリ構造
は、１個のPC基板10を含む。PC基板10の上方の表面上に
は第１のリードパターン40が形成され、PC基板10の反対
側の表面上には第２をリードパターン50が形成される。
第１図では、便宜上、PC基板10を透明なものとして示し
ており、したがって第１のリードパターン40および第２
のリードパターン50の両者が見える。
は、１個のPC基板10を含む。PC基板10の上方の表面上に
は第１のリードパターン40が形成され、PC基板10の反対
側の表面上には第２をリードパターン50が形成される。
第１図では、便宜上、PC基板10を透明なものとして示し
ており、したがって第１のリードパターン40および第２
のリードパターン50の両者が見える。
第１のリードパターン40は、すべてのリードがPC基板
10の両端に位置する２個の端縁にまで延びるような形状
にされている。一方、第２のリードパターン50は、リー
ドのすべてがPC基板10の残りの２つの端縁にまで延びる
ような形状にされている。
10の両端に位置する２個の端縁にまで延びるような形状
にされている。一方、第２のリードパターン50は、リー
ドのすべてがPC基板10の残りの２つの端縁にまで延びる
ような形状にされている。
第１のリードパターン40のほとんどすべてのリード
（中心に位置するリードを除いて）は、第２のリードパ
ターン50の１つ以上のリードと90゜の角度で交差する。
同様に、第２のリードパターン50のほとんどすべてのリ
ード（中心に位置するリードを除いて）は、第１リード
パターン40の１つ以上のリードと90゜の角度で交差す
る。第１および第２リードパターンのリード間のこの90
゜の交差は、第４図および第５図に関連して以下に記載
するように、隣接したリード間のカップリングを減じる
ことになる。
（中心に位置するリードを除いて）は、第２のリードパ
ターン50の１つ以上のリードと90゜の角度で交差する。
同様に、第２のリードパターン50のほとんどすべてのリ
ード（中心に位置するリードを除いて）は、第１リード
パターン40の１つ以上のリードと90゜の角度で交差す
る。第１および第２リードパターンのリード間のこの90
゜の交差は、第４図および第５図に関連して以下に記載
するように、隣接したリード間のカップリングを減じる
ことになる。
PC基板10の材質としては、たとえばポリイミドまたは
他の同等な絶縁性プラスチック材料で構成してもよい。
あるいは、セラミック材料を含むものであってもよい。
リードパターンを形成するために使用される金属として
は、いかなる導電性金属でもよい。典型的には、導電性
の観点からアルミニウムまたは銅がリードパターン材料
として使用されるが、コスト的に許されるのであれば金
や銀のような貴金属材料を使用してもよい。
他の同等な絶縁性プラスチック材料で構成してもよい。
あるいは、セラミック材料を含むものであってもよい。
リードパターンを形成するために使用される金属として
は、いかなる導電性金属でもよい。典型的には、導電性
の観点からアルミニウムまたは銅がリードパターン材料
として使用されるが、コスト的に許されるのであれば金
や銀のような貴金属材料を使用してもよい。
第２図および第３図はこの発明の他の実施例を図示し
ている。PC基板12の上部表面上に、電力電極60（たとえ
ばVccまたはVdd電力バス）が形成される。第２のPC基板
14の上部表面上または下部表面上に、リードパターン40
が形成される。第３のPC基板16の上部表面上またはPC基
板14の下部表面上に、リードパターン50が形成される。
PC基板16の下部表面上または第４のPC基板18の上部表面
上に、接地電極（たとえばVeeまたはVss接地バス）が形
成される。図示した実施例では、複数個のPC基板が使用
される。電力電極60および接地電極70は、通常、３つの
PC基板の一方表面および他方表面上に形成される。第３
図では、例示的に、第４の基板を利用するように示し
た。
ている。PC基板12の上部表面上に、電力電極60（たとえ
ばVccまたはVdd電力バス）が形成される。第２のPC基板
14の上部表面上または下部表面上に、リードパターン40
が形成される。第３のPC基板16の上部表面上またはPC基
板14の下部表面上に、リードパターン50が形成される。
PC基板16の下部表面上または第４のPC基板18の上部表面
上に、接地電極（たとえばVeeまたはVss接地バス）が形
成される。図示した実施例では、複数個のPC基板が使用
される。電力電極60および接地電極70は、通常、３つの
PC基板の一方表面および他方表面上に形成される。第３
図では、例示的に、第４の基板を利用するように示し
た。
第３図に示すように、ダイ30は、PC基板12の中央に装
着される。PC基板12の上部表面上に、ダイ30を取囲む矩
形の配列となったボンディングパッド24が形成される。
ダイ30の矩形の周辺領域にもボンディングパッド34が形
成される。ボンディングパッド34とボンディングパッド
24とは、リード38によって接続される。第３図におい
て、ボンディングパッド24の１つを電力電極60に接続す
るリード62が示される。ダイ30上のいくつかのボンディ
ングパッドが、この方法で、適当なボンディングパッド
24を介して電力バス電極60に接続されてもよい。一方、
残りのボンディングパッド24は、リードパターン40およ
び50におけるリードに接続されるだけでなく、第６図な
いし第９図に関連して記載するように、PC基板に形成さ
れるバイアまたはめっき貫通孔を介して接地リード電極
70に電気的に接続される。
着される。PC基板12の上部表面上に、ダイ30を取囲む矩
形の配列となったボンディングパッド24が形成される。
ダイ30の矩形の周辺領域にもボンディングパッド34が形
成される。ボンディングパッド34とボンディングパッド
24とは、リード38によって接続される。第３図におい
て、ボンディングパッド24の１つを電力電極60に接続す
るリード62が示される。ダイ30上のいくつかのボンディ
ングパッドが、この方法で、適当なボンディングパッド
24を介して電力バス電極60に接続されてもよい。一方、
残りのボンディングパッド24は、リードパターン40およ
び50におけるリードに接続されるだけでなく、第６図な
いし第９図に関連して記載するように、PC基板に形成さ
れるバイアまたはめっき貫通孔を介して接地リード電極
70に電気的に接続される。
第４図および第５図は、リードパターン40のリードと
リードパターン50のリードとの交差関係を示している。
リード40aないし40rは実線で示され、リード50aないし5
0pは点線で示される。隣り合うリード、たとえばリード
40fおよびリード50fは、PC基板12上の隣接したボンディ
ングパッド24に交互に電気的に接続される。そのような
隣接したリードは、ボンディングパッド24から互いに平
行に延びる。言うまでもないが、第１のリードパターン
40のリードと第２のリードパターン50のリードとは、PC
基板14の厚さだけ間隔をあけられている。
リードパターン50のリードとの交差関係を示している。
リード40aないし40rは実線で示され、リード50aないし5
0pは点線で示される。隣り合うリード、たとえばリード
40fおよびリード50fは、PC基板12上の隣接したボンディ
ングパッド24に交互に電気的に接続される。そのような
隣接したリードは、ボンディングパッド24から互いに平
行に延びる。言うまでもないが、第１のリードパターン
40のリードと第２のリードパターン50のリードとは、PC
基板14の厚さだけ間隔をあけられている。
ラインの１つ、たとえばリード50fは、途中で直角に
向きを変え、その後はPC基板14の端縁に向かって延び、
その間に、リードパターン40の他のリード、たとえばリ
ード40gないし40kに交差する。
向きを変え、その後はPC基板14の端縁に向かって延び、
その間に、リードパターン40の他のリード、たとえばリ
ード40gないし40kに交差する。
リードパターン40および50におけるリードは、互いに
物理的に交差しない。なぜなら、それらのリードパター
ンは、PC基板の厚さだけ互いから離れているからであ
る。隣接したリード間の電気的カップリングの見地か
ら、リードは互いに交差するようにされる。もしもその
ような電気的な交差がなければ、リードはその全長にわ
たって互いに平行に延びることになる。隣接するリード
間に位置するPC基板14は電極間の誘電体として作用する
ことになる。すなわち、電極間の容量結合において誘電
体として機能することになる。
物理的に交差しない。なぜなら、それらのリードパター
ンは、PC基板の厚さだけ互いから離れているからであ
る。隣接したリード間の電気的カップリングの見地か
ら、リードは互いに交差するようにされる。もしもその
ような電気的な交差がなければ、リードはその全長にわ
たって互いに平行に延びることになる。隣接するリード
間に位置するPC基板14は電極間の誘電体として作用する
ことになる。すなわち、電極間の容量結合において誘電
体として機能することになる。
それぞれのリードに90゜の曲がり（方向転換）を与え
ることにより、リードパターン40のすべてのリードは、
PC基板14の両端に位置する２つの端縁にまで延びること
になる。一方、リードパターン50のすべてのリードは、
第５図から明らかなように、PC基板14の残りの２つの端
縁にまで延びるようになる。第５図において、リードパ
ターン40のすべてのリード40fないし40rは、図中上方に
位置する端縁に向かって延びているのが観察される。な
お、リード401ないし40rは、90゜に曲がった後に上部端
縁に向かって延びているのが観察される。リードパター
ン50のリード50fないし50pのすべては、図中PC基板14の
右方端縁に向かって延びているのが観察される。リード
50fないし50jは、90゜に曲がった後に右方端縁に向かっ
て延びている。
ることにより、リードパターン40のすべてのリードは、
PC基板14の両端に位置する２つの端縁にまで延びること
になる。一方、リードパターン50のすべてのリードは、
第５図から明らかなように、PC基板14の残りの２つの端
縁にまで延びるようになる。第５図において、リードパ
ターン40のすべてのリード40fないし40rは、図中上方に
位置する端縁に向かって延びているのが観察される。な
お、リード401ないし40rは、90゜に曲がった後に上部端
縁に向かって延びているのが観察される。リードパター
ン50のリード50fないし50pのすべては、図中PC基板14の
右方端縁に向かって延びているのが観察される。リード
50fないし50jは、90゜に曲がった後に右方端縁に向かっ
て延びている。
この発明のリードアセンブリにおいては、PC基板のい
ずれかの端縁にまで延びている隣接するリード間に付加
的な間隔を与えていることが注目される。たとえば、リ
ード50cとリード40dとを見てみる。それらが対応のバイ
アまたはめっき貫通孔から隣り合ったボンディングパッ
ドにまで延びているとき、リード50cとリード40dとの間
の間隔は、第４図に示すように、間隔ｄである。しかし
ながら、PC基板の端縁にまで互いに平行に延びているリ
ード40cとリード40dとの間のピッチは、この２倍の間隔
2dである。リードパターン40におけるまたはリードパタ
ーン50におけるリード間のこの付加的な間隔は、隣接し
たリード間のカップリングおよびクロストークを減ずる
ように作用する。こうして、たとえば、７ミルの幅を有
するリードが通常のｄ＝12.5ミルのピッチで使用される
とき、この発明に従ったリードアセンブリ構造では、同
じリードパターンにおいて隣接したリード間に25ミルの
間隔を与える。
ずれかの端縁にまで延びている隣接するリード間に付加
的な間隔を与えていることが注目される。たとえば、リ
ード50cとリード40dとを見てみる。それらが対応のバイ
アまたはめっき貫通孔から隣り合ったボンディングパッ
ドにまで延びているとき、リード50cとリード40dとの間
の間隔は、第４図に示すように、間隔ｄである。しかし
ながら、PC基板の端縁にまで互いに平行に延びているリ
ード40cとリード40dとの間のピッチは、この２倍の間隔
2dである。リードパターン40におけるまたはリードパタ
ーン50におけるリード間のこの付加的な間隔は、隣接し
たリード間のカップリングおよびクロストークを減ずる
ように作用する。こうして、たとえば、７ミルの幅を有
するリードが通常のｄ＝12.5ミルのピッチで使用される
とき、この発明に従ったリードアセンブリ構造では、同
じリードパターンにおいて隣接したリード間に25ミルの
間隔を与える。
隣接したリード間の間隔を２倍にするということは、
リードのインピーダンス整合への制御因子であるリード
の幅を調節する自由度を与えることにもなる。
リードのインピーダンス整合への制御因子であるリード
の幅を調節する自由度を与えることにもなる。
第６図〜第９図は、ボンディングパッド24と、アセン
ブリの上部表面上に位置しないリードおよび／または電
極とをバイアまたはめっき貫通孔を用いることによって
電気的に接続している状態を示している。バイアまたは
めっき貫通孔は、対応するリードおよび／または電極と
電気的コンタクトを行なうために、１個またはそれ以上
のPC基板を貫通して延びる。この分野においてよく知ら
れているように、バイアは、導電性材料、たとえばアル
ミニウムで満たされた孔またはボアである。
ブリの上部表面上に位置しないリードおよび／または電
極とをバイアまたはめっき貫通孔を用いることによって
電気的に接続している状態を示している。バイアまたは
めっき貫通孔は、対応するリードおよび／または電極と
電気的コンタクトを行なうために、１個またはそれ以上
のPC基板を貫通して延びる。この分野においてよく知ら
れているように、バイアは、導電性材料、たとえばアル
ミニウムで満たされた孔またはボアである。
第６図は、１個のPC基板を使用する例を図示してい
る。リードパターン40は、PC基板10の上部表面上に形成
され、リードパターン50は底部表面上に形成される。PC
基板10を貫通するバイアまたはめっき貫通孔25は、ボン
ディングパッド24とリードパターン50のリードとの間の
電気的なコンタクトを提供する。
る。リードパターン40は、PC基板10の上部表面上に形成
され、リードパターン50は底部表面上に形成される。PC
基板10を貫通するバイアまたはめっき貫通孔25は、ボン
ディングパッド24とリードパターン50のリードとの間の
電気的なコンタクトを提供する。
第７図は、２個のPC基板を備える積層体中のバイアま
たはめっき貫通孔を示している。電力電極60は上方PC基
板12の上部表面上に形成され、リードパターン40は、上
方PC基板12と下方PC基板14との間に形成される。具体的
には、リードパターン40は、上方PC基板12の下方表面、
または下方PC基板14の上部表面上に形成される。リード
パターン50は、下方PC基板14の下方表面上に位置する。
バイア25′は、上方PC基板12を貫通して延び、リードパ
ターン40のリードとコンタクトを取る。
たはめっき貫通孔を示している。電力電極60は上方PC基
板12の上部表面上に形成され、リードパターン40は、上
方PC基板12と下方PC基板14との間に形成される。具体的
には、リードパターン40は、上方PC基板12の下方表面、
または下方PC基板14の上部表面上に形成される。リード
パターン50は、下方PC基板14の下方表面上に位置する。
バイア25′は、上方PC基板12を貫通して延び、リードパ
ターン40のリードとコンタクトを取る。
第８図は、上方PC基板12と下方PC基板14とを備える積
層体を図示している。上方PC基板12の上部表面上に電力
電極60が形成されている。リードパターン40が存在して
いるが、図示した断面図においては観察されない。バイ
アまたはめっき貫通孔26は、上方PC基板12および下方PC
基板14を貫通して延び、ボンディングパッド24とリード
パターン50のリードとの間にコンタクトを取る。
層体を図示している。上方PC基板12の上部表面上に電力
電極60が形成されている。リードパターン40が存在して
いるが、図示した断面図においては観察されない。バイ
アまたはめっき貫通孔26は、上方PC基板12および下方PC
基板14を貫通して延び、ボンディングパッド24とリード
パターン50のリードとの間にコンタクトを取る。
第９図は、３個のPC基板12、14、16を備える積層体を
示している。上方PC基板12の上部表面上に電力電極60が
形成され、下方PC基板16の下部表面上に接地電極70が形
成される。第９図には観察されないが上方PC基板12と中
央PC基板14との間にリードパターン40が形成され、中央
PC基板14と下方PC基板16との間にリードパターン50が形
成されるようにしてもよい。バイアまたはめっき貫通孔
27は、３個のPC基板12、14、16を貫通して延び、ボンデ
ィングパッド24と接地電極70との間の電気的なコンタク
トを取る。
示している。上方PC基板12の上部表面上に電力電極60が
形成され、下方PC基板16の下部表面上に接地電極70が形
成される。第９図には観察されないが上方PC基板12と中
央PC基板14との間にリードパターン40が形成され、中央
PC基板14と下方PC基板16との間にリードパターン50が形
成されるようにしてもよい。バイアまたはめっき貫通孔
27は、３個のPC基板12、14、16を貫通して延び、ボンデ
ィングパッド24と接地電極70との間の電気的なコンタク
トを取る。
第10図は、この発明の他の実施例を示している。リー
ドパターンにおけるリードの不均一な長さによって出力
される電気的な不均衡は、リード経路の延長部として電
気的に作用する容量性負荷回路網を形成する小さい側部
リード経路を設けることによって補償される。そのよう
な延長部は、リードパターン40または50のいずれか一
方、あるいはその両方に使用されるであろう。
ドパターンにおけるリードの不均一な長さによって出力
される電気的な不均衡は、リード経路の延長部として電
気的に作用する容量性負荷回路網を形成する小さい側部
リード経路を設けることによって補償される。そのよう
な延長部は、リードパターン40または50のいずれか一
方、あるいはその両方に使用されるであろう。
第４図および第５図において示したリード50fに対応
するリード50f（第10図）は、最も長いリードであるの
で、リード経路延長部を全く有していない。リード50f
よりも短いリード50g′は、リード50fのより長い経路と
釣り合わせるために、有効な電気的な長さまたは経路を
延長する側部部分52aおよび52bを含む。同様の態様で、
リード50h′には、経路延長体52a、52b、54aおよび54b
が形成される。リード50i′には３組のリード経路延長
体52a、52b、54a、54b、56aおよび56bが形成される。第
10図において最短のリード50j′には、リード経路延長
体52a、52b、54a、54b、56a、56b、58aおよび58bが形成
される。
するリード50f（第10図）は、最も長いリードであるの
で、リード経路延長部を全く有していない。リード50f
よりも短いリード50g′は、リード50fのより長い経路と
釣り合わせるために、有効な電気的な長さまたは経路を
延長する側部部分52aおよび52bを含む。同様の態様で、
リード50h′には、経路延長体52a、52b、54aおよび54b
が形成される。リード50i′には３組のリード経路延長
体52a、52b、54a、54b、56aおよび56bが形成される。第
10図において最短のリード50j′には、リード経路延長
体52a、52b、54a、54b、56a、56b、58aおよび58bが形成
される。
第11図および第12図は別の実施例を示している。誘電
体86によって分離される第１の電極82および第２の電極
84を含むキャパシタ80は、PC基板（積層体であってもよ
い）19に直接装着されてもよい。キャパシタ電極84は、
第11図における接地電極72、または第12図における接地
電極74と電気的に接続されている。キャパシタ80の他の
電極82は、PC基板19を貫通して延びるバイアまたはめっ
き貫通孔を介して、第11図における電力ライン62、第12
図における電力ライン64に電気的に接続される。中間の
層およびその上のリードパターンは、単純化のために、
第11図および第12図において示されていない。
体86によって分離される第１の電極82および第２の電極
84を含むキャパシタ80は、PC基板（積層体であってもよ
い）19に直接装着されてもよい。キャパシタ電極84は、
第11図における接地電極72、または第12図における接地
電極74と電気的に接続されている。キャパシタ80の他の
電極82は、PC基板19を貫通して延びるバイアまたはめっ
き貫通孔を介して、第11図における電力ライン62、第12
図における電力ライン64に電気的に接続される。中間の
層およびその上のリードパターンは、単純化のために、
第11図および第12図において示されていない。
第11図と第12図との間の基本的な差異は、ダイの装着
位置である。第11図においては、ダイはPC基板（積層
体）19の上部表面上に装着されているが、第12図ではダ
イは、PC基板19の下部表面上に装着されている。どちら
の場合においても、便宜上、キャパシタ80は、ダイ30が
装着されている側と反対側の表面上に装着される。どち
らの場合にもブラケットまたはジグ100を備えるものと
して図示されている。キャパシタ80は、全体構造をたと
えばエポキシまたはポリイミド材料のようなプラスチッ
ク材料でカプセル化するのに先立ち、形成される。
位置である。第11図においては、ダイはPC基板（積層
体）19の上部表面上に装着されているが、第12図ではダ
イは、PC基板19の下部表面上に装着されている。どちら
の場合においても、便宜上、キャパシタ80は、ダイ30が
装着されている側と反対側の表面上に装着される。どち
らの場合にもブラケットまたはジグ100を備えるものと
して図示されている。キャパシタ80は、全体構造をたと
えばエポキシまたはポリイミド材料のようなプラスチッ
ク材料でカプセル化するのに先立ち、形成される。
したがって、そのようなPC基板積層体の使用によっ
て、樹脂封止に先立ってキャパシタを設ける場所が存在
していなかった樹脂封止型集積回路構造においてキャパ
シタの使用を可能にする。しかしながら、この発明の集
積回路リードアセンブリのいずれにおいても、樹脂パッ
ケージまたはセラミックパッケージのいずれかを用いる
ようにしてもよい。
て、樹脂封止に先立ってキャパシタを設ける場所が存在
していなかった樹脂封止型集積回路構造においてキャパ
シタの使用を可能にする。しかしながら、この発明の集
積回路リードアセンブリのいずれにおいても、樹脂パッ
ケージまたはセラミックパッケージのいずれかを用いる
ようにしてもよい。
この発明に従ったリードアセンブリ構造によれば、隣
接したリード間のクロストークまたはカップリングが最
小化されあるいは解消される。このことは、PC基板の両
端に位置する側部上の隣接するボンディングパッドから
延びるリードを適正に配置することによって、かつその
ような隣接するリードを互いに対して直角に交差させる
ことにより、さらにリード間の間隔をできるだけ大きく
することにより実現される。さらに、従来のリードパタ
ーンにおいては、リード間の間隔を維持するためにリー
ドがいくつかの屈曲点または曲がり部を有する場合もあ
ったが、そのようなものに比べて、本願発明では１個の
屈曲点を有するだけであるので、不連続性および信号反
射を最小限にする。
接したリード間のクロストークまたはカップリングが最
小化されあるいは解消される。このことは、PC基板の両
端に位置する側部上の隣接するボンディングパッドから
延びるリードを適正に配置することによって、かつその
ような隣接するリードを互いに対して直角に交差させる
ことにより、さらにリード間の間隔をできるだけ大きく
することにより実現される。さらに、従来のリードパタ
ーンにおいては、リード間の間隔を維持するためにリー
ドがいくつかの屈曲点または曲がり部を有する場合もあ
ったが、そのようなものに比べて、本願発明では１個の
屈曲点を有するだけであるので、不連続性および信号反
射を最小限にする。
第１図は、PC基板の両表面上に配置されたリードが見え
るように図示したこの発明のリードアセンブリ構造を示
す平面図である。 第２図は、複数個のPC基板を含むリードアセンブリ構造
の断面図である。 第３図は、リードアセンブリ構造の分解斜視図である。 第４図は、リードアセンブリ構造の一部を示す平面図で
ある。 第５図は、リードアセンブリ構造の一部を示す平面図で
ある。 第６図は、リードアセンブリ構造の一部を示す断面図で
ある。 第７図は、リードアセンブリ構造の一部を示す断面図で
ある。 第８図は、リードアセンブリ構造の一部を示す断面図で
ある。 第９図は、リードアセンブリ構造の一部を示す断面図で
ある。 第10図は、不均一なリードの長さを電気的に補償するた
めの構造を有するリードパターンの平面図である。 第11図は、リードアセンブリ構造の断面図である。 第12図は、リードアセンブリ構造の断面図である。 図において、10、12、14、16、18はPC基板、19はPC基板
積層物、24はボンディングパッド、25、25′、26はバイ
ア、30はダイ、38はリード、40は第１のリードパター
ン、40aないし40rはリード、50は第２のリードパター
ン、40aないし50pはリード、60は電力電極、62および64
は電力ライン、70、72、74は接地電極、80はキャパシ
タ、82は第１の電極、84は第２の電極、100はジグであ
る。
るように図示したこの発明のリードアセンブリ構造を示
す平面図である。 第２図は、複数個のPC基板を含むリードアセンブリ構造
の断面図である。 第３図は、リードアセンブリ構造の分解斜視図である。 第４図は、リードアセンブリ構造の一部を示す平面図で
ある。 第５図は、リードアセンブリ構造の一部を示す平面図で
ある。 第６図は、リードアセンブリ構造の一部を示す断面図で
ある。 第７図は、リードアセンブリ構造の一部を示す断面図で
ある。 第８図は、リードアセンブリ構造の一部を示す断面図で
ある。 第９図は、リードアセンブリ構造の一部を示す断面図で
ある。 第10図は、不均一なリードの長さを電気的に補償するた
めの構造を有するリードパターンの平面図である。 第11図は、リードアセンブリ構造の断面図である。 第12図は、リードアセンブリ構造の断面図である。 図において、10、12、14、16、18はPC基板、19はPC基板
積層物、24はボンディングパッド、25、25′、26はバイ
ア、30はダイ、38はリード、40は第１のリードパター
ン、40aないし40rはリード、50は第２のリードパター
ン、40aないし50pはリード、60は電力電極、62および64
は電力ライン、70、72、74は接地電極、80はキャパシ
タ、82は第１の電極、84は第２の電極、100はジグであ
る。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12,23/50
Claims (18)
- 【請求項１】少なくとも１つの矩形のPC基板を備える集
積回路リードアセンブリ構造であって、 前記PC基板は、互いに離れて位置する平行な第１および
第２の表面を含み、 前記PC基板は、第１の表面上に配置された複数のリード
を含む第１のリードパターンと、第２の表面上に配置さ
れた複数のリードを含む第２のリードパターンとを備
え、 前記第１のリードパターンのリードの少なくともいくつ
かは、前記第２のリードパターンのリードの少なくとも
いくつかに対して直交した関係で延在するようにされ、
それによって、前記第１のリードパターンのリードと前
記第２のリードパターンのリードとの間にクロストーク
およびカップリングを減ずる、集積回路リードアセンブ
リ構造。 - 【請求項２】前記PC基板の前記第１の表面上に、中央の
ダイ取付部を囲む矩形の配列で互いに間隔をあけて複数
のボンディングパッドが設けられ、 前記複数のボンディングパッドは、バイアまたはめっき
貫通孔を介して前記第２のリードパターンのリードに接
続されるパッドと、このパッドに対して交互に位置し前
記第１のリードパターンのリードに接続されるパッドと
を含む、請求項１に記載の集積回路リードアセンブリ構
造。 - 【請求項３】前記矩形の配列のボンディングパッドのア
レイおよび前記矩形のPC基板は、それぞれ、平行な第１
の対の辺と平行な第２の対の辺とを有しており、 前記ボンディングパッドアレイの各辺は、前記PC基板の
対応する各辺に対してほぼ平行に位置しており、 （ａ） 前記第１のリードパターンは、 （ｉ） 前記矩形のボンディングパッドアレイの前記第
１の対の辺から前記矩形のPC基板の前記第１の対の辺ま
で平行に延びる直接的なリードと、 （ii） 前記矩形のボンディングパッドアレイの前記第
２の対の辺から所定の距離だけ平行に延び、その後直角
に曲がり、互いに対して平行でかつ前記第１の対の辺か
ら延びている前記直線的なリードに対して平行に延びる
リードとを備え、 前記第１のリードパターンのすべてのリードは、前記PC
基板の両端に位置する２つの端縁で終端となっており、 （ｂ） 前記第２のリードパターンのリードは、前記第
１のリードパターンのリードと同様な形態で設けられて
おり、 前記第１のリードパターンと前記第２のリードパターン
とは、互いに対して直交した位置関係となるように配置
され、 前記第２のリードパターンのすべてのリードは、前記第
１のリードパターンのすべてのリードが終端となってい
る前記PC基板の２つの端縁に隣接する２つの端縁で終端
となっており、 前記第２のリードパターンのすべてのリードは、少なく
ともその途中位置において、前記第１のリードパターン
のリードの少なくとも一部に対して直交した関係で配置
される、請求項２に記載の集積回路リードアセンブリ構
造。 - 【請求項４】前記リードの少なくとも一部は、不均一な
リードの長さを電気的に補償するための手段を備える、
請求項３に記載の集積回路リードアセンブリ構造。 - 【請求項５】前記不均一なリードの長さを電気的に補償
するための手段は、さらに、信号伝送の遅延を均等化す
るための容量性負荷回路網を与える手段を備える、請求
項４に記載の集積回路リードアセンブリ構造。 - 【請求項６】前記不均一なリードの長さを電気的に補償
するための手段は、さらに、前記リードに対して実質的
に等しい電気的な長さを与えるために、前記リードのそ
れぞれの電気的な経路を効果的に延長するための手段を
備える、請求項５に記載の集積回路リードアセンブリ構
造。 - 【請求項７】前記不均一なリードの長さを電気的に補償
するための手段は、前記リード上に設けられた１個また
はそれ以上の側部経路を備える、請求項６に記載の集積
回路リードアセンブリ構造。 - 【請求項８】前記構造は、平行な面内に位置する表面を
持つ２個以上のPC基板からなる積層体を備え、 前記構造は、前記積層体の離れた表面上に位置する１個
以上の電力電極および接地電極を備え、 前記第１のリードパターンは、前記積層体中の１つのPC
基板の表面上に位置し、 前記第２のリードパターンは、前記積層体中の１つのPC
基板の別の表面上に位置しており、 前記第１のリードパターンのリードの一部は、前記第２
のリードパターンのリードに対して直交した関係で延び
ており、 前記離れて位置する複数のボンディングパッドは、前記
積層体の外部表面上の中央のダイ取付部を囲む矩形の配
列となって設けられており、 前記ボンディングパッドは、交互に、前記積層体中の外
部表面から対応する表面にまで延びているバイアまたは
めっき貫通孔を介して前記第１および第２のリードパタ
ーンに電気的に接続されており、 １個またはそれ以上のボンディングパッドは、前記電力
電極および／または前記接地電極に電気的に接続され
る、請求項３に記載の集積回路リードアセンブリ構造。 - 【請求項９】集積回路ダイは、前記ボンディングパッド
の矩形アレイを有する前記積層体の外部表面上の中央に
設けられており、 前記ダイの上のボンディングパッドは、前記積層体の外
部表面上の前記ボンディングパッドのアレイに対して電
気的に接続されている、請求項８に記載の集積回路リー
ドアセンブリ構造。 - 【請求項１０】１個またはそれ以上の前記ボンディング
パッドは、１個またはそれ以上のバイアを介して、前記
接地電極および／または前記電力電極に電気的に接続さ
れており、 電力供給電圧過渡現象を減じるために、キャパシタ手段
が、前記積層体の１つの外部表面に設けられ、前記電力
電極と接地電極との間に電気的に接続される、請求項８
に記載の集積回路リードアセンブリ構造。 - 【請求項１１】（ａ） 各々が平行な平面に位置する２
つの表面を持つ複数個の矩形のPC基板からなる積層体
と、 （ｂ） １つのPC基板の表面上に形成された電力電極、
および他の１つのPC基板の表面上に形成された接地電極
と、 （ｃ） 他の１つのPC基板の表面上に形成された第１の
リードパターンと、 （ｄ） 他の１つのPC基板の表面上に形成された第２の
リードパターンとを備え、 前記第１のリードパターンのリードの一部は、前記第
２のリードパターンのリードに対して直交して延び、そ
れによって、前記第１および第２のリードパターンのリ
ード間のクロストークおよびカップリングを減ずるもの
であり、さらに （ｅ） 前記積層体の外部表面上で中央のダイ取付部を
囲む矩形の配列で互いに間隔をあけて設けられた複数の
ボンディングパッドと、 （ｆ） １またはそれ以上の前記PC基板を貫通するバイ
アまたはめっき貫通孔を含み、前記ボンディングパッド
の少なくともいくつかから延びて、ボンディングパッド
を前記第１および第２のリードパターンに交互に電気的
に接続するための電気的連結手段と、 （ｇ） 前記ボンディングパッドの１個またはそれ以上
を前記電力電極および／または前記接地電極に電気的に
接続するための手段とを備える、集積回路リードアセン
ブリ構造。 - 【請求項１２】前記リードの少なくとも一部上に、不均
一なリードの長さを電気的に補償するための手段が設け
られる、請求項11に記載の集積回路リードアセンブリ構
造。 - 【請求項１３】前記不均一なリードの長さを電気的に補
償するための手段は、信号伝送の遅延を均等化するため
の容量性負荷回路網を与える手段を備える、請求項12に
記載の集積回路リードアセンブリ構造。 - 【請求項１４】前記不均一なリードの長さを電気的に補
償するための手段は、前記リードに対して実質的に等し
い電気的な長さを与えるために、前記リードのそれぞれ
の電気的経路を効果的に延長する手段を備える、請求項
13に記載の集積回路リードアセンブリ構造。 - 【請求項１５】前記不均一なリードの長さを電気的に補
償するための手段は、前記リード上の１個またはそれ以
上の側部経路を備える、請求項14に記載の集積回路リー
ドアセンブリ構造。 - 【請求項１６】電力供給電圧過渡現象を減じるために、
キャパシタ手段が前記積層体の１つの外部表面に設けら
れ、前記電力電極と接地電極との間に電気的に接続され
る、請求項11に記載の集積回路リードアセンブリ構造。 - 【請求項１７】前記PC基板は、 前記矩形のボンディングパッドアレイの両端に位置する
２つの辺から前記矩形のPC基板の両端に位置する２つの
辺の外縁までに平行に延びる直線的なリードと、 前記矩形のボンディングパッドアレイの残りの２つの辺
から延び、前記ボンディングパッドから所定距離だけ平
行に延び、その後、直角に折れ曲がって、前記ボンディ
ングパッドアレイの第１の２つの対向した辺から延びて
いる前記リードに対して平行にかつ互いに対して平行に
延びるリードとを備え、 前記PC基板の別の表面上の前記第１のリードパターンの
リードのすべては、前記PC基板の両端に位置する２つの
端縁で終端となり、 前記第２のリードパターンは、前記PC基板の他の表面上
で同様な関係で形成されており、 前記２つのリードパターンは、互いに対して90゜回転し
た位置関係となっており、 前記PC基板の表面上に形成された前記第１のリードパタ
ーンのすべてのリードは、前記PC基板の両端に位置する
２つの端縁で終端となり、 前記PC基板の別の表面に形成された前記第２のリードパ
ターンのリードは、前記PC基板の残りの２つの端縁で終
端となっており、 前記第２のパターンのリードは、その長さ方向の途中位
置において、隣接するボンディングパッドに電気的に接
続される前記第１のパターンのリードに対して90゜の位
置関係となるように配置されている、請求項11に記載の
集積回路リードアセンブリ構造。 - 【請求項１８】（ａ） 各々が平行な平面に位置する表
面を持つ複数の矩形PC基板からなる積層体と、 （ｂ） 前記積層体の外部表面の中央ダイ取付部を囲む
矩形の配列となるように間隔をあけて設けられたボンデ
ィングパッドと、 （ｃ） 前記PC基板の第１および第２の表面にそれぞれ
位置するように設られた１またはそれ以上の電力電極お
よび接地電極と、 （ｄ） 前記PC基板の第３の表面に位置するように設け
られた第１のリードパターンとを備え、 前記積層体の前記第３の表面にある前記第１のリードパ
ターンは、 前記矩形のボンディングパッドアレイの両端に位置する
２個の側辺から前記矩形PC基板の両端に位置する２個の
側辺の外縁にまで平行に延びている直線的なリードと、 前記矩形ボンディングパッドアレイの残りの２個の側辺
から延び、かつ、前記ボンディングパッドから平行に延
びた後に、直角に曲がって、互いに対して平行であると
ともに、前記ボンディングパッドアレイの第１の２個の
側辺から延びている前記リードに対して平行に延びてい
るリードとを備え、 前記積層体の前記第３の表面にある前記第１のリードパ
ターンのすべてのリードは、前記積層体の両端に位置す
る２個の端縁で終端となり、 （ｅ） さらに、前記PC基板の第４の表面に位置するよ
うに設けられた第２のリードパターンを備え、 前記第２のリードパターンは、前記第１のリードパター
ンから90゜回転した位置関係となっており、 前記積層体の前記第３の表面に位置する前記第１のリー
ドパターンのすべてのリードは、前記積層体の２個の両
端に位置する外縁上で終端となり、 前記積層体の前記２個の両端に位置する外縁に隣接した
外縁で、前記PC基板の前記第４の表面に位置する前記第
２のリードパターンのリードが終端となり、 前記第２のパターンのリードは、その長さ方向の途中位
置において、前記アレイの隣接したボンディングパッド
に電気的に接続された第１のパターンのリードに対して
90゜の位置関係で配置されており、それによって、前記
第１および第２のリードパターンのリード間のクロスト
ークおよびカップリングを減ずるものであり、 （ｆ） さらに、前記ボンディングパッドの少なくとも
いつくかから１個以上の前記PC基板を貫通して延びるバ
イアまたはめっき貫通孔を含み、ボンディングパッドを
前記第１および第２のリードパターンのリードに交互に
電気的に接続するための電気的連結手段と、 （ｇ） １個以上の前記ボンディングパッドを前記電力
電極および／または前記接地電極に電気的に接続するた
めの手段とを備える、集積回路リードアセンブリ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35464789A | 1989-05-22 | 1989-05-22 | |
| US354,647 | 1989-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0327564A JPH0327564A (ja) | 1991-02-05 |
| JP2889954B2 true JP2889954B2 (ja) | 1999-05-10 |
Family
ID=23394320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2132412A Expired - Lifetime JP2889954B2 (ja) | 1989-05-22 | 1990-05-21 | 集積回路リードアセンブリ構造 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0399661B1 (ja) |
| JP (1) | JP2889954B2 (ja) |
| AT (1) | ATE171307T1 (ja) |
| DE (1) | DE69032654T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3784244B2 (ja) * | 2000-06-30 | 2006-06-07 | 京セラ株式会社 | 多層配線基板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2940593A1 (de) * | 1979-10-06 | 1981-04-16 | Ibm Deutschland Gmbh, 7000 Stuttgart | Mehrlagen-modul mit konstantem wellenwiderstand |
| US4535388A (en) * | 1984-06-29 | 1985-08-13 | International Business Machines Corporation | High density wired module |
| CA1246755A (en) * | 1985-03-30 | 1988-12-13 | Akira Miyauchi | Semiconductor device |
| CA1305255C (en) * | 1986-08-25 | 1992-07-14 | Joseph Lebowitz | Marching interconnecting lines in semiconductor integrated circuits |
| JPS6386554A (ja) * | 1986-09-30 | 1988-04-16 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 電子的パッケ−ジ |
| GB2207558B (en) * | 1987-07-11 | 1991-10-30 | Abdul Hamed | Printed circuit boards |
| JPS6442158A (en) * | 1987-08-10 | 1989-02-14 | Nec Corp | Hybrid integrated circuit device |
-
1990
- 1990-04-25 EP EP90304415A patent/EP0399661B1/en not_active Expired - Lifetime
- 1990-04-25 AT AT90304415T patent/ATE171307T1/de not_active IP Right Cessation
- 1990-04-25 DE DE69032654T patent/DE69032654T2/de not_active Expired - Lifetime
- 1990-05-21 JP JP2132412A patent/JP2889954B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69032654T2 (de) | 1999-04-15 |
| ATE171307T1 (de) | 1998-10-15 |
| DE69032654D1 (de) | 1998-10-22 |
| EP0399661A3 (en) | 1992-01-08 |
| EP0399661A2 (en) | 1990-11-28 |
| EP0399661B1 (en) | 1998-09-16 |
| JPH0327564A (ja) | 1991-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039320B2 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| JP4452627B2 (ja) | 集積回路アセンブリ | |
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| US6515359B1 (en) | Lead frame decoupling capacitor semiconductor device packages including the same and methods | |
| US7466021B2 (en) | Memory packages having stair step interconnection layers | |
| JPH07142669A (ja) | モールド型半導体装置 | |
| KR20030060882A (ko) | 반도체 장치 및 반도체 모듈 | |
| US5304737A (en) | Semiconductor package | |
| JP2889954B2 (ja) | 集積回路リードアセンブリ構造 | |
| US5063432A (en) | Integrated circuit lead assembly structure with first and second lead patterns spaced apart in parallel planes with a part of each lead in one lead pattern perpendicular to a part of each lead in the other lead pattern | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| US4697159A (en) | Tuning capacitors with selectable capacitance configurations for coupling between microwave circuits | |
| JP4083142B2 (ja) | 半導体装置 | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP4123572B2 (ja) | 半導体装置 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JP3113669B2 (ja) | 液晶表示装置 | |
| JP2000138251A (ja) | 半導体装置及び配線基板 | |
| JPH01287987A (ja) | 混成集積回路 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPS5827554Y2 (ja) | 弾性表面波装置 | |
| JPH0432252A (ja) | 電子部品搭載用基板 | |
| JPH04111460A (ja) | 混成集積回路装置 | |
| JPH0645386A (ja) | 半導体回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |