JPH0382134A - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造Info
- Publication number
- JPH0382134A JPH0382134A JP1219123A JP21912389A JPH0382134A JP H0382134 A JPH0382134 A JP H0382134A JP 1219123 A JP1219123 A JP 1219123A JP 21912389 A JP21912389 A JP 21912389A JP H0382134 A JPH0382134 A JP H0382134A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- signal
- signal wiring
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 abstract description 32
- 239000000919 ceramic Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
回路基板への半導体素子の実装構造に関し、信号線の接
続経路を短かくし、信号線間の漏話を軽減することを目
的とし、 一面に半導体素子を接続し該半導体素子外形の外側に延
びる信号用配線電極と該信号用配線電極の周り全面に接
地電位のアイソレーションパターンを備え、かつ他面全
面に該アイソレーションパターンにスルーホールで接続
する接地電位の全面導体パターンを備える素子搭載基板
と、該素子搭載基板に搭載した半導体素子を挿入する貫
通孔を穿設し一面に前記信号用配線電極に対向する信号
用配線パターンを備える回路基板とからなり、該回路基
板を金属基板上に一固着し、該回路基板の貫通孔に半導
体素子を挿入して金属基板上に固着するとともに、該半
導体素子の信号電極と前記回路基板の信号用配線パター
ン間を前記素子搭載基板の信号用配線電極でバンプ接続
するとともに、全面導体パターンを導線で接地接続する
ように構成する。
続経路を短かくし、信号線間の漏話を軽減することを目
的とし、 一面に半導体素子を接続し該半導体素子外形の外側に延
びる信号用配線電極と該信号用配線電極の周り全面に接
地電位のアイソレーションパターンを備え、かつ他面全
面に該アイソレーションパターンにスルーホールで接続
する接地電位の全面導体パターンを備える素子搭載基板
と、該素子搭載基板に搭載した半導体素子を挿入する貫
通孔を穿設し一面に前記信号用配線電極に対向する信号
用配線パターンを備える回路基板とからなり、該回路基
板を金属基板上に一固着し、該回路基板の貫通孔に半導
体素子を挿入して金属基板上に固着するとともに、該半
導体素子の信号電極と前記回路基板の信号用配線パター
ン間を前記素子搭載基板の信号用配線電極でバンプ接続
するとともに、全面導体パターンを導線で接地接続する
ように構成する。
本発明は回路基板への半導体素子の実装構造に関する。
通信装置の小形化、高速化に伴って半導体集積回路を素
子（チップ）レベルで絶縁基板に接続する場合が多くな
っている。その際に接続経路の最短化と信号線間の漏話
を軽減することが要望されている。
子（チップ）レベルで絶縁基板に接続する場合が多くな
っている。その際に接続経路の最短化と信号線間の漏話
を軽減することが要望されている。
従来は第４図の要部側断面図に示すように、半導体素子
１５を挿入する貫通孔１２ａと該貫通孔１２ａの周縁に
信号用配線パターン１２ｂを備える回路基板１２を金属
基板１４、例えば金属ケースの底板の上に載せて接着剤
（図示時）固着し、回路基板１２の貫通孔１２ａに半導
体素子１５を電極面側を上にして挿入し金属基板１４上
に固着し、半導体素子１５の信号電極１５ａと回路基板
１２の信号用配線パターン１２ｂとをワイヤ１７でボン
ディングしている。
１５を挿入する貫通孔１２ａと該貫通孔１２ａの周縁に
信号用配線パターン１２ｂを備える回路基板１２を金属
基板１４、例えば金属ケースの底板の上に載せて接着剤
（図示時）固着し、回路基板１２の貫通孔１２ａに半導
体素子１５を電極面側を上にして挿入し金属基板１４上
に固着し、半導体素子１５の信号電極１５ａと回路基板
１２の信号用配線パターン１２ｂとをワイヤ１７でボン
ディングしている。
しかしながら、このような上記実装構造によれば、半導
体素子の信号電極を、弯曲させた状態のワイヤで接続す
るため接続経路が長くなり、高速信号回路では接続ワイ
ヤがアンテナの役目を果たして信号線間に漏話が生じる
といった問題があった。
体素子の信号電極を、弯曲させた状態のワイヤで接続す
るため接続経路が長くなり、高速信号回路では接続ワイ
ヤがアンテナの役目を果たして信号線間に漏話が生じる
といった問題があった。
上記問題点に鑑み、本発明は信号線の接続経路を短かく
し、信号線間の漏話を軽減することのできる半導体素子
の実装構造を提供することを目的とする。
し、信号線間の漏話を軽減することのできる半導体素子
の実装構造を提供することを目的とする。
上記目的を達成するために、本発明の半導体素子の実装
構造においては、−面に半導体素子を接続し該半導体素
子外形の外側に延びる信号用配線電極と該信号用配線電
極の周り全面に接地電位のアイソレーションパターンを
備え、かつ他面全面に３亥アイソレーションパターンに
スルーホール接続する接地電位の全面導体パターンを備
える素子搭載基板と、該素子搭載基板に搭載した半導体
素子を挿入する貫通孔を穿設し一面に前記信号用配線電
極に対向する信号用配線パターンを備える回路基板とか
らなり、該回路基板を金属基板上に固着し、該回路基板
の貫通孔に半導体素子を挿入して金属基板上に固着する
とともに、該半導体素子の信号電極と前記回路基板の信
号用配線パターン間を前記素子搭載基板の信号用配線電
極でバンプ接続するとともに、全面導体パターンを導線
で接地接続するように構成する。
構造においては、−面に半導体素子を接続し該半導体素
子外形の外側に延びる信号用配線電極と該信号用配線電
極の周り全面に接地電位のアイソレーションパターンを
備え、かつ他面全面に３亥アイソレーションパターンに
スルーホール接続する接地電位の全面導体パターンを備
える素子搭載基板と、該素子搭載基板に搭載した半導体
素子を挿入する貫通孔を穿設し一面に前記信号用配線電
極に対向する信号用配線パターンを備える回路基板とか
らなり、該回路基板を金属基板上に固着し、該回路基板
の貫通孔に半導体素子を挿入して金属基板上に固着する
とともに、該半導体素子の信号電極と前記回路基板の信
号用配線パターン間を前記素子搭載基板の信号用配線電
極でバンプ接続するとともに、全面導体パターンを導線
で接地接続するように構成する。
一面に半導体素子の信号電極に対応する信号用配線電極
と該信号用配線電極の周り全面に接地電位のアイソレー
ションパターンを備え、他面に該アイソレーションパタ
ーンにスルーホールで接続する接地電位の全面導体パタ
ーンを備える素子搭載基板を用いて半導体素子の信号電
極と回路基板の信号用配線パターン間を素子搭載基板の
信号用配線電極でバンプ接続することにより、各信号の
接続経路はバンプだけの短い経路に最短化することがで
き、アイソレーションパターンにより各信号用配線電極
間を電気的に独立させて信号の漏洩を軽減することがで
きる。
と該信号用配線電極の周り全面に接地電位のアイソレー
ションパターンを備え、他面に該アイソレーションパタ
ーンにスルーホールで接続する接地電位の全面導体パタ
ーンを備える素子搭載基板を用いて半導体素子の信号電
極と回路基板の信号用配線パターン間を素子搭載基板の
信号用配線電極でバンプ接続することにより、各信号の
接続経路はバンプだけの短い経路に最短化することがで
き、アイソレーションパターンにより各信号用配線電極
間を電気的に独立させて信号の漏洩を軽減することがで
きる。
また、素子搭載基板の全面導体パターンは、スルーホー
ルを介しアイソレーションパターンを接地電位に接続す
ることができ、さらに信号用配線電極をストリップライ
ンとして機能させインピーダンスに対する整合性を良く
することができる。
ルを介しアイソレーションパターンを接地電位に接続す
ることができ、さらに信号用配線電極をストリップライ
ンとして機能させインピーダンスに対する整合性を良く
することができる。
以下図面に示した実施例に基づいて本発明の要旨を詳細
に説明する。
に説明する。
第１図の半導体素子の実装構造を示す要部側断面図に示
すように、素子搭載基板１と、該素子搭載基板１を接続
し金属基板４に載せて固着する回路基板２と、該回路基
板２に重ねて固着する絶縁基板３とから構成される。
すように、素子搭載基板１と、該素子搭載基板１を接続
し金属基板４に載せて固着する回路基板２と、該回路基
板２に重ねて固着する絶縁基板３とから構成される。
素子搭載基板１はセラミック基板からなり、第２図の下
面側から見た平面図及び第３図のそのＡ−Ａ’矢視断面
図に示すように、−面（下面）に２点鎖線で示す半導体
素子５を接続し該半導体素子外形の外側に延びる信号用
配線電極１ａと該信号用配線電極１ａの周り全面に接地
電位のアイソレーションパターン１ｂを、他面（上面〉
に該アイソレーションパターン１ｂに複数のスルーホー
ル１ｂｃで接続する接地電位の全面導体パターン１ｃを
備える。
面側から見た平面図及び第３図のそのＡ−Ａ’矢視断面
図に示すように、−面（下面）に２点鎖線で示す半導体
素子５を接続し該半導体素子外形の外側に延びる信号用
配線電極１ａと該信号用配線電極１ａの周り全面に接地
電位のアイソレーションパターン１ｂを、他面（上面〉
に該アイソレーションパターン１ｂに複数のスルーホー
ル１ｂｃで接続する接地電位の全面導体パターン１ｃを
備える。
なお、第２図の信号用配線電極１ａの両端斜線部は半導
体素子を接続する時のバンプ形成位置を示し、信号用配
線電極１ａは接続経路を最短化するため、半導体素子５
外形の外側にできるだけ短く延ばす。また、これらの信
号用配線電極１ａとアイソレーションパターンｌｂは、
アルミナなどのグリーンシートに厚膜法により導体ペー
ストのパターン印刷、乾燥を繰り返し、グリーンシート
と一緒に焼成しセラミック基板とする。
体素子を接続する時のバンプ形成位置を示し、信号用配
線電極１ａは接続経路を最短化するため、半導体素子５
外形の外側にできるだけ短く延ばす。また、これらの信
号用配線電極１ａとアイソレーションパターンｌｂは、
アルミナなどのグリーンシートに厚膜法により導体ペー
ストのパターン印刷、乾燥を繰り返し、グリーンシート
と一緒に焼成しセラミック基板とする。
回路基板２はセラミック基板からなり、半導体素子５を
挿入する貫通孔２ａを穿設し、−面（上面）に素子搭載
基板１の信号用配線電極１ａの先端バンプ位置に対向す
る信号用配線パターン２ｂを備える。
挿入する貫通孔２ａを穿設し、−面（上面）に素子搭載
基板１の信号用配線電極１ａの先端バンプ位置に対向す
る信号用配線パターン２ｂを備える。
絶縁基板３はセラミック基板からなり、素子搭載基板１
を挿入する貫通孔３ａを穿設し、−面（上面）に回路基
板２の信号用配線パターン２ｂを覆う大きさで接地電位
の全面導体パターン３ｂを備える。
を挿入する貫通孔３ａを穿設し、−面（上面）に回路基
板２の信号用配線パターン２ｂを覆う大きさで接地電位
の全面導体パターン３ｂを備える。
なお、回路基板２と絶縁基板３は、アルミナなどのグリ
ーンシートに厚膜法により導体ペーストをパターン印刷
、乾燥し積層・圧接した後、焼成し２Ｎに一体化する。
ーンシートに厚膜法により導体ペーストをパターン印刷
、乾燥し積層・圧接した後、焼成し２Ｎに一体化する。
実装組立は、第１図に示したようにまず金属基板４、例
えば本実施例では金属ケースの、底板上に絶縁基Ｆｉ、
３を積層した回路基板２を載せ、接着剤（図示略）で固
着する。
えば本実施例では金属ケースの、底板上に絶縁基Ｆｉ、
３を積層した回路基板２を載せ、接着剤（図示略）で固
着する。
つぎに、半導体素子５を回路基板２の貫通孔２ａに挿入
して回路基板２の上面に載せ、素子搭載基板ｌの信号用
配線電極１ａと回路基板２の信号用配線パターン２ｂと
を位置合わせして半田バンプ６、即ち６−２により接続
する。
して回路基板２の上面に載せ、素子搭載基板ｌの信号用
配線電極１ａと回路基板２の信号用配線パターン２ｂと
を位置合わせして半田バンプ６、即ち６−２により接続
する。
つぎに、素子搭載基板１をその全面導体パター７１０面
を上にして絶縁基板３の貫通孔３ａに挿入し信号用配線
電極１ａで半導体素子５の信号電極５ａと回路基板２の
信号用配線パターン２ｂ間を半田バンプ６、即ち６−１
により接続する。
を上にして絶縁基板３の貫通孔３ａに挿入し信号用配線
電極１ａで半導体素子５の信号電極５ａと回路基板２の
信号用配線パターン２ｂ間を半田バンプ６、即ち６−１
により接続する。
そうして、素子搭載基板１の全面導体パターン１ｃと絶
縁基板３の全面導体パターン３ｂとを複数の金製のリボ
ン状導線７ （あるいはワイヤ〉で接続する。
縁基板３の全面導体パターン３ｂとを複数の金製のリボ
ン状導線７ （あるいはワイヤ〉で接続する。
このように、−面に接地電位のアイソレーションパター
ンにより電気的に独立させた信号用配線電極を備え、他
面に該アイソレーションパターンにスルーホールで接続
した接地電位の全面導体パターンを備える素子搭載基板
を用い、半導体素子の信号電極と回路基板の信号用配線
パターン間を素子搭載基板の信号用配線電極でバンプ接
続することにより、各信号の接続経路を従来のワイヤ接
続に比べて極端に短く最短化することができ、アイソレ
ーションパターンにより各信号線（信号用配線電極）間
の電気的独立性が良くなり、各信号間の漏話を軽減する
ことができる。また、素子搭載基板の全面導体パターン
は、スルーホールを介しアイソレーションパターンを接
地電位に接続することができ、さらに信号用配線電極を
ストリップラインとして機能させインピーダンスに対す
る整合性を良くすることができる。
ンにより電気的に独立させた信号用配線電極を備え、他
面に該アイソレーションパターンにスルーホールで接続
した接地電位の全面導体パターンを備える素子搭載基板
を用い、半導体素子の信号電極と回路基板の信号用配線
パターン間を素子搭載基板の信号用配線電極でバンプ接
続することにより、各信号の接続経路を従来のワイヤ接
続に比べて極端に短く最短化することができ、アイソレ
ーションパターンにより各信号線（信号用配線電極）間
の電気的独立性が良くなり、各信号間の漏話を軽減する
ことができる。また、素子搭載基板の全面導体パターン
は、スルーホールを介しアイソレーションパターンを接
地電位に接続することができ、さらに信号用配線電極を
ストリップラインとして機能させインピーダンスに対す
る整合性を良くすることができる。
なお、上記説明の素子搭載基板、回路基板、絶縁基板は
セラミック基板とし厚膜法（または薄膜法）によりパタ
ーンあるいは電極を形成するが、例えば銅貼りガラスエ
ポキシ系樹脂積層基板でもよく、その場合はエツチング
によりパターンあるいは電極を形威し接着剤を用いて積
層する。
セラミック基板とし厚膜法（または薄膜法）によりパタ
ーンあるいは電極を形成するが、例えば銅貼りガラスエ
ポキシ系樹脂積層基板でもよく、その場合はエツチング
によりパターンあるいは電極を形威し接着剤を用いて積
層する。
また、素子搭載基板の全面導体パターンは回路基板に積
層した絶縁基板の全面導体パターンに接続したが、絶縁
基板を中止し回路基板上に接地パターンを形成し、これ
に接地接続してもよい。
層した絶縁基板の全面導体パターンに接続したが、絶縁
基板を中止し回路基板上に接地パターンを形成し、これ
に接地接続してもよい。
以上、詳述したように本発明によれば、素子搭載基板を
用いてバンプ接続することにより、各信号の接続経路を
最短化することができ、各信号線間の電気的独立性を良
くして漏話を軽減することができ、高速信号を扱う通信
装置に適用し通信の質的向上を図ることができるといっ
た産業上極めて有用な効果を発揮する。
用いてバンプ接続することにより、各信号の接続経路を
最短化することができ、各信号線間の電気的独立性を良
くして漏話を軽減することができ、高速信号を扱う通信
装置に適用し通信の質的向上を図ることができるといっ
た産業上極めて有用な効果を発揮する。
第１図は本発明による一実施例の要部側断面図、第２図
は第１図の素子搭載基板の下面側から見た平面図、 第３図は第２図のＡ−Ａ’矢視断面図、第４図は従来技
術による要部側断面図である。 図において、 ｌは素子搭載基板、 １ａは信号用配線電極、 １ｂはアイソレーションパターン、 Ｉｂｃはスルーホール、 １ｃは全面導体パターン、 ２は回路基板、 ２ａは貫通孔、 ２ｂは信号用配線パターン、 ４は金属基板、 ５は半導体素子、 ５ａは信号電極、 ６はバンプ、 ７は導線を示す。 素子搭載基板１ 第 凶
は第１図の素子搭載基板の下面側から見た平面図、 第３図は第２図のＡ−Ａ’矢視断面図、第４図は従来技
術による要部側断面図である。 図において、 ｌは素子搭載基板、 １ａは信号用配線電極、 １ｂはアイソレーションパターン、 Ｉｂｃはスルーホール、 １ｃは全面導体パターン、 ２は回路基板、 ２ａは貫通孔、 ２ｂは信号用配線パターン、 ４は金属基板、 ５は半導体素子、 ５ａは信号電極、 ６はバンプ、 ７は導線を示す。 素子搭載基板１ 第 凶
Claims (1)
- 【特許請求の範囲】 一面に半導体素子（５）を接続し該半導体素子外形の外
側に延びる信号用配線電極（１ａ）と該信号用配線電極
（１ａ）の周り全面に接地電位のアイソレーションパタ
ーン（１ｂ）を備え、かつ他面全面に該アイソレーショ
ンパターン（１ｂ）にスルーホール（１ｂｃ）で接続す
る接地電位の全面導体パターン（１ｃ）を備える素子搭
載基板（１）と、 該素子搭載基板（１）に搭載した半導体素子（５）を挿
入する貫通孔（２ａ）を穿設し一面に前記信号用配線電
極（１ａ）に対向する信号用配線パターン（２ｂ）を備
える回路基板（２）とからなり、 該回路基板（２）を金属基板（４）上に固着し、該回路
基板（２）の貫通孔（２ａ）に半導体素子（５）を挿入
して金属基板（４）上に固着するとともに、該半導体素
子（５）の信号電極（５ａ）と前記回路基板（２）の信
号用配線パターン（２ｂ）間を前記素子搭載基板（１）
の信号用配線電極（１ａ）でバンプ（６）接続するとと
もに、全面導体パターン（１ｃ）を導線（７）で接地接
続することを特徴とする半導体素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219123A JPH0382134A (ja) | 1989-08-25 | 1989-08-25 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219123A JPH0382134A (ja) | 1989-08-25 | 1989-08-25 | 半導体素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382134A true JPH0382134A (ja) | 1991-04-08 |
Family
ID=16730604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219123A Pending JPH0382134A (ja) | 1989-08-25 | 1989-08-25 | 半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382134A (ja) |
-
1989
- 1989-08-25 JP JP1219123A patent/JPH0382134A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0996154A4 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT SUBSTRATE AND ELECTRONIC DEVICE | |
| EP1313143B1 (en) | Perimeter anchored thick film pad | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| EP1041618A4 (en) | SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD AND ELECTRONIC EQUIPMENT | |
| EP1324646A3 (en) | Jumper chip component and mounting structure therefor | |
| JP2552582Y2 (ja) | ハイブリッドｉｃ用集合基板 | |
| JPH06181289A (ja) | 半導体装置 | |
| JPH0382134A (ja) | 半導体素子の実装構造 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JP2541494B2 (ja) | 半導体装置 | |
| JPS6022348A (ja) | 半導体装置 | |
| JPS62269349A (ja) | 半導体装置 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JP3822129B2 (ja) | 配線基板 | |
| JPH0126108Y2 (ja) | ||
| JP4349891B2 (ja) | 配線基板および電子装置 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JP2791301B2 (ja) | マイクロ波集積回路及びマイクロ波回路装置 | |
| JPH0427131A (ja) | 電子部品搭載用基板 | |
| JPH0225276B2 (ja) | ||
| JPH02102594A (ja) | 混成集積回路基板 | |
| JPH08236928A (ja) | 混成集積回路装置 | |
| JPH0822853A (ja) | ピンアサイメント変更用プリント基板 | |
| JPH01287952A (ja) | 高周波素子用パッケージとその製造方法 | |
| JPS61287253A (ja) | 半導体装置 |