JPH03107845A - レジストパターンの検査方法 - Google Patents

レジストパターンの検査方法

Info

Publication number
JPH03107845A
JPH03107845A JP1246034A JP24603489A JPH03107845A JP H03107845 A JPH03107845 A JP H03107845A JP 1246034 A JP1246034 A JP 1246034A JP 24603489 A JP24603489 A JP 24603489A JP H03107845 A JPH03107845 A JP H03107845A
Authority
JP
Japan
Prior art keywords
resist
pattern
dummy
patterns
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1246034A
Other languages
English (en)
Inventor
Takuyuki Motoyama
本山 琢之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1246034A priority Critical patent/JPH03107845A/ja
Publication of JPH03107845A publication Critical patent/JPH03107845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 レジストパターンの検査方法に関し、 アスペクト比の高いレジストパターンの検査方法を確立
することを目的とし、 被処理基板上にレジストパターンを形成する際に、チッ
プの周辺領域に実パターンの一部を含むダミーのレジス
トパターンを設け、8亥レジストパターンの端部を斜め
上方より電子顕微鏡観察し、設計値と比較検討すること
を特徴とし、また、請求項1記載のダミーのレジストパ
ターンには両隣りの線状パターンよりも中央の線状パタ
ーンが後退したパターンを含むと共に、基板に段差を伴
う場合には、前記ダミーパターンも段差のある部分に形
成した後、該レジストパターンの端部を斜め上方より電
子顕微鏡観察して設計値と比較検討することを特徴とし
てレジストパターンの検査方法を構成する。
〔産業上の利用分野〕
本発明はL/レジストパターン検査方法に関[る。
大量の情報を高速に処理する必要から情報処理技術の進
歩は著しく、情報処理装置は小形大容量化が進んでおり
、この主体を構成する半導体装置は単位素子の小形化に
よる集積化が進んでLSIやνLSIが実用化されてい
る。
こ〜で、半導体築積回路の形成には薄膜形成技術、写真
蝕刻技術9不純物イオンの拡散技術などが駆使されてお
り、電極や導体線路などを初めとするパターン形成はレ
ジスト被覆とエツチング装置を用いる写真蝕刻技術によ
り行われている。
然し、集積度が進むに従ってパターンは益々微細化して
おり、例えば、各単位素子の電極とを回路接続する導体
線路の最小線幅はサブミクロンの領域に達し2ており、
微細パターンを精度よく形成することは困難になっ、て
きCいる。
従って、半導体チップの良品歩留まりを向」−4するた
めには、レジストバターニング工程で設計寸法から外れ
たパターンが形成された場合には、再バターニングを行
わなジノればならない。
そのため、適切なレジストパターン寸法の検査方法が重
要となってき”ζいる。
[従来の技術] 写真蝕刻技術は真空蒸着装置や化学気相成製装置(略称
CVD装置)などを用いて半導体被処理基板(以下略し
てウェハ)上に金属、半導体または絶縁体からなる薄膜
を形成し、この上にスビンコ−1・法によりレジストの
薄膜を形成しまた後、紫外線の投影露光、X線の投影露
光或いは電子線の走査などを行って、し・シストを選択
的に感光部しめ、ネガ型のレジストを用いる場合は感光
部が現像液に対して不溶性となり、またポジ型の場合は
可溶性となることを利用してt・シストパターンを作り
、これをマスクとしてウェハ十に膜形成しである薄膜を
ドライエツチング或いはうエツトエツチングして薄膜か
らなる微細パターンを形成する技術である。
こ!で、レジストパターンの形成は当初は中層レジスト
法のみが用いられ、化学エツチング或いはドライエツチ
ングを用いてパターン形成を行っていたが、集積度が進
むに従って、回路の多層化が必要になり、基板上に多く
の段差を伴うことから、二層レジスト法や三層レジスト
法からなる多層レジスト法も使用されるようになり、ま
た、エツチングもパターン精度の面から主としてドライ
エツチングが使用されるようになった。
こ−で、二層レジスト法は下層レジストとしてフェノー
ルノボラック樹脂やクレゾールノボラック樹脂のように
エツチングガス例えば四弗化炭素(CF4)のイオンに
対しては耐性があるが、酸素イオンには容易に侵される
材料を厚めにスピンコードして基板の凹凸を平坦化し、
この上に硅素を含み酸素イオンに対しては耐性のあるレ
ジストを」二層レジストとして被覆してパターン形成グ
した構造を用意し7、酸素を使用した異方性ドライエツ
チング法により上層レジストのパターンを下層レジスト
に転写する方法である。
また三層レジスト法はフェノールノボラック樹脂などか
らなる下層レジストの上にオルガノシルセスキオキサン
のような硅素有機化合物をスピンコードして薄膜を形成
して後、加熱することにより架橋重合させて酸素イオン
に対して耐性のある酸化硅素よりなる重合体薄膜を形成
して中間層とし、この上に従来のレジストを上層レジス
トとして被覆し7てバターニングした構造を用意し、四
弗化炭素を使用した異方性ドライエツチング法により上
層レジストのパターンを中間層に転写し、次いで酸素を
使用した異方性ドライエツチング法により中間層のパタ
ーンを下層レジストに転写する方法である。
さて、紫外線露光法、X線露光法あるいは電子線の走査
により形成した単層レジストパターンでは、ドライエツ
チングに対するマスクとして用いるために1μa以上の
厚さが必要なことがら、0゜5μl以下の微細なパター
ン幅のレジストパターンにおい°ζは、アスペクト比が
極めて大きくなり、使用されるパターンは垂直に非常に
近い形状の順テーパー或いは逆テーパー形状となる。
また、多層レジスト法において、下層レジストを異方性
ドライエツチング法によってエツチングし、上層または
中間層のパターンを下層に転写する場合には、下層レジ
ストの膜厚が単層レジスト法の場合に較べて厚いので、
パターン幅が微細な場合にはアスペクト比が非常に大き
くなり、垂直形状に非常に近い順テーパー状や逆テーパ
ー状になり易い。
第2図は被処理基板1の上に形成したレジストパターン
2の断面形状を示している。
なお、レジストパターンをマスクとして基板上の薄膜を
ドライエツチングして生ずる薄膜パターンのパターン精
度は薄膜と接するつけ根部のレジストパターンの寸法に
よって決まるため、レジストパターンの検査はつけ根部
の寸法を検査する必要があるが、従来はアスペクト比が
それほど大きくなく、また、順テーパー状のレジストパ
ターンが使用されていたことから、垂直上方からの走査
型電子顕微鏡(略称SEM)検査で足りていた。
然し、形成される単層あるいは多層薄膜パターンの最小
幅がサブミクロンとなり、パターンの断面形状のアスペ
クト比が大きくなると、従来の方法ではレジストパター
ンの検査は不可能になることから、この対応策が必要で
あった。
〔発明が解決しようとする課題〕
従来の垂直上方から行うSEM観察ではレジストパター
ンの上端のパターン幅は容易に測定できるもの〜、断面
形状が僅かでも逆テーパー状になっていたり、多層レジ
ストにおいて下層レジストパターンが二層レジスト法で
の上層或いは三層レジスト法での中間層より細くなって
いると、薄膜と接するつけ根部のレジストパターンの測
定は不可能である。
また、レジストパターンのアスペクト比が大きいために
、垂直形状或いは順テーパー形状であっても垂直形状に
非常に近い場合は、従来の垂直上方からのSEM観察で
は、逆テーパー形状と区別することは極めて困難であり
、レジストの付は根部寸法の測定値は信用することがで
きない。
そこで、このつけ根部のレジストパターンを精度よく測
定できるようにすることが課題である。
〔課題を解決するための手段〕
上記の課題は被処理基板上にレジストパターンを形成す
る際に、チップの周辺領域に実パターンの一部を含むダ
ミーのレジストパターンを設け、該レジストパターンの
端部を斜め上方より電子顕微鏡観察し、設計値と比較検
討することを特徴とし、また、請求項1記載のダミーの
レジストパターンには両隣りの線状パターンよりも中央
の線状パターンが後退したパターンを含むと共に、基板
に段差を伴う場合には、前記ダミーパターンも段差のあ
る部分に形成した後、該レジストパターンの端部を斜め
上方より電子顕微鏡観察して設計値と比較検討すること
を特徴としてレジストパターンの検査方法を構成するこ
とにより解決することができる。
〔作用〕
本発明はチップの周辺領域に実パターンの最小幅で実パ
ターンの一部を含むダミーのレジストパターンを設け、
このダミーパターンを斜め上方からSEM観察すること
によって必要とする検査事項を精度よく漏れなく観察す
るものである。
こ−で、レジストパターンの検査に当たって必要なこと
は、 ■ レジストパターンの端面部の付は根部の寸法を測定
できること、 ■ 両隣りの線状パターンよりも後退して設けられたパ
ターンを用いる場合には、後退して設けられている線状
パターンの端面部の付は根部の寸法を測定できること。
■ 基板に段差のある場合には段差のある部分に形成さ
れているレジストパターンの端面部の付は根部の寸法を
測定できること。
である。
こ−で、両隣りの線状パターンよりも後退して設けられ
たパターンを用いる場合があるのは、ダミーパターンの
最も突出した位置にあるパターン端部の形状が崩れ易い
ためである。
本発明は実パターンの一部の端部を含み、このような条
件を備えたダミーのレジストパターンを作るものである
また、このダミーパターンはメインパターンとは離れた
チップの周辺領域に作られることから、SEM観察の場
合に視野の障害となる得る実パターンを避けて、高アス
ペクト比のレジストパターンについて斜め上からSEM
観察を行うことができ、これにより■〜■の寸法を正確
に測定するものである。
第3図(A)〜(F)は半導体装置の形成に使用されて
いるアルミニウム合金のスパッタリング膜からなる電極
3と導体線路4の実パターンの一部が含まれているダミ
ーパターンの例であり、(A)は電極が途中にあり、後
退パターンのない例、 (B)は電極が途中にあり、一つ置きに後退パターンの
ある例、 (C)は電極が端にあり、後退パターンのない例、(D
)は電極が端にあり、一つ置きに後退パターンがある例
、 (E)は電極が端にあり、一つ置きに後退パターンがあ
るが、パターン両側の開き具合が等しくない場合の例、 (F)はは電極が端にあり、突出パターン−つに対して
後退パターンが7.・つある例、である。
本発明はか\る実パターンの一部が含まれているダミー
パターンの端部の1法をSEM観察し、設計値と比較す
るだけで充分な検査を可能にするものである。
(実施例〕 多層化により段差を伴うウェハ上にA1.合金(Aff
i +Si)よりなる導体線路を形成する場合について
説明する。
段差の生じたうエバ上にスパッタリング法によりA1合
金を約1μ請の厚さに膜形成する場合においてはA1合
金膜は基板表面形状に対し相似形に形成されるために段
差を生ずるが、本発明を適用する場合には、チップ周辺
にダミー領域を設け、ごれに実パターンと同じ段差を設
けておくものである。
第1図において、破線はA1合金膜よりなる段差5の存
在を示している。
このようにダミー領域6を含むウェハ上に従来と同様に
三層レジスト法によりレジストパターンを形成しまた。
すなわち、スピンコード法によりフェノールノボラック
樹脂を約2μ帽の厚さに被覆して下層レジスト9を作り
、基板上の段差5を平坦化した。
次に、溶剤に溶したオルガノシルセスキオキサンをスピ
ンコードした後に加熱し、厚さが約2000人で酸化硅
素(SiOつ)よりなる中間層レジスト8を形成し、こ
の上にスピンコード法により厚さが約5000人のノボ
ラック系ポジ型レジストを被覆して上層レジスト層とし
た。
次に、紫外線の投影露光を行い、上fivシスト層を現
像した後、四弗化炭素(CF4)をエッチャントとして
中間層レジスト8を、またO7をエッチャントとして下
層レジスト9を反応性イオンエツチング装置によりドラ
イエツチングした。
そして、ダミー領域6を斜め上からSEM観察すること
により、第1図に示tように段差を伴・うダミー領域6
に実パターンの最小幅で両隣りの線状パターンよりも後
退した線状パターン7.7′を含むレジスト層を形成す
ることができた。
なお、第1図はドライエツチングによって、」−層レジ
スト層が消失し、中間層レジスト8と下層レジスト9が
残存している状態を示している。
このように形成したダミーパターン10はドライエンチ
ングにおいて不良が発生し易い条件を総て備えているの
で、ダミーパターン10の寸法が設計値に合致している
場合は、実パターンは設計値を総て満たしている。
(発明の効果〕 チップの周辺のダミー領域にドライエノチングにおいて
、不良が発生し易い条件を総て備えたダミーパターンを
設け、このダミーパターンを斜め上方からSEM観察し
て設計寸法と比較する本発明の実施により、レジストパ
ターンの良否の検査を正確且つ迅速に行うことができる
である。
【図面の簡単な説明】
第1図は本発明を実施したダミーパターンの斜視図、 第2図はレジストパターンの形状を示す断面図、第3図
は実パターンが含まれるダミーパターンの平面図、 である。 図において、 lは被処理基板、    2はレジストパターン3は電
極、        4は導体線路、5は段差、   
     6はダミー領域、7.7′は後退した線状パ
ターン、 8は中間層レジスト、  9は下層レジスト、10はダ
ミーパターン、 X発明x更をしたダミーパターンの枦H月図察 1 図 ([)) j噴テーパー形状 !直形伏 逆テーパー形状 レシストハ“7−ンの形成l禾T断面図第 2 図 (E)            (F)芙IX′ターン
乃マ含4〕托6ダミーバターン0平面口裏 3rjgJ

Claims (2)

    【特許請求の範囲】
  1. (1)被処理基板上にレジストパターンを形成する際に
    、チップの周辺領域に実パターンの一部を含むダミーの
    レジストパターンを設け、該レジストパターンの端部を
    斜め上方より電子顕微鏡観察し、設計値と比較検討する
    ことを特徴とするレジストパターンの検査方法。
  2. (2)請求項1記載のダミーのレジストパターンには両
    隣りの線状パターンよりも中央の線状パターンが後退し
    たパターンを含むと共に、基板に段差を伴う場合には、
    前記ダミーパターンも段差のある部分に形成した後、該
    レジストパターンの端部を斜め上方より電子顕微鏡観察
    して設計値と比較検討することを特徴とするレジストパ
    ターンの検査方法。
JP1246034A 1989-09-21 1989-09-21 レジストパターンの検査方法 Pending JPH03107845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1246034A JPH03107845A (ja) 1989-09-21 1989-09-21 レジストパターンの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1246034A JPH03107845A (ja) 1989-09-21 1989-09-21 レジストパターンの検査方法

Publications (1)

Publication Number Publication Date
JPH03107845A true JPH03107845A (ja) 1991-05-08

Family

ID=17142467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1246034A Pending JPH03107845A (ja) 1989-09-21 1989-09-21 レジストパターンの検査方法

Country Status (1)

Country Link
JP (1) JPH03107845A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794763B2 (en) 2001-11-20 2004-09-21 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
CN103681393A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 刻蚀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794763B2 (en) 2001-11-20 2004-09-21 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
CN103681393A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 刻蚀方法

Similar Documents

Publication Publication Date Title
US5362591A (en) Mask having a phase shifter and method of manufacturing same
TWI532075B (zh) 藉由檢測技術在半導體中決定重疊製程窗口的方法和系統
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
JPH03107845A (ja) レジストパターンの検査方法
US20220028803A1 (en) Method of making an individualization zone of an integrated circuit
US6866988B2 (en) Methods for measuring photoresist dimensions
KR0148617B1 (ko) 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴
JPS6043827A (ja) 微細パタ−ンの形成方法
KR100834832B1 (ko) 오버레이 계측설비를 이용한 패턴의 임계치수 측정방법
US6537708B2 (en) Electrical critical dimension measurements on photomasks
JP3196721B2 (ja) 半導体装置の製造方法と測定装置
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP3788422B2 (ja) 半導体装置の検査方法
US6492188B1 (en) Monitor method for quality of metal ARC (antireflection coating) layer
JPH0414235A (ja) レジスト膜欠陥の検出方法
JPH0325914A (ja) X線露光マスクの欠陥検出方法
JP3552350B2 (ja) レジストパターンの合わせずれ判定方法
JPH0729799A (ja) レジストパターンの形成方法
JPS61125034A (ja) 検査方法および検査装置
JPS59103337A (ja) パタ−ン形成方法
JPH02114624A (ja) 半導体装置の製造方法
JPH07169813A (ja) ウエハ表面の段差測定方法
JPS62208049A (ja) レジスト膜パタ−ンの形成方法
JP2008109078A (ja) 半導体メモリ素子の製造のためのグローバルマッチング方法
JPH05175193A (ja) 半導体装置の回路パターン形成方法