CN103681393A - 刻蚀方法 - Google Patents

刻蚀方法 Download PDF

Info

Publication number
CN103681393A
CN103681393A CN201210348144.7A CN201210348144A CN103681393A CN 103681393 A CN103681393 A CN 103681393A CN 201210348144 A CN201210348144 A CN 201210348144A CN 103681393 A CN103681393 A CN 103681393A
Authority
CN
China
Prior art keywords
etching
substrate
parameters
sub
live width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210348144.7A
Other languages
English (en)
Other versions
CN103681393B (zh
Inventor
黄怡
周俊卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210348144.7A priority Critical patent/CN103681393B/zh
Publication of CN103681393A publication Critical patent/CN103681393A/zh
Application granted granted Critical
Publication of CN103681393B publication Critical patent/CN103681393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种刻蚀方法，包括：提供批次衬底，衬底表面形成有掩膜层和具有光刻图形光刻胶层；对N-1个衬底进行刻蚀，形成刻蚀图形；测量所述N-1个衬底中任意M个衬底中刻蚀图形的线宽，根据M个衬底中刻蚀图形线宽的平均值与目标尺寸的差值确定第一刻蚀参数；测量第N个衬底表面光刻胶层上光刻图形的底部线宽，根据其与目标尺寸的差值确定第二刻蚀参数；根据第一刻蚀参数和第二刻蚀确定刻蚀第N个衬底以形成刻蚀图形所需的刻蚀条件；以第N个衬底表面光刻胶层为掩模、采用刻蚀第N个衬底所需的刻蚀条件对第N个衬底表面的掩膜层以及衬底进行刻蚀，形成刻蚀图形。本发明刻蚀方法能够精确控制刻蚀图形的尺寸和形貌，降低批次衬底上刻蚀图形的差异。

Description

刻蚀方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种刻蚀方法。
背景技术
超大规摸集成电路(Very Large Scale Integrated Circuit，VLSI)通常需要一层以上的金属层提供足够的互连能力，此多层金属层间的互连以及器件有源区与外界电路之间的连接通过已填充导电材料的通孔实现，且为保证器件工作的稳定性，要求通孔间无电连接，使得对通孔刻蚀工艺的严格控制变得非常重要。
现有工艺形成通孔主要包括如下步骤：提供衬底，在衬底表面由下至上依次形成掩膜层和光刻胶层；通过曝光显影工艺图形化所述光刻胶层，在光刻胶层上形成光刻图形；以形成有光刻图形的光刻胶层为掩模，对掩膜层和衬底进行刻蚀，形成通孔。其中，所述掩膜层用于提高形成于光刻胶层中光刻图形的质量或者作为对衬底进行刻蚀的硬掩模，提高形成于衬底中通孔的质量。
为了使形成于衬底中通孔的实际尺寸与目标尺寸相同，在曝光显影工艺之后要进行显影后检查（ADI，After Develop Inspection），获取形成于光刻胶层上光刻图形的线宽，并将光刻图形的线宽与目标尺寸进行比较，确定对衬底进行刻蚀的刻蚀条件；在蚀刻工艺之后要进行刻蚀后检查（AEI，After EtchInspection），获取衬底中通孔的线宽，并将通孔的线宽与目标尺寸进行比较，判断所形成的通孔是否符合要求。
现有工艺中所获取的光刻图形的线宽通常是指光刻图形的中部线宽，而以光刻胶层为掩模对掩膜层和衬底进行刻蚀，所形成通孔的顶部线宽是由光刻图形的底部线宽决定。在光刻图形的顶部线宽、中部线宽和底部线宽不一致时，当各通孔的中部线宽相同时，其对应的底部线宽并不一定相同，使所形成通孔的顶部线宽不同，导致所形成通孔的线宽偏大或者偏小，进而导致位于通孔下方需被衬底覆盖的插塞或互连线暴露，或者需暴露出的插塞或互连线无法暴露出来，所形成半导体器件的成品率低，性能不稳定。
发明内容
本发明解决的问题是提供一种刻蚀方法，提高对刻蚀工艺的控制力，精确控制所形成刻蚀图形的尺寸和形貌，降低同一批次衬底上刻蚀图形的差异。
为解决上述问题，本发明提供了一种刻蚀方法，包括：
提供批次衬底，各衬底表面由下至上依次形成有掩膜层和光刻胶层，所述光刻胶层上具有光刻图形；
对N-1个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形；
测量所述N-1个衬底中任意M个衬底中刻蚀图形的线宽，获取所述M个衬底中刻蚀图形线宽的平均值，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第一刻蚀参数；
测量第N个衬底表面光刻胶层上光刻图形的底部线宽，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第二刻蚀参数；
将刻蚀第N个衬底所需的第一刻蚀参数和第二刻蚀参数进行权重相加，确定对第N-1个衬底的刻蚀条件的调整量，获取刻蚀第N个衬底以形成刻蚀图形所需的刻蚀条件；
以第N个衬底表面的光刻胶层为掩模、采用刻蚀第N个衬底所需的刻蚀条件对第N个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形；
其中，N为大于或者等于2的正整数，M为大于或者等于1的正整数，且M小于或者等于N。
与现有技术相比，本发明技术方案具有以下优点：
在对第Ｎ个衬底进行刻蚀时，同时考虑了第Ｎ个衬底表面光刻胶层中光刻图形的底部线宽以及在前刻蚀的任意Ｍ个衬底中刻蚀图形的线宽，确定对第Ｎ-1个衬底的刻蚀条件的调整量，获取刻蚀第N个衬底的刻蚀条件，然后再以所获取的刻蚀条件对第N个衬底进行刻蚀，形成刻蚀图形；通过对刻蚀条件的不断调整，使形成于衬底中刻蚀图形的线宽逐渐接近目标尺寸，避免因批次衬底中各衬底上光刻图形形貌差异、刻蚀设备的性能不稳定以及刻蚀条件等因素造成的形成于衬底中刻蚀图形的尺寸或者形貌存在差异，提高了对刻蚀工艺的控制力，进而提高刻蚀精度。
进一步的，在对第N个衬底进行刻蚀时，先将在前刻蚀的任意M个衬底中刻蚀图形按照其在衬底中位置分为第一类刻蚀图形和第二类刻蚀图形，并通过光学关键尺寸测量和关键尺寸扫描电子显微镜测量两种方法分别测量第一类刻蚀图形的顶部线宽以及第二类刻蚀图形的顶部线宽和底部线宽，进而确定刻蚀第N个衬底所需的第一刻蚀参数；再对第N个衬底表面光刻胶层中光刻图形的底部线宽进行测量，并将其与目标尺寸进行比较，确定刻蚀第N个衬底所需的第二刻蚀参数；最后将第一刻蚀参数和第二刻蚀参数进行权重相加，确定对第N-1个衬底的刻蚀条件的调整量，获取刻蚀第N个衬底的刻蚀条件。通过第一刻蚀参数和第二刻蚀参数确定对第N-1个衬底的刻蚀条件的调整量时，能够同时调整形成以第N个衬底中刻蚀图形的顶部线宽和底部线宽，达到调整所形成刻蚀图形形貌的目的，提高了对刻蚀工艺的控制度。
附图说明
图1为本发明刻蚀方法一个实施方式的流程示意图；
图2为本发明刻蚀方法一个实施例中的衬底流动示意图；
图3和图4为第一刻蚀条件中各刻蚀气体的流量与掩膜层中开口的开口线宽变化量的关系图；
图5为第二刻蚀条件中各频率电源的功率与衬底中刻蚀图形顶部线宽变化量和底部线宽变化量的关系图。
具体实施方式
正如背景部分所述，现有刻蚀方法在形成刻蚀图形时，在曝光显影工艺之后对光刻胶层中光刻图形进行显影后检查，获取光刻图形的中部线宽，并将中部线宽与目标尺寸进行比较，调整对衬底进行刻蚀以形成刻蚀图形的刻蚀条件。但是，由于刻蚀图形的顶部线宽由光刻图形的底部线宽决定，而对于中部线宽相等的光刻图形，其底部线宽并不一定相等，导致所形成刻蚀图形的顶部线宽不一定相等，进而导致同一批次衬底上所形成刻蚀图形的顶部线宽差异较大，所形成半导体器件的成品率低，性能不稳定。
针对上述缺陷，发明人提供了一种刻蚀方法，在对第N个衬底进行刻蚀之前，将在前刻蚀的N-1个衬底中任意M个衬底的刻蚀图形的线宽以及第N个衬底表面光刻胶层上光刻图形的底部线宽分别与目标尺寸进行比较，确定刻蚀第N个衬底所需的第一刻蚀参数和第二刻蚀参数，进而确定对第N-1个衬底的刻蚀条件的调整量，获取刻蚀第N个衬底以形成刻蚀图形所需的刻蚀条件，然后以第N个衬底上光刻胶层为掩模、采用刻蚀第N个衬底所需的刻蚀条件、沿光刻图形对第N个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形。
本发明刻蚀方法根据在前刻蚀的N-1个衬底中任意M个衬底的刻蚀图形的形貌以及第N个衬底上光刻图形形貌，对第N-1个衬底的刻蚀条件进行调整，然后对第N个衬底进行刻蚀形成刻蚀图形，使形成于衬底中刻蚀图形的线宽逐渐与目标尺寸一致，提高了对刻蚀工艺的控制力，进而提高了刻蚀精度。
参考图1，本发明刻蚀方法一个实施方式的流程示意图，包括：
步骤S1，提供批次衬底，各衬底表面由下至上依次形成有掩膜层和光刻胶层，所述光刻胶层上具有光刻图形；
步骤S2，对N-1个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形；
步骤S3，测量所述N-1个衬底中任意M个衬底中刻蚀图形的线宽，获取所述M个衬底中刻蚀图形线宽的平均值，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第一刻蚀参数；
步骤S4，测量第N个衬底表面光刻胶层上光刻图形的底部线宽，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第二刻蚀参数；
步骤S5，将刻蚀第N个衬底所需的第一刻蚀参数和第二刻蚀参数进行权重相加，确定对第N-1个衬底的刻蚀条件的调整量，获取刻蚀第N个衬底以形成刻蚀图形所需的刻蚀条件；
步骤S6，以第N个衬底表面的光刻胶层为掩模、采用刻蚀第N个衬底所需的刻蚀条件对第N个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形。
参考图2，为本发明刻蚀方法一个实施例中的衬底流动示意图，下面结合图2对本发明刻蚀方法进行详细说明。
在进行刻蚀工艺之前，先提供批次衬底，并在各衬底表面由下至上依次形成掩膜层和光刻胶层；再将所述批次衬底送至光刻设备100处，依次在各衬底表面的光刻胶层中形成光刻图形。
本实施例中，所述批次衬底指某一时间段内，通过光刻设备、刻蚀设备或者测量设备进行处理的多个衬底；由于光刻设备、刻蚀设备或者测量设备在某一时间段内其本身的性能相差不大，因此，形成于同一批次衬底上的光刻图形或者刻蚀图形的形貌相差不大；通过测量设备对批次衬底中各衬底进行测量所获取测量结果的偏差量不大。
本实施例中，所述掩膜层的材质可以为底部抗反射涂层（bottomanti-reflective coating，简称BARC），以在光刻工艺中防止光刻设备中的激光在衬底表面发生反射，使光刻图形外的光刻胶层曝光，提高所形成光刻图形的精确度。
在其他实施例中，所述掩膜层的材质还可以为氧化硅、氮化硅或者氮氧化硅等材料。在对衬底进行刻蚀之前，先将光刻胶层中光刻图形转移至掩膜层上，在掩膜层中形成与衬底中刻蚀图形相对应的开口，再以光刻胶层和掩膜层为掩模，对衬底进行刻蚀，形成刻蚀图形。所述掩膜层作为对衬底进行刻蚀时的硬掩模，使形成于衬底中的刻蚀图形形貌更好。
在批次衬底上光刻图形形成后，开始本批次衬底的刻蚀工艺。
需要说明的是，由于光刻设备100或者光刻工艺的不稳定性，导致各衬底上光刻图形可能不一致，如果不对其进行检查而直接按照预定刻蚀条件对衬底进行刻蚀，光刻图形的不一致会直接导致刻蚀后得到的刻蚀图形的不一致。因此，在对每一个衬底进行刻蚀之前，需对每一衬底上的光刻图形进行测量。上述对衬底上光刻图形进行测量的方法为光学关键尺寸测量。由于后续形成于衬底中刻蚀图形的顶部线宽仅与衬底上光刻图形的底部线宽有关，故本实施例中，仅需对各衬底上光刻图形的底部线宽进行测量。
先对批次衬底中第1个衬底的刻蚀方法进行说明。
本实施例中，所述批次衬底包括控片，其作为本批次衬底中第一个进行刻蚀的衬底（或者称为第1个衬底）。由于没有在前刻蚀形成的刻蚀图形作为参考，只能根据其光刻胶层中光刻图形调整预定刻蚀条件，作为其实际的刻蚀条件。通常控片只用于了解刻蚀设备300的状态，并不对其进行后续的器件制作工艺。
具体的，在所述控片表面光刻胶层中形成光刻图形后，先将控片送至显影后检查设备200处，测量控片上光刻图形的底部线宽，并将其与目标尺寸进行比较，根据差值调整预定刻蚀条件，获取刻蚀控片所需的刻蚀条件；再将所述控片送至刻蚀设备300，以控片表面的光刻胶层为掩模，沿光刻图形依次对控片表面的掩膜层和控片进行刻蚀，在控片中形成刻蚀图形。
需要说明的是：在理想情况下，所形成刻蚀图形的顶部线宽、中部线宽和底部线宽应与掩膜层中开口的开口线宽以及光刻胶层中光刻图形的底部线宽一致。因此，光刻图形的底部线宽、开口的开口线宽以及刻蚀图形的顶部线宽、中部线宽和底部线宽的目标尺寸均相同。
还需要说明的是：由于各衬底与其表面上掩膜层的材质不同，所需要的刻蚀条件、刻蚀方法也不同。在对衬底进行刻蚀，形成刻蚀图形时，进一步包括如下步骤：
以衬底表面的光刻胶层为掩模，沿光刻图形对掩膜层进行第一刻蚀，至暴露出衬底；
以衬底表面的光刻胶层为掩模，沿光刻图形对衬底进行第二刻蚀，形成刻蚀图形。
相应的，在进行第一刻蚀时，刻蚀设备300的刻蚀条件为第一刻蚀条件；在进行第二刻蚀时，刻蚀设备300的刻蚀条件为第二刻蚀条件。
在控片中形成刻蚀图形之后，对第2个衬底的进行刻蚀工艺。
首先，将控片送至刻蚀后检查设备400中，以对控片中刻蚀图形的线宽进行测量。
本实施例中，所述刻蚀后检查设备400包括光学关键尺寸测量（OpticalCritical Dimension，简称为OCD）机台和关键尺寸扫描电子显微镜（CriticalDimension Scanning Electronic Microscope，简称为CDSEM）。其中，OCD机台的测量原理是：在待测衬底上投射一束偏振光，所述偏振光经反射后形成反射光，从反射光中获取一组光谱线，该光谱线内包含测量部分的信息。为保证OCD机台测量的精度，衬底上刻蚀图案的密度应较为密集。而CDSEM工作原理是：从电子枪照射出的电子束通过聚光透镜汇聚，穿过开孔（aperture）到达测定对象的图案上，利用探测器捕捉放出的二次电子并将其变换为电信号，获得二维图像，以二维图像信息为基础高精度的测量出测定对象的关键尺寸。为保证CDSEM的测量精度，衬底上刻蚀图案的密度应较为疏松。
因此，在对所形成刻蚀图形的线宽进行检查时，为了保证测量的精度，将衬底按照衬底中刻蚀图形的密集程度分为器件密集区和器件疏松区。其中，所述器件密集区可指衬底中相邻刻蚀图形之间间距与刻蚀图形目标尺寸的比值小于或者等于10:1的区域，所述器件疏松区可指衬底中相邻刻蚀图形之间间距与刻蚀图形目标尺寸的比值大于10:1的区域。相应的，形成于衬底中的刻蚀图形包括位于器件密集区的第一类刻蚀图形和位于器件疏松区的第二类刻蚀图形，所述第一类刻蚀图形和第二类刻蚀图形的形状相同。
在通过刻蚀后检查设备400对衬底中刻蚀图形的线宽进行测量时，通过OCD机台对衬底中第一类刻蚀图形的顶部线宽进行测量，通过CDSEM对衬底中第二类刻蚀图形的顶部线宽和底部线宽进行测量。
在对控片中刻蚀图形的线宽进行测量，获取控片中第一类刻蚀图形的顶部线宽以及第二刻蚀图形的顶部线宽和底部线宽之后，将其分别与目标尺寸进行比较，根据第一类刻蚀图形的顶部线宽与目标线宽的差值确定刻蚀第2个衬底所需的第一子刻蚀参数，根据第二类刻蚀图形的顶部线宽与目标尺寸的差值确定刻蚀第2个衬底所需的第二子刻蚀参数，根据第二类刻蚀图形的底部线宽与目标尺寸的差值确定刻蚀第2个衬底所需的第三子刻蚀参数，所述刻蚀第2个衬底所需的第一子刻蚀参数、第二子刻蚀参数和第三子刻蚀参数构成刻蚀第2个衬底所需的第一刻蚀参数。
本实施例中，所述第一子刻蚀参数和第二子刻蚀参数均包括刻蚀时间、刻蚀气体流量、刻蚀气体中各气体的流量比、腔室的压强、刻蚀电源功率或者刻蚀电源中各频率电源的功率比。
所述第三子刻蚀参数包括刻蚀电源功率或者刻蚀电源中各频率电源的功率比。
在完成控片中刻蚀图形的线宽测量后，接着，将第2个衬底送至显影后检查设备200，通过OCD机台测量第2个衬底上光刻图形的底部线宽，并将其与目标尺寸进行比较，根据差值确定刻蚀第2个衬底所需的第二刻蚀参数。
本实施例中，所述第二刻蚀参数包括刻蚀时间、刻蚀气体流量、刻蚀气体中各气体的流量比、腔室的压强、刻蚀电源功率或者刻蚀电源中各频率电源的功率比。
再接着，将刻蚀第2个衬底所需的第一刻蚀参数和第二刻蚀参数进行权重相加，确定对控片（第1个衬底）的刻蚀条件的调整量，并按照所确定的调整量对刻蚀设备300的刻蚀条件进行调整，使刻蚀设备300的刻蚀条件为刻蚀第2个衬底所需的刻蚀条件。
本实施例中，由于刻蚀条件包括对衬底上掩膜层进行刻蚀的第一刻蚀条件以及对衬底进行刻蚀时的第二刻蚀条件，相应的，对刻蚀设备300的刻蚀条件的调整量包括对第一刻蚀条件的调整量和对第二刻蚀条件的调整量。
对于第2个衬底，其对控片的第一刻蚀条件的调整量可根据以下公式获得：
T2=TFF(1-λOCD)+TFBλOCD+ΔT
其中，T2为对控片的第一刻蚀条件的调整量；TFF为刻蚀第2个衬底所需的第二刻蚀参数，TFB为刻蚀第2个衬底所需的第一子刻蚀参数；ΔT为刻蚀第2个衬底所需的第二子刻蚀参数，其与通过刻蚀第2个衬底所需的第三子刻蚀参数调整控片的第二刻蚀条件时对第2个衬底第一刻蚀的影响以及刻蚀设备本身的性能（型号、使用时间等）有关；λOCD为第一子刻蚀参数TFB的权重，且λOCD满足0.1≤λOCD≤0.9。
第2个衬底的第二刻蚀条件可根据下列公式获得：
P=P1(1-λCDSEM)+P2λCDSEM
其中，P为刻蚀第2个衬底所需的第二刻蚀条件；P1为刻蚀控片所需的第二刻蚀条件；P2为对刻蚀控片所需的第二刻蚀条件的调整量，且P2=PFB，PFB为刻蚀第2个衬底所需的第三子刻蚀参数；λCDSEM为对刻蚀控片所需的第二刻蚀条件的调整量P2的权重，且0.1≤λCDSEM≤0.9。
然后，利用对控片的第一刻蚀条件的调整量T2将刻蚀设备300中刻蚀控片上掩膜层所需的第一刻蚀条件调整至刻蚀第2个衬底上掩膜层所述的第一刻蚀条件，将刻蚀设备300中刻蚀控片所需的第二刻蚀条件调整至刻蚀第2个衬底所需的第二刻蚀条件P。
最后，将第2个衬底送至刻蚀设备300，以第2衬底表面光刻胶层为掩模，先以刻蚀第2个衬底所需的第一刻蚀条件对第2个衬底上的掩膜层进行第一刻蚀，再以刻蚀第2个衬底所需的第二刻蚀条件对第2个衬底进行第二刻蚀，在第2个衬底中形成刻蚀图形。
在第2个衬底中形成刻蚀图形后，刻蚀以对第2个衬底的刻蚀方法依次对第3个衬底、第4个衬底......第N个衬底......进行刻蚀，直至在所述批次衬底的各衬底中均形成刻蚀图形。
下面以对第N个衬底进行刻蚀为例，对批次衬底中其他衬底（N为大于2的正整数时）的刻蚀方法做进一步说明。
在对第N个衬底进行刻蚀之前，已在N-1个衬底中形成刻蚀图形。尽管刻蚀设备300中刻蚀第N个衬底所需的刻蚀条件是通过对第N-1个衬底的刻蚀条件进行调整获取的，第N-1个衬底中刻蚀图形的形貌更能体现刻蚀设备300的状态（即第N-1个衬底中刻蚀图形的形貌对于第N个衬底的刻蚀更具参考价值），但是考虑到刻蚀设备300本身或者刻蚀工艺可能存在误差，为了避免因第N-1个衬底刻蚀工艺发生错误而影响第N个衬底的刻蚀，在确定第N个衬底的刻蚀条件时，同时考虑前N-1个衬底中任意M个衬底中刻蚀图形的形貌和第N-1个衬底中刻蚀图形的形貌，调整刻蚀第N-1个衬底的刻蚀条件。其中，M为大于等于1的正整数，且M小于或者等于N。
较佳的，所述M个衬底选择已进行刻蚀的第N-M个衬底至第N-1个衬底。这是因为：本实施例中，在后刻蚀的衬底的刻蚀条件是通过对已刻蚀衬底的刻蚀条件不断调整获得的，对于第N个衬底，第N-M个衬底至第N-1个衬底的刻蚀条件与第N个衬底的刻蚀条件更接近，第N-M个衬底至第N-1个衬底中刻蚀图形的形貌对第N个衬底的刻蚀更具参考价值。
在对第N个衬底进行刻蚀时，包括如下步骤：
首先，通过刻蚀后检查设备400中的OCD机台测量第N-M个衬底至第N-1个衬底M个衬底中第一类刻蚀图形的顶部线宽；再获取M个衬底中第一刻蚀图形顶部线宽的平均值，并将其与目标尺寸进行比较，根据差值获取由M个衬底中第一类刻蚀图形的顶部线宽所确定的第一子刻蚀参数，并将第N-1个衬底中第一类刻蚀图形的顶部线宽与目标尺寸比较，根据差值获取由第N-1个衬底中第一类刻蚀图形的顶部线宽所确定的第一子刻蚀参数；再将由M个衬底中第一类刻蚀图形的顶部线宽所确定的第一子刻蚀参数与由第N-1个衬底中第一类刻蚀图形的顶部线宽所确定的第一子刻蚀参数进行权重相加，获取刻蚀第Ｎ个衬底所需的第一子刻蚀参数。
本实施例中，所述刻蚀第Ｎ个衬底所需的第一子刻蚀参数根据下列公式获得：
TFB=TL1λ1+TL2λ2
其中，TFB为刻蚀第Ｎ个衬底所需的第一子刻蚀参数，TL1为由M个衬底中第一类刻蚀图形的顶部线宽的平均值与目标尺寸的差值所确定的第一子刻蚀参数，TL2为由第N-1个衬底中第一类刻蚀图形的顶部线宽与目标尺寸的差值所确定的第一子刻蚀参数；λ1为第一子刻蚀参数TL1的权重，λ2为第一子刻蚀参数TL2的权重，且λ1和λ2满足0.3≤λ1≤0.5、0.5≤λ2≤0.7和λ1+λ2=1。
本实施例中，在获取刻蚀第N个衬底所需的第一子刻蚀参数时，分别考虑了第N-M个衬底至第N-1个衬底中第一类刻蚀图形的顶部线宽和第N-1个衬底中第一类刻蚀图形的顶部线宽，使得所获得的刻蚀第N个衬底的第一子刻蚀参数更加准确。
接着，通过刻蚀后检查设备400中CDSEM测量第N-M个衬底至第N-1个衬底中第二类刻蚀图形的顶部线宽和底部线宽，获取M个衬底中第二类刻蚀图形的顶部线宽的平均值和底部线宽的平均值，并将其分别与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第二子刻蚀参数和第三子刻蚀参数。
需要说明的是，本实施例中，刻蚀第N个衬底所需的第二子刻蚀参数除与M个衬底中第二类刻蚀图形的顶部线宽的平均值与目标尺寸的差值有关外，还与通过刻蚀第N个衬底所需的第三子刻蚀参数调整第N个衬底的第二刻蚀条件时对其第一刻蚀的影响、刻蚀设备本身的性能（型号、使用时间等）等因素有关。
再接着，将第N个衬底送至显影后检查设备200（如OCD机台），测量第N个衬底表面光刻胶层上光刻图形的底部线宽，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第二刻蚀参数。
然后，将刻蚀第N个衬底所需的第一子刻蚀参数、第二子刻蚀参数和第二刻蚀参数进行权重相加，确定对第N-1个衬底的第一刻蚀条件的调整量，并将刻蚀设备300中第一刻蚀条件由刻蚀第N-1个衬底所需的第一刻蚀条件调整至刻蚀第N个衬底所需的第一刻蚀条件；并且，根据刻蚀第N个衬底所需的第三子刻蚀参数确定刻蚀第N个衬底所需的第二刻蚀条件，将刻蚀设备300中第二刻蚀条件由刻蚀第N-1个衬底所需的第二刻蚀条件调整至刻蚀第N个衬底所需的第二刻蚀条件。
其中，对第N-1个衬底的第一刻蚀条件的调整量根据下列公式获得：
TN=TFF(1-λOCD)+TFBλOCD+ΔT
其中，TN为对第N-1个衬底进行第一刻蚀的第一刻蚀条件的调整量；TFF为刻蚀第N个衬底所需的第二刻蚀参数；TFB为刻蚀第N个衬底所需的第一子刻蚀参数；ΔT为刻蚀第N个衬底所需的第二子刻蚀参数，其与通过刻蚀第N个衬底所需的第三子刻蚀参数调整第N-1个衬底的第二刻蚀条件时对第N个衬底第一刻蚀的影响以及刻蚀设备本身的性能（型号、使用时间等）有关；λOCD为第一子刻蚀参数的权重，且λOCD满足0.1≤λOCD≤0.9。
刻蚀第N个衬底所需的第二刻蚀条件根据下列公式获得:
P=PN-1(1-λCDSEM)+PNλCDSEM
其中，P为刻蚀第N个衬底所需的第二刻蚀条件；PN-1为刻蚀第N-1个衬底所需的第二刻蚀条件；PN为对刻蚀第N-1个衬底所需的第二刻蚀条件的调整量，且PN=PFB，PFB为刻蚀第N个衬底所需的第三子刻蚀参数；λCDSEM为对刻蚀第N-1个衬底所需的第二刻蚀条件的调整量PN的权重，且0.1≤λCDSEM≤0.9。
最后，将第N个衬底送至图2中刻蚀设备300，以刻蚀第N个衬底所需的第一刻蚀条件和第二刻蚀条件分别对第N个衬底上的掩膜层和第N个衬底进行第一刻蚀和第二刻蚀，在第N个衬底中形成刻蚀图形。
需要说明的是，在第N个衬底刻蚀完成后，可先确定第N个衬底是否为本批次衬底中的最后一个衬底。如第N个衬底是本批次衬底中的最后一个衬底，则无需将其送至刻蚀后检查设备400进行刻蚀图形线宽的测量；如第N个衬底不是本批次衬底中的最后一个衬底，则需将其送至刻蚀后检查设备400进行刻蚀图形线宽的测量，重复上述刻蚀第N个衬底的步骤，直至本批次衬底全部刻蚀完成。
图3和图4为刻蚀气体中各气体的流量与衬底中刻蚀图形顶部线宽变化量的关系图；图5为刻蚀电源中各频率电源的功率与刻蚀图形顶部线宽变化量和底部线宽变化量的关系图。
如图3所示，所述掩膜层的材质为BARC，在通过CF4和CHF3的混合气体对掩膜层进行第一刻蚀时，当刻蚀气体中CF4与CHF3的流量分别为150(sccm)/0(sccm)、130(sccm)/20(sccm)、110(sccm)/40(sccm)和90(sccm)/60(sccm)时，对应掩膜层中开口的开口线宽变化量为50.4nm、48.8nm、41.5nm和36.1nm。即，刻蚀气体中CF4与CHF3的流量与开口线宽变化量满足图3中直线301的线性关系。
如图4所示，所述掩膜层的材质为氧化硅、氮化硅或者氮氧化硅，在通过CF4和CHF3的混合气体对掩膜层进行第一刻蚀时，当刻蚀气体中CF4与CHF3的流量为20(sccm)/100(sccm)、40(sccm)/80(sccm)和60(sccm)/60(sccm)时，对应掩膜层中开口的开口线宽变化量为48.8nm、51.1nm和54.3nm。即，刻蚀气体中CF4与CHF3的流量与开口线宽变化量满足图4中直线401的线性关系。
由图3和图4可知，能够通过调节刻蚀气体中CF4与CHF3的流量来调节第一刻蚀中掩膜层的去除量，进而调节形成于掩膜层中开口的开口线宽，以在对衬底进行第二刻蚀时达到调整所形成刻蚀图形的顶部线宽的目的。
如图5所示，在对衬底进行第二刻蚀时，当2MHz和60MHz两种频率电源的功率为0(w)/200(w)、100(w)/100(w)和200(w)/0(w)时，对应衬底中刻蚀图形的顶部线宽的变化量为28.8nm、35.0nm和40.8nm，对应衬底中刻蚀图形的底部线宽的变化量为48.1nm、47.4nm和46.7nm。即，2MHz和60MHz两种频率电源的功率与衬底中刻蚀图形的顶部线宽的变化量满足直线501的线性关系，2MHz和60MHz两种频率电源的功率与衬底中刻蚀图形的底部线宽的变化量满足直线503的线性关系。在进行第二刻蚀过程中，由于对刻蚀图形底部衬底的刻蚀较对刻蚀图形顶部衬底的刻蚀难，通过调整2MHz和60MHz两种频率电源的功率，能够在对衬底中刻蚀图形顶部线宽影响较小的情况下，增大其的底部线宽，从而使所形成刻蚀图形的底部线宽与顶部线宽一致，改善了所形成刻蚀图形的形貌。
本实施例中，所述刻蚀图形可以为通孔、沟槽或者其他半导体器件图形，本发明对此不做限制。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种刻蚀方法，其特征在于，包括：
提供批次衬底，各衬底表面由下至上依次形成有掩膜层和光刻胶层，所述光刻胶层上具有光刻图形；
对N-1个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形；
测量所述N-1个衬底中任意M个衬底中刻蚀图形的线宽，获取所述M个衬底中刻蚀图形线宽的平均值，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第一刻蚀参数；
测量第N个衬底表面光刻胶层上光刻图形的底部线宽，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第二刻蚀参数；
将刻蚀第N个衬底所需的第一刻蚀参数和第二刻蚀参数进行权重相加，确定对第N-1个衬底的刻蚀条件的调整量，获取刻蚀第N个衬底以形成刻蚀图形所需的刻蚀条件；
以第N个衬底表面的光刻胶层为掩模、采用刻蚀第N个衬底所需的刻蚀条件对第N个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形；
其中，N为大于或者等于2的正整数，M为大于或者等于1的正整数，且M小于或者等于N。
2.如权利要求1所述的刻蚀方法，其特征在于，所述批次衬底包括控片，在对批次衬底进行刻蚀时，先对控片进行刻蚀，然后再对批次衬底中除控片外的其他衬底进行刻蚀；对控片进行刻蚀，形成刻蚀图形的步骤包括：
测量控片表面光刻胶层上光刻图形的底部线宽，并将其与目标尺寸进行比较，根据差值调整预定刻蚀条件，获取刻蚀控片所需的刻蚀条件；
以控片表面的光刻胶层为掩模、采用刻蚀控片所需的刻蚀条件对控片及其表面的掩膜层进行刻蚀，形成刻蚀图形。
3.如权利要求1所述的刻蚀方法，其特征在于，所述衬底包括器件密集区和器件疏松区，位于器件密集区的刻蚀图形为第一类刻蚀图形，位于器件疏松区的刻蚀图形为第二类刻蚀图形。
4.如权利要求3所述的刻蚀方法，其特征在于，所述第一刻蚀参数包括第一子刻蚀参数、第二子刻蚀参数和第三子刻蚀参数，确定刻蚀第N个衬底所需的第一刻蚀参数的步骤包括：
测量所述M个衬底中第一类刻蚀图形的顶部线宽，获取所述M个衬底中第一类刻蚀图形的顶部线宽的平均值，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第一子刻蚀参数；
测量所述M个衬底中第二类刻蚀图形的顶部线宽和底部线宽，获取所述M个衬底中第二类刻蚀图形的顶部线宽的平均值和底部线宽的平均值，并分别与目标尺寸比较，根据差值分别确定刻蚀第N个衬底所需的第二子刻蚀参数和第三子刻蚀参数。
5.如权利要求4所述的刻蚀方法，其特征在于，所述第一子刻蚀参数、第二子刻蚀参数和第二刻蚀参数均包括刻蚀时间、刻蚀气体流量、刻蚀气体中各气体的流量比、腔室的压强、刻蚀电源功率或者刻蚀电源中各频率电源的功率比。
6.如权利要求4所述的刻蚀方法，其特征在于，所述第三子刻蚀参数包括刻蚀电源功率或者刻蚀电源中各频率电源的功率比。
7.如权利要求4所述的刻蚀方法，其特征在于，测量所述M个衬底中第一类刻蚀图形的顶部线宽的方法为光学关键尺寸测量。
8.如权利要求4所述的刻蚀方法，其特征在于，测量前M个衬底中第二类刻蚀图形的顶部线宽和底部线宽的方法为关键尺寸扫描电子显微镜测量。
9.如权利要求4所述的刻蚀方法，其特征在于，对第N个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形的步骤包括：
以第N个衬底表面的光刻胶层为掩模，沿光刻图形对第N个衬底表面的掩膜层进行第一刻蚀，至暴露出第N个衬底；
以第N个衬底表面的光刻胶层为掩模，沿光刻图形对第N个衬底进行第二刻蚀，形成刻蚀图形。
10.如权利要求9所述的刻蚀方法，其特征在于，获取刻蚀第N个衬底以形成刻蚀图形所需的刻蚀条件的步骤包括：
将刻蚀第N个衬底所需的第一子刻蚀参数、第二子刻蚀参数和第二刻蚀参数进行权重相加，确定对第N-1个衬底进行第一刻蚀的第一刻蚀条件的调整量，获取刻蚀第N个衬底表面的掩膜层所需的第一刻蚀条件；
根据第N个衬底的第三子刻蚀参数，确定对第N-1个衬底进行第二刻蚀的第二刻蚀条件的调整量，获取刻蚀第N个衬底所需的第二刻蚀条件。
11.如权利要求10所述的刻蚀方法，其特征在于，将刻蚀第N个衬底所需的第一子刻蚀参数、第二子刻蚀参数和第二刻蚀参数进行权重相加，确定对第N-1个衬底进行第一刻蚀的第一刻蚀条件的调整量根据下列公式获得：
TN=TFF(1-λOCD)+TFBλOCD+ΔT，
其中，TN为对第N-1个衬底进行第一刻蚀的第一刻蚀条件的调整量；TFF为第二刻蚀参数；TFB为第一子刻蚀参数；ΔT为第二子刻蚀参数；λOCD为第一子刻蚀参数的权重，且λOCD满足0.1≤λOCD≤0.9。
12.如权利要求11所述的刻蚀方法，其特征在于，所述第一子刻蚀参数TFB根据下列公式获得：
TFB=TL1λ1+TL2λ2，
其中，TL1为由第N-M个衬底至第N-1个衬底中第一类刻蚀图形的顶部线宽的平均值与目标尺寸的差值所确定的第一子刻蚀参数，TL2为由第N-1个衬底中第一类刻蚀图形的顶部线宽与目标尺寸的差值所确定的第一子刻蚀参数；λ1为第一子刻蚀参数TL1的权重，λ2为第一子刻蚀参数TL2的权重，且λ1和λ2满足0.3≤λ1≤0.5、0.5≤λ2≤0.7和λ1+λ2=1。
13.如权利要求10所述的刻蚀方法，其特征在于，刻蚀第N个衬底所需的第二刻蚀条件根据下列公式获得:
P=PN-1(1-λCDSEM)+PNλCDSEM
其中，P为刻蚀第N个衬底所需的第二刻蚀条件；PN-1为刻蚀第N-1个衬底所需的第二刻蚀条件；PN为对刻蚀第N-1个衬底所需的第二刻蚀条件的调整量，且PN=PFB，PFB为刻蚀第N个衬底所需的第三子刻蚀参数；λCDSEM为对刻蚀第N-1个衬底所需的第二刻蚀条件的调整量PN的权重，且0.1≤λCDSEM≤0.9。
CN201210348144.7A 2012-09-18 2012-09-18 刻蚀方法 Active CN103681393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210348144.7A CN103681393B (zh) 2012-09-18 2012-09-18 刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210348144.7A CN103681393B (zh) 2012-09-18 2012-09-18 刻蚀方法

Publications (2)

Publication Number Publication Date
CN103681393A true CN103681393A (zh) 2014-03-26
CN103681393B CN103681393B (zh) 2016-04-20

Family

ID=50318562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210348144.7A Active CN103681393B (zh) 2012-09-18 2012-09-18 刻蚀方法

Country Status (1)

Country Link
CN (1) CN103681393B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376644A (zh) * 2018-03-05 2018-08-07 成都海威华芯科技有限公司 一种半导体晶圆孔洞制作方法
CN112496556A (zh) * 2020-12-01 2021-03-16 强一半导体（苏州）有限公司 一种mems探针激光刻蚀电机与四维台驱动方法
CN112949236A (zh) * 2019-12-10 2021-06-11 中芯国际集成电路制造(上海)有限公司 刻蚀偏差的计算方法以及计算***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03107845A (ja) * 1989-09-21 1991-05-08 Fujitsu Ltd レジストパターンの検査方法
US20050009215A1 (en) * 2003-07-09 2005-01-13 Fujitsu Limited Semiconductor device manufacture method and etching system
CN101599433A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体刻蚀方法及刻蚀***
CN101727014A (zh) * 2008-10-28 2010-06-09 中芯国际集成电路制造(北京)有限公司 控制特征尺寸的光刻方法及光刻***
CN102237298A (zh) * 2010-04-27 2011-11-09 中芯国际集成电路制造(上海)有限公司 提高通孔刻蚀稳定性的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03107845A (ja) * 1989-09-21 1991-05-08 Fujitsu Ltd レジストパターンの検査方法
US20050009215A1 (en) * 2003-07-09 2005-01-13 Fujitsu Limited Semiconductor device manufacture method and etching system
CN101599433A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体刻蚀方法及刻蚀***
CN101727014A (zh) * 2008-10-28 2010-06-09 中芯国际集成电路制造(北京)有限公司 控制特征尺寸的光刻方法及光刻***
CN102237298A (zh) * 2010-04-27 2011-11-09 中芯国际集成电路制造(上海)有限公司 提高通孔刻蚀稳定性的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376644A (zh) * 2018-03-05 2018-08-07 成都海威华芯科技有限公司 一种半导体晶圆孔洞制作方法
CN108376644B (zh) * 2018-03-05 2020-06-02 成都海威华芯科技有限公司 一种半导体晶圆孔洞制作方法
CN112949236A (zh) * 2019-12-10 2021-06-11 中芯国际集成电路制造(上海)有限公司 刻蚀偏差的计算方法以及计算***
CN112949236B (zh) * 2019-12-10 2024-04-16 中芯国际集成电路制造(上海)有限公司 刻蚀偏差的计算方法以及计算***
CN112496556A (zh) * 2020-12-01 2021-03-16 强一半导体（苏州）有限公司 一种mems探针激光刻蚀电机与四维台驱动方法

Also Published As

Publication number Publication date
CN103681393B (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN101937904B (zh) 半导体器件及其制造方法
US11392044B2 (en) Method of determining a position of a feature
US7865866B2 (en) Method of inspecting mask using aerial image inspection apparatus
KR20180104690A (ko) 패터닝 프로세스 제어 방법, 리소그래피 장치, 계측 장치 리소그래피 셀 및 연관된 컴퓨터 프로그램
TW201928528A (zh) 電壓對比度量衡標記
CN114207527B (zh) 用于控制半导体制造过程的方法
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
CN103681393B (zh) 刻蚀方法
KR20090054403A (ko) 얼라인먼트 방법, 노광 방법, 패턴 형성 방법, 및 노광 장치
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
TWI833388B (zh) 判定效能參數分布及/或相關聯分位數函數之方法以及相關聯電腦程式
TWI669516B (zh) 用於控制製造設備之方法及其相關設備
WO2019162203A1 (en) Method for determining a corrected dimensional parameter value relating to a feature formed by a lithographic process and associated apparatuses
KR100872984B1 (ko) 반도체 소자의 미세 패턴 임계치수 측정방법 및 측정용 sem
TWI811952B (zh) 度量衡方法及設備
EP4231096A1 (en) Methods of metrology
EP4030236A1 (en) A method of monitoring a lithographic process and associated apparatuses
JP5034410B2 (ja) 現像ローディング測定方法および現像ローディング測定基板
KR20110001140A (ko) 광 근접효과 보정 방법
Bian et al. Pattern Roughness Analyses in Advanced Lithography: Power Spectral Density and Autocorrelation
KR20230127786A (ko) 반도체 소자 제조 방법
KR100342386B1 (ko) 홀 선폭과 샷 스케일 동시 측정 패턴
KR20100134441A (ko) 패턴 임계 치수 보정 방법
JP2014229644A (ja) 露光方法、露光装置、それらを用いたデバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant