JPH0289278A - 画像用メモリ - Google Patents
画像用メモリInfo
- Publication number
- JPH0289278A JPH0289278A JP63241440A JP24144088A JPH0289278A JP H0289278 A JPH0289278 A JP H0289278A JP 63241440 A JP63241440 A JP 63241440A JP 24144088 A JP24144088 A JP 24144088A JP H0289278 A JPH0289278 A JP H0289278A
- Authority
- JP
- Japan
- Prior art keywords
- memory cells
- column address
- written
- column
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像用メモリに関し、特に画面の高速クリアの
ためのフラッシュライト機能を有する画像用メモリに関
する。
ためのフラッシュライト機能を有する画像用メモリに関
する。
第４図は従来の一例を示すブロック図、第５図は第４図
のタイミング図である。
のタイミング図である。
画像メモリに対する書き込み動作には、（ｉ）ロウアド
レス１０とカラムアドレス１３で選択されるメモリセル
１４に対してデータを書き込む通常のライト動作。
レス１０とカラムアドレス１３で選択されるメモリセル
１４に対してデータを書き込む通常のライト動作。
（ｉｉ）ロウアドレス１０″Ｃ選択されるすべてのメモ
リセル１２に対して同一データを書き込むフラッシュラ
イト動作 （ｉｉｉ）ロウアドレス１０および下位２ビツトをのぞ
くカラムアドレス１５で選択されるカラム方向に４ビッ
ト幅のメモリセル１６に対して同一データを書き込むブ
ロックライト動作がある。
リセル１２に対して同一データを書き込むフラッシュラ
イト動作 （ｉｉｉ）ロウアドレス１０および下位２ビツトをのぞ
くカラムアドレス１５で選択されるカラム方向に４ビッ
ト幅のメモリセル１６に対して同一データを書き込むブ
ロックライト動作がある。
上述した従来の画像メモリは１ロウアドレスで選択され
るメモリセル全部に対し同一データを書き込み、また、
ブロックライト機能は、カラム方向に４ビット幅で書き
込むので、１０つ、アドレスで選択されるメモリセルの
うち、ある広範囲内のカラムアドレスで選択されるメモ
リセルに対して同一データを書き込みたい場合、フラッ
シュライト機能は使えないし、ブロックライト機能は時
間がかかるという欠点がある。
るメモリセル全部に対し同一データを書き込み、また、
ブロックライト機能は、カラム方向に４ビット幅で書き
込むので、１０つ、アドレスで選択されるメモリセルの
うち、ある広範囲内のカラムアドレスで選択されるメモ
リセルに対して同一データを書き込みたい場合、フラッ
シュライト機能は使えないし、ブロックライト機能は時
間がかかるという欠点がある。
本発明の画像用メモリは、１ロウアドレスで選択される
すべてのメモリセル（１ロウアドレスおよび全カラムア
ドレスにより選択されるメモリセル）に対して、同一デ
ータを１サイクルで書き込むフラッシュライト機能を有
する画像用メモリにおいて、フラッシュライト時に同一
データの書き込みを実行するメモリセルを、１ロウアド
レスで選択されるメモリセルのうちある指定した範囲内
のカラムアドレスで選択されるメモリセルに限定できる
カラムアドレス用レジスタとカラムアドレス選択回路と
を含んで構成される。
すべてのメモリセル（１ロウアドレスおよび全カラムア
ドレスにより選択されるメモリセル）に対して、同一デ
ータを１サイクルで書き込むフラッシュライト機能を有
する画像用メモリにおいて、フラッシュライト時に同一
データの書き込みを実行するメモリセルを、１ロウアド
レスで選択されるメモリセルのうちある指定した範囲内
のカラムアドレスで選択されるメモリセルに限定できる
カラムアドレス用レジスタとカラムアドレス選択回路と
を含んで構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
１ロウアドレスで選択されるメモリセルのうち、指定し
た範囲内のカラムアドレスで選択されるメモリセル６に
対し、１サイクルで同一データ１１を書き込む（これを
フラッシュライトと呼ぶ）手順について説明する。
た範囲内のカラムアドレスで選択されるメモリセル６に
対し、１サイクルで同一データ１１を書き込む（これを
フラッシュライトと呼ぶ）手順について説明する。
まず、第２図に示すカラーレジスタセットサイクルによ
り、カラーレジスタフにフラッシュライト時に書き込む
データ１１を設定すると同時に、フラッシュライトする
メモリセルのカラムアドレスの範囲を、「１丁の立下り
時にとりこむアドレス８を始点、ＣＡＳの立下り時にと
り込むアドレス９を終点とすることにより指定し、それ
をカラムアドレス用レジスタ１に入れる。
り、カラーレジスタフにフラッシュライト時に書き込む
データ１１を設定すると同時に、フラッシュライトする
メモリセルのカラムアドレスの範囲を、「１丁の立下り
時にとりこむアドレス８を始点、ＣＡＳの立下り時にと
り込むアドレス９を終点とすることにより指定し、それ
をカラムアドレス用レジスタ１に入れる。
次に第３図に示すフラッシュライトサイクルにより、「
Ｔｙの立下り時にとりこむロウアドレス１０により選択
されるメモリセルのうち、前のカラーレジスタセットサ
イクルにより設定した範囲内のカラムアドレスにより選
択されるメモリセル６をカラムアドレス選択回路２によ
り選択し、そこへカラーレジスタフに設定しておいたデ
ータ１１を書き込むことができる。
Ｔｙの立下り時にとりこむロウアドレス１０により選択
されるメモリセルのうち、前のカラーレジスタセットサ
イクルにより設定した範囲内のカラムアドレスにより選
択されるメモリセル６をカラムアドレス選択回路２によ
り選択し、そこへカラーレジスタフに設定しておいたデ
ータ１１を書き込むことができる。
以上説明したように本発明は、フラッシュライト機能に
より１サイクルで、１ロウアドレスで選択されるメモリ
セルのうち、指定した範囲内のカラムアドレスにより選
択されるメモリセルに対し同一データの書き込みができ
るので、ある範囲内のメモリセルに対して同一データの
書き込みを必要とする作業が高速で実行できる効果があ
る。
より１サイクルで、１ロウアドレスで選択されるメモリ
セルのうち、指定した範囲内のカラムアドレスにより選
択されるメモリセルに対し同一データの書き込みができ
るので、ある範囲内のメモリセルに対して同一データの
書き込みを必要とする作業が高速で実行できる効果があ
る。
第１図は本発明の一実施例のブロック図、第２図は第１
図のカラーレジスタセットサイクルのタイミング図、第
３図は第１図のフラッシュライトサイクルのタイミング
図、第４図は従来の一例を示すブロック図、第５図は第
４図のカラーレジスタセットサイクルのタイミング図で
ある。 １・・・カラムアドレス用レジスタ、２・・・カラムア
ドレス選択回路、３・・・カラムデコーダ、４・・・ロ
ウデコーダ、５・・・メモリセル、６・・・フラッシュ
ライト実行時に書き込まれるメモリセル、７・・・カラ
ーレジスタ、８・・・始点カラムアドレス、９・・・終
点カラムアドレス、１０・・・ロウアドレス、１１・・
・フラッシュライトデータ、１２・・・フラッシュライ
ト実行時に書き込まれるメモリセル、１３・・・カラム
アドレス、１４・・・通常のライトサイクルで書き込ま
れるメモリセル、１５・・・下位２ビツトをのぞくカラ
ムアドレス、１６・・・ブロックライト実行時に書き込
まれるメモリセル９
図のカラーレジスタセットサイクルのタイミング図、第
３図は第１図のフラッシュライトサイクルのタイミング
図、第４図は従来の一例を示すブロック図、第５図は第
４図のカラーレジスタセットサイクルのタイミング図で
ある。 １・・・カラムアドレス用レジスタ、２・・・カラムア
ドレス選択回路、３・・・カラムデコーダ、４・・・ロ
ウデコーダ、５・・・メモリセル、６・・・フラッシュ
ライト実行時に書き込まれるメモリセル、７・・・カラ
ーレジスタ、８・・・始点カラムアドレス、９・・・終
点カラムアドレス、１０・・・ロウアドレス、１１・・
・フラッシュライトデータ、１２・・・フラッシュライ
ト実行時に書き込まれるメモリセル、１３・・・カラム
アドレス、１４・・・通常のライトサイクルで書き込ま
れるメモリセル、１５・・・下位２ビツトをのぞくカラ
ムアドレス、１６・・・ブロックライト実行時に書き込
まれるメモリセル９
Claims (1)
- １ロウアドレスで選択されるすべてのメモリセル（１ロ
ウアドレスおよび全カラムアドレスにより選択されるメ
モリセル）に対して、同一データを１サイクルで書き込
むフラッシュライト機能を有する画像用メモリにおいて
、フラッシュライト時に同一データの書き込みを実行す
るメモリセルを、１ロウアドレスで選択されるメモリセ
ルのうちある指定した範囲内のカラムアドレスで選択さ
れるメモリセルに限定できるカラムアドレス用レジスタ
とカラムアドレス選択回路とを含むことを特徴とする画
像用メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241440A JPH0289278A (ja) | 1988-09-26 | 1988-09-26 | 画像用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241440A JPH0289278A (ja) | 1988-09-26 | 1988-09-26 | 画像用メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0289278A true JPH0289278A (ja) | 1990-03-29 |
Family
ID=17074339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241440A Pending JPH0289278A (ja) | 1988-09-26 | 1988-09-26 | 画像用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0289278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04205995A (ja) * | 1990-11-30 | 1992-07-28 | Toshiba Corp | 半導体メモリ装置 |
-
1988
- 1988-09-26 JP JP63241440A patent/JPH0289278A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04205995A (ja) * | 1990-11-30 | 1992-07-28 | Toshiba Corp | 半導体メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63146298A (ja) | 可変語長シフトレジスタ | |
| KR950007447B1 (ko) | 반도체 기억장치 | |
| JPH0289278A (ja) | 画像用メモリ | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JP3776295B2 (ja) | シリアルアクセスメモリおよびデータライト／リード方法 | |
| JPH0711915B2 (ja) | 半導体記憶装置 | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JPS6243888A (ja) | デユアルポ−トメモリ | |
| JPH04341994A (ja) | シリアルマスク付きビデオメモリ装置 | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| JPH06102856A (ja) | ビデオ表示用メモリ回路 | |
| JP2915707B2 (ja) | ダイナミックｒａｍ | |
| JPH0737378A (ja) | メモリ素子 | |
| JP2659276B2 (ja) | 半導体記憶装置 | |
| JPS62160550A (ja) | メモリ書込み方式 | |
| JPS61269288A (ja) | 記憶素子モジユ−ル | |
| JPS63142589A (ja) | 半導体メモリ | |
| JPH04271091A (ja) | 半導体メモリ装置 | |
| JP2000276880A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH06103780A (ja) | 論理和演算回路 | |
| JPH02287732A (ja) | レジスタアドレス生成装置 | |
| JPH0469737A (ja) | マイクロアドレス回路 | |
| JPH1049512A (ja) | マイクロコンピュータ | |
| JPH0232431A (ja) | 情報処理装置 | |
| JPH01226082A (ja) | Ｖ−ｒａｍアクセス制御回路 |