JPH027413A - コンタクトホール形成法 - Google Patents

コンタクトホール形成法

Info

Publication number
JPH027413A
JPH027413A JP15764088A JP15764088A JPH027413A JP H027413 A JPH027413 A JP H027413A JP 15764088 A JP15764088 A JP 15764088A JP 15764088 A JP15764088 A JP 15764088A JP H027413 A JPH027413 A JP H027413A
Authority
JP
Japan
Prior art keywords
resist
contact hole
diameter
etching
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15764088A
Other languages
English (en)
Inventor
Yoshiaki Mimura
三村 義昭
Takashi Morimoto
孝 森本
Etsuo Sonoda
園田 悦生
Yasushi Ishii
康 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Advanced Technology Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Technology Transfer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Technology Transfer Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15764088A priority Critical patent/JPH027413A/ja
Publication of JPH027413A publication Critical patent/JPH027413A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体や電子デバイス基板上にリングラフィ技
術を用いて微小なコンタクトホールを形成する際に、ホ
ール径及びホールの断面プロファイルを高精度かつ安定
して制御する方法に関するものである。
〔従来の技術〕
高性能で大規模なLSIを製造するには、サブミクロン
オーダの微小なコンタクトホールノ量ターンを再現性よ
く形成する技術が必要であるが、現在上として使用され
ている光露光技術では、はぼ微細化限界に達しつつある
。第4図は、これを説明するための図で62て、露光装
置にレンズの開口数0.42の115倍g線(波長43
6nm)ウエーハステッパヲ使用し、ホトレジスト膜に
塗布膜厚約1.5μmの汎用の高解像度タイプレジスト
を使用して、5IO2層間絶縁膜上に微小なコンタクト
ホールを形成した場合のホール径とステラa4のフォー
カスマージンの関係を両対数グラフで示したものである
。ここでのフォーカスマージンとは、ホール径が設計値
に対して、±0.1μmの精度で形成できるフォーカス
範囲を意味している。この図に示すようにコンタクトホ
ール径が1μmから0.8μmKなるとフォーカスマー
ジンが±1.5μmから±1μmへと大幅に低下し、0
.7μm径以下のコンタクトホールでは、ここに示した
従来の汎用技術で安定して形成するのは極めて困難にな
る。
また、通常使用している半導体基板の平面度を考慮すれ
ば、0.8μm径程度であっても基板全面にわたりて均
一かつ再現性よく形成することはかなシ困難であるとい
わざるを得ない。
これを解決する方法として、従来主として穏々の多層レ
ジストプロセスが開発されているが、この方法は従来の
単層レジストプロセスに比ベニ程が複雑で、工程数が多
い上、パターンの欠陥レベルが多いなどの欠点が指摘さ
れておj5.VLSIの量産技術として使用するには解
決すべき技術的問題が多い。
他方、コンタクトホールの微小化に伴って、もう一つの
大きな技術的問題点が生じてきている。
コンタクトホールの役割は下層に位置する半導体基板、
ポリシリコン層又は金属配線層と、これらと電気的に絶
縁するために設けられる眉間絶縁膜を介して、上層に位
置するプリシリコン層あるいは金属配線層とを電気的に
接続するためのものである。コンタクトホールが加工さ
れるLSIの眉間絶縁膜の厚さは、十分な電気絶縁性を
保証するため、最小でも0.5μm、典型的な例では1
μm程度の厚さが必要である。したがって、絶縁膜に加
工される0、8μm径のコンタクトホールを想定した場
合、そのアスペクト比(絶縁膜の厚さ/コンタクトホー
ル径)は1以上となシ、コンタクトホールを介しての電
気的接続を良好に保持するには、絶縁膜に加工するコン
タクトホール形状に工夫を要する。すなわち、コンタク
トホールを介して上層配線層を下層と十分な電気的接触
を得るためには、コンタクトホールの上部開孔部を拡げ
た。いわゆるテーパ状プロファイルに加工する方法が採
られている。このような形状を実現する手段として、第
5図に示す如く、プラズマエツチングによる加工法があ
る。図中、1は基板、2は眉間絶縁膜、3はレジスト膜
である。この方法は原理的に等方性エツチングであるた
め、エツチングマスクであるレジスト膜3の裏側の一部
もエツチングされる(いわゆるアンダーカッティング)
。したがって得られる断面形状は、上部が拡ったすシば
ち状になるが、等方性エツチングという原理的制約から
、アスペクト比が1以上のサラミクロンコンタクトホー
ルを精度よく加工するということは困難である。
次によく知られている方法に、RIE(リアクティブイ
オンエツチング)によるテーパエツチング加工法がある
。この原理は第6図に示すように。
絶縁膜のエツチング時に、エツチングマスクを同時に工
、チングするととに、よって、エツチングマスクのエツ
ジ部をエツチング量に応じて後退させることによって、
チーΔ状のプロファイルを有するコンタクトホールを得
るものでちる。この方法でのテーパエツチング形状はエ
ツチングマスクとして用いるレゾスト膜と被エツチング
材の絶縁膜の工、チング速度の比、並びにレジストパタ
ーンのプロファイル、とくKその傾斜角に依存する。
従って、十分良好なチーバエ、チング形状を再現性よく
得るためには、レジスト/母ターンの傾斜角を45°〜
70°程度の範囲内で精密に制御することが必須となる
。ところが1μm径以下の微小なコンタクトホールのレ
ジストノ々ターンプロファイルを、幾何学的な寸法を維
持したまま上述した傾斜角に精密に制御する技術を実現
することが困難であるという欠点がある。
さらにまた、コンタクトホールの幾何学的形状を制御す
る代シに、第7図に示す如く、コンタクトホール内に金
属を埋め込むことにょシ、埋め込み層4を設ける技術が
開発されている。これを実現する方法として、タングス
テンの選択cvD技術が研究されている。これは、コン
タクトホール内のみにタングステンを選択的に堆積させ
ようとするものであるが、タングステン堆積の選択性の
安定化、再現性、スループット等に難点があるため、現
在までのところ研究段階に留っており、実用に供される
までに至っていない。
〔発明が解決しようとする課題〕
本発明は従来のコンタクトホール形成技術の2つの大き
な欠点を1つの簡単な処理によって同時に解決するコン
タクトホール形成法を提供することにおる。すなわち、
(1)従来露光装置と単層レジストプロセスで形成が困
難な微小なコンタクトホールを簡単かつ安定して実現す
ると同時に、(2) RIEによるチーΔエツチング加
工技術に必要なレジストノ昔ターングロファイルの精密
制御方法を、レジス)J[の光硬化反応と熱変形性を利
用して実現することにある。
〔課題を解決するだめの手段と作用〕
現在使用されているポジ製ホトレジスト材料はクレゾー
ルノ?ラック樹脂とO−す7トキノンゾアジド感光剤か
ら構成されている。このレジスト材料を加熱すると、1
20℃前後で軟化し、140℃以上でノボラック樹脂と
感光剤、あるいはツメう、り樹脂同志が熱架橋反応を生
じ、いわゆる熱硬化することが知られている。ただし、
これらの温度はレジストの品種によって若干前後する0
例えばレジストの軟化点温度はジグレイ(5hlpla
y)社のMPS 1400で約120℃、東京応化社製
TSMR−8800で約100℃、同じ(TSMR−8
900で約140℃である。またこれらのレジスト材料
に波長365 nm以短の紫外線を照射すると、熱架橋
と同様に紫外線硬化反応を起こして、耐熱性並びに耐ド
ライエツチング性が著しく向上することが知られている
本発明は、当該レジスト材料の上記物性変化を利用して
、コンタクトホール径の精萱制御とレジストグロファイ
ル傾斜角の精密制御を行うもので、具体的方法はつぎの
とおシである。すなわち、上記レジスト材料を軟化点以
上に加熱すると、レジストパターンに急激な塑性変形を
生じるが、この状態で、そのレジストパターン形状を精
密に制御することは極めて困難である。ところが、レジ
ストパターンを軟化点以上に加熱する前に、その表層に
約0.2μmの厚さに、あらかじめ紫外線照射によって
光硬化被膜を形成しておくこと罠よって、その後の高温
加熱による塑性変形を徐々に生じせしめ、かつ、その形
状の制御を高い再現性で精度よく実現できることを見い
出した0本発明はこの原理を利用してコンタクトホール
径の制御とプロファイルの制御を行なおうとするもので
ある。
〔実施例〕
以下に具体的実施例にもとすいて説明する。
〔実施例1〕 第1図は本発明の第1の実施例を説明するためのコンタ
クトホールレジスト/ぐターン断面図であって、1は基
板、3はホトレジスト膜、5はレジスト表面硬化層、3
0はレジスト現像処理直後のコンタクトホールレジスト
パターン断面プロファイル、31及び32は本発明の処
理を実施したのちのコンタクトホールレジストパターン
断WJ f 。
ファイルである。
次に本発明の実施例とその効果について、処理工程に従
って順次説明する。まず、U合金膜を付着せしめた半導
体基板上にさらに厚さ約1μmの5in2膜で被覆せし
めたものを基板として使用する。
当該基板上に市販デジ型ホトレノストマイクロポジット
51400−8D3 (シブレイ社製、略称MPS14
00−8D3)を厚さ1.25,1.65.及び1.8
5μmの3水準になるよう回転塗布する。次に開ロ数N
A0.45,115倍g線縮小投影露光装置を使用し、
上記レジスト膜に孔径D・が0.8μm又は1μm(第
1図参照)なるコンタクトホールを形成する。これには
、レジスト膜厚に応じてあらかじめ求められた最適露光
条件にて露光したのち、レジスト現像液MF−319(
ジグレイ社製商品名)Kよって約90秒間現像すること
Kよりて得る。これによりてレジスト断面グロファイル
30が得られ、この時の断面の傾斜角はレジスト膜厚水
準にかかわらず約80°であることが、断面S双観察か
ら確認されている。
続いて、基板昇温/降温調節機構を備えた紫外線照射装
置にて、当該基板を加熱しながら、紫外線照射処理を行
なう、この場合、光源には2灯から成る定格入力4kW
の高圧水銀灯を使用し、入力電圧の調整とフィルタによ
って出力を調整することが可能である。レジスト膜の紫
外線硬化に最も効果的に作用する波長220〜320 
nmの波長帯の紫外光の強度は最大約650 mW/d
である。
また、基板の加熱には真空吸着式のホットプレートによ
シ0.1〜2℃/秒の範囲内で、最高250℃の温度ま
で任意の条件で昇温/降温か可能である。
上記紫外線レジスト硬化装置を使用し、基板温度の初期
値を110℃に設定し、1℃/Sの昇温レートで基板温
度を上げながら、コンタクトホールレゾストノやターン
を有する試料表面に約300mW/j (220〜32
0 nmの波長帯において)の強度の紫外線を5秒間照
射した。この試料を酢酸イソアミル液中に約60秒間浸
漬してレジストの非硬化層を溶解したのち、断面81M
写真から、この溶剤に溶けないレジスト表面の硬化層5
の厚さを測定したところ、レジスト塗布膜厚にかかわら
ず約0.2μmであることが確認できた。
次に、基板初期設定温度を110DK、レジスト表層硬
化処理のための紫外線強度を300mW/al、同処理
時間を5秒それぞれ一定とした。
その後、約600 mW/cl!の強度の紫外線を照射
しながら基板を一定の昇温速度で180℃まで加熱して
、コンタクトホールレジストパターンをわずかに熱変形
させるのに引き続き、レジスト膜の中心部まで紫外線硬
化させて、耐熱性と耐ドライエツチ性を大幅に向上させ
る。ここで、レジスト塗布膜厚をパラメータとし、基板
昇温速度を変えて、コンタクトホールレジストパターン
の孔径りと断面の傾斜角θの変化する様子を断面81M
写真から評価した。第1図のコンタクトホールレジスト
パターンの断面模式図に示すように、孔径りは基板昇温
レートΔT、又は強照射(600mwl/+り開始基板
温度T、を1.2℃/l又は116℃とした場合、レジ
スト膜厚1.65μmで、露光・勇像後の孔径D0が1
.0μm及び0.8μmであったものが、処理後には孔
径り、が0,9μm及び0.7μmに縮小した。また、
断面の傾斜角θo=80°であったものが、処理後には
、傾斜角0重はいずれも656に低下していることが確
認できた一統いて、ΔT、又はTIKをそれぞれ2.0
℃/1又は120℃の条件で処理したものでは、p、+
=1μm及び0.8μmの孔径はそれぞれり、〜0.8
2μm及びD!=0.62μmK縮小するとともに、傾
斜角θ、はθ。−80’から55°に低下していること
がわかった。
そこで、種々の処理条件に対する孔径の縮小寸法り、−
Dと傾斜角θの関係を調べたところ、これらはΔT8及
びTIKに対し、明確な依存性があることがわかった。
第2図には、レジス) (MPS1400−8D3)の
塗布膜厚をパラメータとし、基板加熱開始温度を110
℃、レジスト表層の硬化処理時間を5秒間シ定とした場
合の、強照射開始基板温度T、又は基板昇温レートΔT
、とコンタクトホール径の縮小寸法り、−Dとの関係を
示す、また、第3 図1cハ、同様にコンタクトホール
のレジストプロファイルの傾斜角θとの関係、並びに、
後述する条件にて眉間絶縁膜をチーz4エツチング加工
して得られたチーΔ工、チングの幅W、の関係を示す@
第2図並びに第3図から明らかなように、コンタクトホ
ール径の縮小寸法とそのレジストプロファイルの傾斜角
は、レジスト塗布膜厚と強照射開始基板温度Tm (又
は基板昇温レートΔT、 )に直接依存して決定される
。例えば、レジスト塗布膜厚を1.85 jlm とし
、T、を118℃(ΔT、=1.6℃/思)に設定すれ
ば、 D@ −D=0.2 fim  、 a=50°
が得られる。従って、本発明の方法を用いれば、通常の
光露光技術で直接形成が困難な孔径0.6μmのコンタ
クトホールであっても、あらかじめ0.8μm径oコン
タクトホールレジストパターンヲ形成したのち、上記処
理を施すことKより、容易に実現できる。また、通常の
光露光でも形成が可能な0.8μm径のコンタクトホー
ルパターンであっても、それよシ孔径の大きなコンタク
“トホールパターンを露光することによシ形成できるた
め、第4図に示したコンタクトホール径とフォーカスマ
ージンの関係からも明らかなように、本発明の使用によ
って広いマージンで安定してコンタクトホールパターン
を形成できる。
〔実施例2〕 実施例1で述べた方法によシ、孔径と傾斜角θを精密に
制御されたコンタクトホールレジスト/4ターンで被覆
されている5lo2層間絶縁膜(膜厚的1μmn)つき
半導体基板を、RIE(リアクティブイオンエツチング
)装置を用いて、孔開は加工を以下の条件で実施した。
(1)  ス?、プi−y ス流量: 029 S C
CM/cI(F′375 SCCM 、圧カニ 50 
mTorr 、 RFパワー:1kWの条件にて、5I
O2膜を約0.65μmの深さまで加工する。この工、
チング条件におけるS tO2とレジスト膜とのエツチ
ング選択比は約4.3である。
(2)ステップ2−、ff 、X流量 : 0250 
SCCM/C:HF。
50 SCCM 、圧カニ 50 mTorr 、 R
Fパワーニア5゜Wの条件にて5102膜を約0.35
μmの厚さ分まで加工する。このステ、プでのレジスト
の膜ベシは約0.95μmである(エツチング選択比:
0.37)。
(3)  ステy f 3−g x流量: 0215 
SCCM/CEP。
75 SCCM 、圧カニ 50 mTorr 、 R
F/4ヮー: 500Wの条件にて5tO2膜を約0.
25μmの厚さ分まで加工する。この条件での工、チン
グ選択比は約2.1である。
ステップ(1)〜(3)を連続して実施することにょシ
、、第3図の断面図に示すチーバエ、チングコンタクト
ホールが得られる。この場合、テーパエツチング部分の
幅wTはRIB加工前のレジス) ノ4ターンの傾斜角
θと密接に関連する。すなわち、θ夕80°でWT =
 0.17μm、θ〜70°でWT =0.4μm。
θり65°でWy = 0.5 A m 、θ〜60°
でWy = 0.6 tsmが得られる。これらの関係
は、レジス) i4ターンエ、ジの後退量で決まるテー
ノ臂工、チング幅W−rがレジスト膜のエツチング量d
とレジストパターンの傾斜角θの正接との比、すなわち
Wt=d/luθなる関係式によく一致している。従っ
て、WTの幅はθの他、エツチングマスクとして用いる
レジスト膜のエツチング量、換言すればレジスト膜のエ
ツチング速度と絶縁膜のエツチング速度の比(選択比)
を変えることKよりても調節できるのは言うまでもない
0本実施例では、ステラf2において上記選択比を0.
37に調節してチーバエ。
チングを実施しているが、02/CHF3工、チングガ
スの02成分比を増やして上記選択比を低下させればw
Tをさらに大きくすることが可能であるが、レジストの
膜ベシが増大するので得策とは言えない。
〔実施例3〕 厚さ0.65μm Oyfロンリンガラス層間絶縁膜で
被覆された半導体基板上に膜厚1.65μmのMPS1
400レジストを塗布したのち、孔径0.8μmのコン
タクトホールレジスト−9ターンを形成したのち、実施
例IK述べた方法によ’)、Tyx””120°(ΔT
、=2℃/8)の条件で処理を行なった。
処理後の孔径は0.62μmK縮小していることがわか
った。この試料を実施例2に述べたステ、プ1の条件に
てエツチング加工を行なった結果、基板界面でのコンタ
クトホール径0.62μm、絶縁膜表面での孔径0.8
5μm(コンタクトホール側壁の傾斜角〜80°)が得
られた0本実施例に示すように被工、チング材とレジス
トマスク材の選択比の高いRIE条件で加工することに
よシ側壁が垂直に近い形状で、光露光で形成が困難な微
小な寸法のコンタクトホールを簡単かつ安定して形成す
ることができる。また1本発明は所定の寸法のコンタク
トホールを得るための孔径の精密調節法としても利j用
できることは言うまでもない、また、本実施例ではホト
レジストにMPS1400又はMPS1400−8D3
を使用したが、他の同種のポジ型ホトレジストを用いて
も同様の効果が得られる。
ただし、前述したようにレジストの種類によりて軟化点
が異なるので、それに合せて基板昇温開始温度と昇温速
度を変える必要がある。
〔発明の効果〕
以上説明したように、本発明の方法を使用することによ
シ、単層のホトレジスト膜を使用し、通常の紫外線露光
では形成が困難な微小なコンタクトホールを簡単かつ安
定して製作できる。また、RIE加工技術によるチーバ
エ、チング加工法に最適なコンタクトホールレジストノ
fターンプロファイルを制御性よく形成することができ
る。これによって、大規模LSIの製造に必要な微小な
孔径と任意のテーパエツチング形状を工程の簡単な単層
レジストプロセスで制御性よく形成できることから、よ
シ大規模で、よシ微細な寸法を有する半導体集積回路並
びに電子デバイスを安価でかつ歩留シよく製造できる利
点がある。
【図面の簡単な説明】
第1図は本発明の詳細な説明するためのコンタクトホー
ルレジストパターンの一例を示す断面図、第2図は本発
明によるコンタクトホール径制御条件とコンタクトホー
ル径の縮小寸法の関係の一例を示す特性図、第3図は本
発明によるコンタクトホール径制御条件とコンタクトホ
ールレジストパターンの傾斜角並びにチーバエ、チング
によって得られるテーパ部の幅の関係の一例を示す特性
図、第4図は光露光技術で微小なコンタクトホールを形
成する場合の孔径とフォーカスマージンの関係を示す特
性図、第5図〜第7図は従来のコンタクトホール加工方
法の代表例を説明するための断面図であって、第5図は
プラズマエツチング加工法、第6図はりアクティブイオ
ンエツチングによるチーバエ、チング加工法、第7図は
コンタクトホール埋め込み法である。 1・・・基板、2・・・層間絶縁膜、3・・・レジスト
膜、4・・・埋め込み層、5・・・レジスト表面硬化層
、30・・・レジスト現像処理直後のコンタクトホール
レジストパターン断面フロファイル、31.32・・・
本発明の処理を実施した後のコンタクトホールレジスト
パターン断面フロファイル。

Claims (1)

    【特許請求の範囲】
  1. 半導体や電子デバイス基板上にノボラック樹脂とo−ナ
    フトキノンジアジド感光剤から成るポジ型ホトレジスト
    を使用してコンタクトホールを形成する工程において、
    上記レジスト膜にリングラフィ技術によりてコンタクト
    ホールパターンを形成したのち、当該基板に紫外線を照
    射して、レジスト膜表面に薄い硬化層を形成したのち、
    当該基板をレジストの軟化点以上に加熱して、レジスト
    パターンを徐々に塑性変形させることにより、コンタク
    トホールの孔径、並びにこの後の工程で実施される絶縁
    膜のドライエッチング加工によって得るコンタクトホー
    ルの断面形状のいずれか単独又は双方を同時に制御する
    ことを特徴とするコンタクトホール形成法。
JP15764088A 1988-06-25 1988-06-25 コンタクトホール形成法 Pending JPH027413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15764088A JPH027413A (ja) 1988-06-25 1988-06-25 コンタクトホール形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15764088A JPH027413A (ja) 1988-06-25 1988-06-25 コンタクトホール形成法

Publications (1)

Publication Number Publication Date
JPH027413A true JPH027413A (ja) 1990-01-11

Family

ID=15654143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15764088A Pending JPH027413A (ja) 1988-06-25 1988-06-25 コンタクトホール形成法

Country Status (1)

Country Link
JP (1) JPH027413A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669119A (ja) * 1992-06-18 1994-03-11 Internatl Business Mach Corp <Ibm> 感光性ポリイミド・パターンの線幅保持方法
JPH09120954A (ja) * 1995-10-25 1997-05-06 Nec Corp 半導体装置の製造方法
US6589718B2 (en) 2000-01-14 2003-07-08 Nec Electronics Corporation Method of making resist pattern
JP2012059956A (ja) * 2010-09-09 2012-03-22 Tokyo Electron Ltd レジストパターン形成方法及びその装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162746A (en) * 1980-05-20 1981-12-14 Fujitsu Ltd Developer for positive type photoresist
JPS6151825A (ja) * 1984-08-21 1986-03-14 Sony Corp レジストパタ−ンの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162746A (en) * 1980-05-20 1981-12-14 Fujitsu Ltd Developer for positive type photoresist
JPS6151825A (ja) * 1984-08-21 1986-03-14 Sony Corp レジストパタ−ンの形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669119A (ja) * 1992-06-18 1994-03-11 Internatl Business Mach Corp <Ibm> 感光性ポリイミド・パターンの線幅保持方法
JPH09120954A (ja) * 1995-10-25 1997-05-06 Nec Corp 半導体装置の製造方法
US6589718B2 (en) 2000-01-14 2003-07-08 Nec Electronics Corporation Method of making resist pattern
JP2012059956A (ja) * 2010-09-09 2012-03-22 Tokyo Electron Ltd レジストパターン形成方法及びその装置

Similar Documents

Publication Publication Date Title
US5925578A (en) Method for forming fine patterns of a semiconductor device
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JPH0210362A (ja) 微細パターン形成方法
JPH027413A (ja) コンタクトホール形成法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
CN108962726A (zh) 半导体器件的形成方法
JPH0513384A (ja) 微細パターンの形成方法
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH04348030A (ja) 傾斜エッチング法
JPH09134862A (ja) レジストパターンの形成方法
KR100811410B1 (ko) 레지스트 플로우 공정 및 코팅막 형성 공정을 포함하는반도체 소자의 제조 방법
JP2004051388A (ja) 光学素子の表面加工方法
KR960012630B1 (ko) 반도체소자의 미세패턴 형성방법
KR100451508B1 (ko) 반도체 소자의 콘택홀 형성방법
JPS60161621A (ja) 半導体装置の製造方法
JPS63115337A (ja) フオトレジストの処理方法
JPS6236827A (ja) 選択エツチング方法
KR100272517B1 (ko) 반도체 소자의 마스크 제조 방법
JPH0637071A (ja) 半導体装置のコンタクトホール径の調整方法
JP2932462B1 (ja) 半導体製造の表面パターニング方法
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR100192932B1 (ko) 반도체소자의 형성방법
KR100223755B1 (ko) 반도체 장치의 미세 패턴 형성 방법
JPS60110124A (ja) 微細パタ−ン加工方法
JPS6236828A (ja) 選択エツチング方法