JPH0267972A - 回路基板検査方法 - Google Patents
回路基板検査方法Info
- Publication number
- JPH0267972A JPH0267972A JP63219841A JP21984188A JPH0267972A JP H0267972 A JPH0267972 A JP H0267972A JP 63219841 A JP63219841 A JP 63219841A JP 21984188 A JP21984188 A JP 21984188A JP H0267972 A JPH0267972 A JP H0267972A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- pin
- measurement
- relay
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000005259 measurement Methods 0.000 claims abstract description 51
- 238000007689 inspection Methods 0.000 claims description 27
- 238000012360 testing method Methods 0.000 claims description 10
- 238000002847 impedance measurement Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000001514 detection method Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に関するものである。
検査する回路基板検査方法に関するものである。
電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されるよう
になってきた。
トテスタと称される回路基板検査装置が利用されるよう
になってきた。
この種の装置は、一般に、測定用信号源として直流及び
交流の電流、電圧源を備え、測定項目によってそれらを
適宜使い分けるようにしているが。
交流の電流、電圧源を備え、測定項目によってそれらを
適宜使い分けるようにしているが。
信号源の種類が多いため装置が比較的複雑となり。
また、測定に時間がかかること、ユーザ側で検査プログ
ラム等の作成に要する負担が大きいこと、などの欠点を
有している。
ラム等の作成に要する負担が大きいこと、などの欠点を
有している。
本出願人はこれらの事情に鑑み、信号源に交流電圧を用
いて被検査基板のインピーダンスを測定し、あらかじめ
良品と確認されている基板から測定したデータと比較し
てその良否を判定するようにした高速で、かつ、ユーザ
側でのプログラム作成を必要としないインサーキットテ
スタの発明、考案をいくつか提案してきた。
いて被検査基板のインピーダンスを測定し、あらかじめ
良品と確認されている基板から測定したデータと比較し
てその良否を判定するようにした高速で、かつ、ユーザ
側でのプログラム作成を必要としないインサーキットテ
スタの発明、考案をいくつか提案してきた。
その1つである特願昭63−129724号明細書によ
る発明の大要を第4図にて手短かに説明すると、被検査
回路基板1には例えば回路パターン2aないし21に電
子部品3aないし314が装着されてなる測定対象パタ
ーングループAと他のパターングループBがあり、この
グループAの各パターンには装置本体4からピンP□〜
Piが接触している。
る発明の大要を第4図にて手短かに説明すると、被検査
回路基板1には例えば回路パターン2aないし21に電
子部品3aないし314が装着されてなる測定対象パタ
ーングループAと他のパターングループBがあり、この
グループAの各パターンには装置本体4からピンP□〜
Piが接触している。
これらのピンは例えばスキャナ5内のりレーs1〜Si
とリレーSi′〜Si′を介してそれぞれ信号源6と測
定部7へ接続され、各リレーのオン、オフは測定部7に
て駆動されるようになっている。
とリレーSi′〜Si′を介してそれぞれ信号源6と測
定部7へ接続され、各リレーのオン、オフは測定部7に
て駆動されるようになっている。
また、信号源6も測定部7により制御され、1測定につ
き所定周波数の交流電圧を1サイクル送出するようにな
っている。
き所定周波数の交流電圧を1サイクル送出するようにな
っている。
この装置においては、例えば1つのピンを測定部7へ接
続するとともに他の全ピンを信号源6へ接続してその間
のインピーダンスを測定するが、特に被検査基板が低イ
ンピーダンスの場合には特定の2つのピンを指定し、そ
れぞれ測定部7と信号源6に接続してその間のインピー
ダンスを測定するようになっている。ここでは前者を「
1ピン対他の全ピン間測定」、後者を「指定ピン間測定
」と略記することにする。
続するとともに他の全ピンを信号源6へ接続してその間
のインピーダンスを測定するが、特に被検査基板が低イ
ンピーダンスの場合には特定の2つのピンを指定し、そ
れぞれ測定部7と信号源6に接続してその間のインピー
ダンスを測定するようになっている。ここでは前者を「
1ピン対他の全ピン間測定」、後者を「指定ピン間測定
」と略記することにする。
基板検査を行うには、上記したようにまず良品と確認さ
れた複数の基板を用意し、図示しない例えば検査開始釦
を押すと、ピンP1から順にピンPiまで自動的に上記
1ピン対他の全ピン間測定を実行する。すなわち、測定
部7からスキャナ5へ例えば第5図のステップ1に示さ
れるような制御信号が発せられる。これにより、測定部
側のリレー81′はオン(1)で他のリレーS2′〜S
i’はオフ(0)にされ、信号源側の各リレーは、上記
の反転信号によりそれぞれSlはオフ(0)、821〜
Si′はオン(1)にされる、このリレーのオン、オフ
制御と同時的に信号源6から測定用交流電圧が1サイク
ル送出され、その正の半波と負の半波に対する基板のイ
ンピーダンスが測定される。以下、同様にしてピンP2
からPiまで測定を行うと、ピン番号と一致した番号の
検査ステップが並行して形成され、例えば測定部7の図
示しないメモリへ測定データとともに取り込まれるよう
になっている。
れた複数の基板を用意し、図示しない例えば検査開始釦
を押すと、ピンP1から順にピンPiまで自動的に上記
1ピン対他の全ピン間測定を実行する。すなわち、測定
部7からスキャナ5へ例えば第5図のステップ1に示さ
れるような制御信号が発せられる。これにより、測定部
側のリレー81′はオン(1)で他のリレーS2′〜S
i’はオフ(0)にされ、信号源側の各リレーは、上記
の反転信号によりそれぞれSlはオフ(0)、821〜
Si′はオン(1)にされる、このリレーのオン、オフ
制御と同時的に信号源6から測定用交流電圧が1サイク
ル送出され、その正の半波と負の半波に対する基板のイ
ンピーダンスが測定される。以下、同様にしてピンP2
からPiまで測定を行うと、ピン番号と一致した番号の
検査ステップが並行して形成され、例えば測定部7の図
示しないメモリへ測定データとともに取り込まれるよう
になっている。
他の良品基板についても同様に1番からi番まで自動的
に測定を行い、これら自動測定にて得た各良品基板のイ
ンピーダンスデータにより比較基準値とそれに対する許
容差の上限値及び下限値を求め、上記メモリに入れる。
に測定を行い、これら自動測定にて得た各良品基板のイ
ンピーダンスデータにより比較基準値とそれに対する許
容差の上限値及び下限値を求め、上記メモリに入れる。
しかるのち生産基板の検査に入り、その測定データを上
記基準値と比較して良否を判定するようになっている。
記基準値と比較して良否を判定するようになっている。
第6図には生産基板のインピーダンス測定データ(0印
)をメモリから読み出して表示部8によりプリントアウ
トした一例が示されているが、良品基板から求めた基準
値と許容差(O印)も同時にプリントアウトされており
、生産基板の良否が一見してわかるようになっている。
)をメモリから読み出して表示部8によりプリントアウ
トした一例が示されているが、良品基板から求めた基準
値と許容差(O印)も同時にプリントアウトされており
、生産基板の良否が一見してわかるようになっている。
上記1ピン対他の全ピン間測定は測定部7の図示しない
入力レンジを固定した状態で行うようになっているが1
例えば大容量のコンデンサとか小インダクタンスコイル
等の低インピーダンス素子が装着されている場合には、
固定レンジで測定したデータをはんだブリッジなどによ
るショートと区別することが困難となることがある。こ
のような場合には入力レンジを最低レンジに切り換えて
指定ピン間測定を行い、その値を確認するようにしてい
る。この装置の測定系には配線等により約5Ωのインピ
ーダンスがあるから、それを考慮して例えば最小比較値
K(45Ω)とおき、測定値〉Kならば非ショート、測
定値≦にならびショートと判断するようになっている。
入力レンジを固定した状態で行うようになっているが1
例えば大容量のコンデンサとか小インダクタンスコイル
等の低インピーダンス素子が装着されている場合には、
固定レンジで測定したデータをはんだブリッジなどによ
るショートと区別することが困難となることがある。こ
のような場合には入力レンジを最低レンジに切り換えて
指定ピン間測定を行い、その値を確認するようにしてい
る。この装置の測定系には配線等により約5Ωのインピ
ーダンスがあるから、それを考慮して例えば最小比較値
K(45Ω)とおき、測定値〉Kならば非ショート、測
定値≦にならびショートと判断するようになっている。
低インピーダンス検出のため2つのピンによる指定ピン
間測定を行った場合、ピンを測定部7に接続したリレー
と対をなす信号源側リレーを1ピン対他の全ピン間測定
ステップで信号源に接続すると測定に混乱を生じたりむ
だな測定を行うことになる。したがってそのピンの信号
源側リレーは他のステップではオフの状態に固定する必
要がある。そのため測定部7内の図示しないメモリにリ
レー制御テーブルを作成し、上記リレーに対しては例え
ば識別マークとしてrlJを与え、他の信号源側リレー
に対しては「0」を与えるようになっている。したがっ
て低インピーダンス測定が行われない場合には、信号源
側リレーに対応する制御テーブル上の各位置にすべて「
0」が与えられることになる。
間測定を行った場合、ピンを測定部7に接続したリレー
と対をなす信号源側リレーを1ピン対他の全ピン間測定
ステップで信号源に接続すると測定に混乱を生じたりむ
だな測定を行うことになる。したがってそのピンの信号
源側リレーは他のステップではオフの状態に固定する必
要がある。そのため測定部7内の図示しないメモリにリ
レー制御テーブルを作成し、上記リレーに対しては例え
ば識別マークとしてrlJを与え、他の信号源側リレー
に対しては「0」を与えるようになっている。したがっ
て低インピーダンス測定が行われない場合には、信号源
側リレーに対応する制御テーブル上の各位置にすべて「
0」が与えられることになる。
第7図には上記1ピン対他の全ピン間測定中、例えば途
中のステップで指定ピン間測定により低インピーダンス
検出が行われた場合の一例が示されている。同図は例え
ば総数64本の接触ピンにて1番ピンから64番ピンま
で順に1ピン対他の全ピン間測定を行ったデ゛−タ例で
あるが、最大ステップ数は62となっており、3番ピン
と33番ピンはこの測定から外されていることがわかる
。すなわち、この2つのピンは低インピーダンス検出の
ため指定ピン間測定に使用されたのであって、そのリレ
ーS、と333はリレー制御テーブル上で1が与えられ
、この測定ではオフの状態に保持されていることを示し
ている。上記は測定対象パターングループAについての
説明であるが、グループBについても同様である。
中のステップで指定ピン間測定により低インピーダンス
検出が行われた場合の一例が示されている。同図は例え
ば総数64本の接触ピンにて1番ピンから64番ピンま
で順に1ピン対他の全ピン間測定を行ったデ゛−タ例で
あるが、最大ステップ数は62となっており、3番ピン
と33番ピンはこの測定から外されていることがわかる
。すなわち、この2つのピンは低インピーダンス検出の
ため指定ピン間測定に使用されたのであって、そのリレ
ーS、と333はリレー制御テーブル上で1が与えられ
、この測定ではオフの状態に保持されていることを示し
ている。上記は測定対象パターングループAについての
説明であるが、グループBについても同様である。
上記先願発明は、良品基板を測定してそのデータを収集
し、引き続いて生産基板を検出するような場合、装置メ
モリのリレー制御テーブルにしたがって各リレーをオン
、オフ駆動すれば検査ステップも自動的に進行するとい
う利点がある。
し、引き続いて生産基板を検出するような場合、装置メ
モリのリレー制御テーブルにしたがって各リレーをオン
、オフ駆動すれば検査ステップも自動的に進行するとい
う利点がある。
しかし装置メモリの大きさには限度があるから、検査デ
ータが増えるとその内容をフロッピーディスク等外部メ
モリへ移し換える必要があり、装置の電源をオフにする
ような場合も同様に移し換えて保持する必要がある。
ータが増えるとその内容をフロッピーディスク等外部メ
モリへ移し換える必要があり、装置の電源をオフにする
ような場合も同様に移し換えて保持する必要がある。
この場合、上記第6図又は第7図に示すステップ番号と
ピン番号及び各ステップのインピーダンス測定データは
、その基板を組み込んだ機器類の出荷後におけるメンテ
ナンスに対処するため外部メモリ等に保持しておく必要
がある。また、同じ種類の基板で第2生産ロツト以降の
ものが第10ツトから間を置いて検査工程に入ることも
ま\あるが、その場合第10ツトの検査に利用した良品
基板が必ずしも手元にあるとは限らない。そこで、少な
くとも最初のロットに関しては基準値と許容差のデータ
も外部メモリに保持しておく必要がある。したがって、
第6図もしくは第7図に示すデータは、通常、すべて外
部メモリに移されることになる。このほか、上記先願発
明においてはリレー制御テーブルも外部メモリへ取り込
むようにしており、メモリ容量の増加が1つの難点にな
っていた。
ピン番号及び各ステップのインピーダンス測定データは
、その基板を組み込んだ機器類の出荷後におけるメンテ
ナンスに対処するため外部メモリ等に保持しておく必要
がある。また、同じ種類の基板で第2生産ロツト以降の
ものが第10ツトから間を置いて検査工程に入ることも
ま\あるが、その場合第10ツトの検査に利用した良品
基板が必ずしも手元にあるとは限らない。そこで、少な
くとも最初のロットに関しては基準値と許容差のデータ
も外部メモリに保持しておく必要がある。したがって、
第6図もしくは第7図に示すデータは、通常、すべて外
部メモリに移されることになる。このほか、上記先願発
明においてはリレー制御テーブルも外部メモリへ取り込
むようにしており、メモリ容量の増加が1つの難点にな
っていた。
この発明は上記の事情を考慮してなされたもので、その
目的は、メモリ容量の増加を抑えるためリレー制御テー
ブルをその都度作成して生産ロットの基板を検査するよ
うにした回路基板検査方法を提供することにある。
目的は、メモリ容量の増加を抑えるためリレー制御テー
ブルをその都度作成して生産ロットの基板を検査するよ
うにした回路基板検査方法を提供することにある。
この発明の実施例が示されている第1図を参照すると、
上記課題を解決するため測定部10には例えば下記イな
いしハの手段を備えている。
上記課題を解決するため測定部10には例えば下記イな
いしハの手段を備えている。
イ、外部メモリから第6図もしくは第7図に示す1ピン
対他の全ピン間測定データを取り込み、その最大検査ス
テップ数と良品基板のこのパターングループ測定に使用
した総ピン数とを比較する最大検査ステップ数/総ピン
数比較手段108゜口、上記比較により、「最大検査ス
テップ数〈総ピン数」の場合、装置の最低番号ピンから
最高番号ピンまでの中で検査データから抜けているピン
番号を検出するピン番号検出手段10b。
対他の全ピン間測定データを取り込み、その最大検査ス
テップ数と良品基板のこのパターングループ測定に使用
した総ピン数とを比較する最大検査ステップ数/総ピン
数比較手段108゜口、上記比較により、「最大検査ス
テップ数〈総ピン数」の場合、装置の最低番号ピンから
最高番号ピンまでの中で検査データから抜けているピン
番号を検出するピン番号検出手段10b。
ハ、抜かされた番号のピンに対応する信号源側リレーに
対して1ピン対他の全ピン間測定中その動作をオフに固
定する信号「1」を発するマーク信号発生手段10c。
対して1ピン対他の全ピン間測定中その動作をオフに固
定する信号「1」を発するマーク信号発生手段10c。
(作 用)
上記手段を備えることにより、外部メモリに保持されて
いる前ロットの検査データからリレー制御テーブルを作
成し、後ロフトの生産基板に対して前ロットと同一の検
査ステップでインピーダンス測定を行うことができる。
いる前ロットの検査データからリレー制御テーブルを作
成し、後ロフトの生産基板に対して前ロットと同一の検
査ステップでインピーダンス測定を行うことができる。
第1図を再び参照すると、この発明が適用されたインサ
ーキットテスタは、例えば被検査回路基板1の測定対象
パターングループに接触するピンP□ないしPiと、リ
レー群からなるスキャナ5、信号源6、表示部8、及び
測定部10を備え、この測定部10以外は上記第4図に
示す先願発明の装置とほぼ同様に構成されている。
ーキットテスタは、例えば被検査回路基板1の測定対象
パターングループに接触するピンP□ないしPiと、リ
レー群からなるスキャナ5、信号源6、表示部8、及び
測定部10を備え、この測定部10以外は上記第4図に
示す先願発明の装置とほぼ同様に構成されている。
測定部10は、例えば最大検査ステップ数/総ピン数比
較手段10aと、ピン番号検出手段10b、マーク信号
発生手段10c、及び上記先願発明の測定部7とほぼ同
様の測定手段10dとからなっている。
較手段10aと、ピン番号検出手段10b、マーク信号
発生手段10c、及び上記先願発明の測定部7とほぼ同
様の測定手段10dとからなっている。
いま、測定対象パターングループに接触するピンが例え
ばP□からP、4まで64本設けられているとすると、
これらのピンをそれぞれ信号源6に接続するリレーもS
lからS□まで64個となる。上記測定手段10d内に
は、これらのリレーに対する制御テーブル作成用として
第2図(A)に示すように例えば語長8ビツト(D、−
D7)8番地からなるメモリが用意されており、番地0
o00にはリレーS工〜S8を割り当て、以下9図示の
ように番地0007まで各番地に8個ずつ計64個のリ
レーが割り当てられるようになっている。検査開始時の
初期化により、第2図(B)に示すように例えばマーク
信号発生手段10cからバスD0〜D7を介して上記メ
モリの各番地へ「0」が与えられる。このrOJが与え
られると各番地の対応するリレー81〜Ss4は、1ピ
ン対他の全ピン間測定ステップにおいて例えば測定手段
10dから発せられる上記第5図に示す信号によりオン
、オフ駆動されるようになっている。
ばP□からP、4まで64本設けられているとすると、
これらのピンをそれぞれ信号源6に接続するリレーもS
lからS□まで64個となる。上記測定手段10d内に
は、これらのリレーに対する制御テーブル作成用として
第2図(A)に示すように例えば語長8ビツト(D、−
D7)8番地からなるメモリが用意されており、番地0
o00にはリレーS工〜S8を割り当て、以下9図示の
ように番地0007まで各番地に8個ずつ計64個のリ
レーが割り当てられるようになっている。検査開始時の
初期化により、第2図(B)に示すように例えばマーク
信号発生手段10cからバスD0〜D7を介して上記メ
モリの各番地へ「0」が与えられる。このrOJが与え
られると各番地の対応するリレー81〜Ss4は、1ピ
ン対他の全ピン間測定ステップにおいて例えば測定手段
10dから発せられる上記第5図に示す信号によりオン
、オフ駆動されるようになっている。
上記初期化後、最大検査ステップ数/総ピン数比較手段
IQaは例えば外部メモリ9から先行ロットの1ピン対
他の全ピン間測定データを取り取込み、その最大検査ス
テップ数と、良品基板にてこのパターングループを測定
したとき使用されたピンの総数とを比較する。上記第6
図の例では、最大ステップ数はi、ピン総数もiである
から最大ステップ数=ピン総数 となり、第7図の例では最大ステップ数は62、ピン総
数は64であるから 最大ステップ敷くピン総数 となる。
IQaは例えば外部メモリ9から先行ロットの1ピン対
他の全ピン間測定データを取り取込み、その最大検査ス
テップ数と、良品基板にてこのパターングループを測定
したとき使用されたピンの総数とを比較する。上記第6
図の例では、最大ステップ数はi、ピン総数もiである
から最大ステップ数=ピン総数 となり、第7図の例では最大ステップ数は62、ピン総
数は64であるから 最大ステップ敷くピン総数 となる。
ピン番号検出手段10bは上記比較結果により検査デー
タから除かれたピン番号を検出する。最大ステップ数が
総ピン数に等しい前者の場合には検出ピンは無いが、後
者の場合には最低番号ピンから最高番号ピンまで順次調
べ、図示の例では例えば3番ピンと33番ピンが抜けて
いることを検出する。
タから除かれたピン番号を検出する。最大ステップ数が
総ピン数に等しい前者の場合には検出ピンは無いが、後
者の場合には最低番号ピンから最高番号ピンまで順次調
べ、図示の例では例えば3番ピンと33番ピンが抜けて
いることを検出する。
マーク信号発生手段10cは上記検出データにより、例
えば第2図(C)に示すようにバスD2、及びり。を介
して番地0000と番地0004へそれぞれrlJを送
出する。これにより、測定手段10d内のメモリには第
2図(C)と同一パターンのリレー制御テーブルが作成
され、[1」が与えられたメモリに対応するリレーS、
及びS33は、本ロフトに対して1ピン対他の全ピン間
測定が行われている間はオフに固定される。
えば第2図(C)に示すようにバスD2、及びり。を介
して番地0000と番地0004へそれぞれrlJを送
出する。これにより、測定手段10d内のメモリには第
2図(C)と同一パターンのリレー制御テーブルが作成
され、[1」が与えられたメモリに対応するリレーS、
及びS33は、本ロフトに対して1ピン対他の全ピン間
測定が行われている間はオフに固定される。
上記3番ピンと33番ピンは、前ロットの検査において
低インピーダンス検出に使用されたため1ピン対他の全
ピン間測定から外されたものである。
低インピーダンス検出に使用されたため1ピン対他の全
ピン間測定から外されたものである。
低インピーダンス検出においては、前述したように上記
3番ピンもしくは33ピンを信号源に接続し、他のもう
1つのピンを測定部に接続してピン間測定が行われるが
、そのデータを外部メモリ等に残しておくようにすれば
、後ロフトの検査でそのデータを利用することにより例
えばマニアルで指定ピン間測定ができ1機種によっては
自動測定もできる。
3番ピンもしくは33ピンを信号源に接続し、他のもう
1つのピンを測定部に接続してピン間測定が行われるが
、そのデータを外部メモリ等に残しておくようにすれば
、後ロフトの検査でそのデータを利用することにより例
えばマニアルで指定ピン間測定ができ1機種によっては
自動測定もできる。
なお、第3図には例えばマイクロコンピュータを利用し
てリレー制御テーブルを作成し基板検査を行う場合の一
例が流れ線図で示されている。
てリレー制御テーブルを作成し基板検査を行う場合の一
例が流れ線図で示されている。
以上、詳細に説明したように、この発明においては1例
えば外部メモリから前ロットの1ピン対他の全ピン間測
定データを取り込んでその最大検査ステップ数と良品基
板の同一パターングループ測定に使用された総ピン数と
を比較し、それが同数であればリレー制御テーブルの各
番地ビットにOを与え、被検査回路基板に対して前ロフ
トと同一の検査ステップにより順次1ピン対他の全ピン
間測定を行うようになっている。
えば外部メモリから前ロットの1ピン対他の全ピン間測
定データを取り込んでその最大検査ステップ数と良品基
板の同一パターングループ測定に使用された総ピン数と
を比較し、それが同数であればリレー制御テーブルの各
番地ビットにOを与え、被検査回路基板に対して前ロフ
トと同一の検査ステップにより順次1ピン対他の全ピン
間測定を行うようになっている。
また、上記比較の結果、最大検査ステップ数が総ピン数
より小さい場合には測定データから抜けているピン番号
を検出してそのピンに対応するリレー制御テーブルの番
地ビットに1を与え、当該リレーの動作をオフに保持し
たのち前ロットの検査ステップにより同様に1ピン対他
の全ピン間測定を行い、例えばこの測定終了後上記リレ
ー制御テーブル上の1に対応するピンについて指定ピン
間測定を行うようになっている。
より小さい場合には測定データから抜けているピン番号
を検出してそのピンに対応するリレー制御テーブルの番
地ビットに1を与え、当該リレーの動作をオフに保持し
たのち前ロットの検査ステップにより同様に1ピン対他
の全ピン間測定を行い、例えばこの測定終了後上記リレ
ー制御テーブル上の1に対応するピンについて指定ピン
間測定を行うようになっている。
したがってこの発明によれば、前ロフトの測定データに
よりリレー制御テーブルを作成して本ロットの基板検査
を行うため外部メモリ等に制御テーブルを保持する必要
がなく、メモリ容量を少なくすることができる。また、
例えば機種により測定データの記録形式が異なるような
場合でも、検査ステップ番号とピン番号とによりリレー
制御テーブルの作成が可能となり、はん用性の高い基板
検査方法を提供することができる。
よりリレー制御テーブルを作成して本ロットの基板検査
を行うため外部メモリ等に制御テーブルを保持する必要
がなく、メモリ容量を少なくすることができる。また、
例えば機種により測定データの記録形式が異なるような
場合でも、検査ステップ番号とピン番号とによりリレー
制御テーブルの作成が可能となり、はん用性の高い基板
検査方法を提供することができる。
第1図ないし第3図はこの発明の実施例に係り、第1図
はこの発明が適用されたインサーキットテスタの要部構
成を示すブロック線図、第2図(A)ないし第2図(C
)はリレー制御テーブルの説明図。 第3図はフローチャート、第4図は従来装置の構成を示
すブロック線図、第5図はそのリレー駆動信号説明図、
第6図及び第7図はプリントアウトされた測定データの
抜すい図である。 図中、1は被検査回路基板、6は信号源、9はメモリ、
10は測定部、PlないしPLはピン、SiないしSi
及びS、′ないしSi′はリレーである。 特許出願人 日置電機株式会社 代理人 弁理士 大 原 拓 也未 2図(C) 第2図(A) 第 2図(B) 第6図
はこの発明が適用されたインサーキットテスタの要部構
成を示すブロック線図、第2図(A)ないし第2図(C
)はリレー制御テーブルの説明図。 第3図はフローチャート、第4図は従来装置の構成を示
すブロック線図、第5図はそのリレー駆動信号説明図、
第6図及び第7図はプリントアウトされた測定データの
抜すい図である。 図中、1は被検査回路基板、6は信号源、9はメモリ、
10は測定部、PlないしPLはピン、SiないしSi
及びS、′ないしSi′はリレーである。 特許出願人 日置電機株式会社 代理人 弁理士 大 原 拓 也未 2図(C) 第2図(A) 第 2図(B) 第6図
Claims (1)
- (1)被検査回路基板の各パターンに接触する複数のピ
ン中その1つのピンと他の全ピン、もしくは特定の2つ
のピンの1つと他の1つのピンを上記各ピンに対応して
設けられたリレーによりそれぞれ測定部側と信号源側に
接続し、これをテストステップに応じて順次切り換える
とともに上記信号源から上記基板へ測定用交流信号を発
してその応答信号を上記測定部に取り込み、1ピン対他
の全ピン間測定、もしくは特定のピン間測定により各ス
テップにおける上記基板のインピーダンスを測定して基
準値と比較し同基板の良否を判定する回路基板検査方法
において、 上記インピーダンス測定データは、少なくともテストス
テップ番号と当該ステップにおいて上記測定部側へ接続
されたピン番号とを含んでメモリに記録されており、該
メモリの記録データに基づいてそれぞれ1ピン対他の全
ピン間測定用のリレーと特定ピン間測定用のリレーとを
判別可能とするリレー制御テーブルを作成し、同制御テ
ーブルにより上記リレーをオン、オフ駆動して上記被検
査回路基板のインピーダンス測定を行うことを特徴とす
る回路基板検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63219841A JPH0758315B2 (ja) | 1988-09-02 | 1988-09-02 | 回路基板検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63219841A JPH0758315B2 (ja) | 1988-09-02 | 1988-09-02 | 回路基板検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0267972A true JPH0267972A (ja) | 1990-03-07 |
JPH0758315B2 JPH0758315B2 (ja) | 1995-06-21 |
Family
ID=16741897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63219841A Expired - Fee Related JPH0758315B2 (ja) | 1988-09-02 | 1988-09-02 | 回路基板検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0758315B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009174884A (ja) * | 2008-01-22 | 2009-08-06 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
-
1988
- 1988-09-02 JP JP63219841A patent/JPH0758315B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009174884A (ja) * | 2008-01-22 | 2009-08-06 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
JP4532570B2 (ja) * | 2008-01-22 | 2010-08-25 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0758315B2 (ja) | 1995-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6958619B2 (en) | Inspecting apparatus and inspecting method for circuit board | |
CN115542121A (zh) | 一种电路板测试机和电路板测试方法 | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
JPS59132378A (ja) | ロジツク回路試験装置 | |
JPH0267972A (ja) | 回路基板検査方法 | |
JPH09203765A (ja) | ビジュアル併用型基板検査装置 | |
CN212301767U (zh) | 一种电路板测试装置 | |
JP3784479B2 (ja) | 回路基板検査方法 | |
JP3227365B2 (ja) | プリント板ユニットの外観検査方法及び装置 | |
JPH10142281A (ja) | 回路基板検査方法 | |
JP3147855B2 (ja) | 実装基板の不良検査方法 | |
JPH0572245A (ja) | プローブ接触状態判別装置 | |
JP2765096B2 (ja) | 電気系コネクタの接続良否診断装置及び診断方法 | |
JPH01156681A (ja) | 回路基板検査方法 | |
JP3337794B2 (ja) | 回路基板検査方法およびその装置 | |
JP4490005B2 (ja) | プリント回路板の試験方法及び試験装置 | |
JP2822738B2 (ja) | 半導体icの検査方法 | |
JPH07244105A (ja) | 実装基板の基板検査装置によるブリッジ半田検出方法 | |
JPH0511022A (ja) | 回路基板検査装置 | |
JP4369002B2 (ja) | 回路基板検査装置 | |
JPH0438483A (ja) | 回路基板検査方法 | |
JPH0581867B2 (ja) | ||
JPH0776781B2 (ja) | 回路基板検査装置 | |
KR20020094117A (ko) | 인쇄회로기판상의 저항 인덕터 및 커패시터 병렬 회로의검사를 위한 방법 | |
CN113900001A (zh) | 一种电路板测试装置以及电路板的测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |