JPH0265175A - 半導体不揮発性記憶装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体不揮発性記憶装置及びその製造方法に関
する。

（従来の技術） 従来、ｉｆ遊アゲート電荷を蓄積させることにより情報
を永久的に記憶させる半導体不揮発性記憶装置としては
、たとえば第５図に示す二層ポリシリコン構造からなる
ものがある。ｐ型シリコン基板２１上にはフィールド酸
化膜２２が形成され、このフィールド酸化膜２２によっ
て分離された素子能動領域の表面方向にはソース領域及
びドレイン領域が形成されている。ソース領域とドレイ
ン領域間のチャネル領域上にはゲート絶縁膜２３を介し
て電気的に浮遊状態にされた浮遊ゲート電極２４が形成
されている。また、この浮遊ゲート電極２４上には層間
絶縁膜２５（以下、この層間絶縁膜を「ポリ層間絶縁膜
」という。）を介して制御ゲート電極２Ｇが形成されて
いる。

このような半導体不揮発性記憶装置において、通常、記
憶トランジスタは次に示すような製造工程で形成されて
いる。まず、素子分離法を用いてｐ型シリコン基板２１
上にフィールド酸化膜２２を形成する。この後、ゲート
絶縁膜２３を形成し、このケート絶縁膜２３上に導電性
の第１のポリシリコン膜を堆積する。次に、フィールド
酸化膜２２上において前記第１のポリシリコン膜をスリ
ット状にバターニングする（以下、除去された部分を「
スリット部」という。）。さらに、前記ポリシリコン膜
上にポリ層間絶縁膜２５を形成した後、このポリ層間絶
縁膜２５上には導電性の第２のポリシリコン膜を堆積す
る。そして、前記第２のポリシリコン膜、ポリ層間絶縁
膜２５及び第１のポリシリコン膜を順次エツチングして
制御ゲート電極２６及び浮遊ゲート電極２４を形成する
。その後、所定の領域にヒ素（Ａｓ）をイオン注入し、
アニールを行なってソース領域及びドレイン領域を形成
する。

このような構成では、スリット部を形成した後の第１の
ポリシリコン膜は、そのスリット部において側面が基板
２１面に対して垂直になっている。

このため、全面にポリ層間絶縁膜２５を形成する際、前
記第１のポリシリコン膜の上面と側面とのカド部には突
起ができる。この突起は前記ポリ層間絶縁膜２５の耐圧
やメモリセルの保持（ｒｅｔｅｎｔｉｏｎ）特性等に悪
い影響を与えている。

そこで、現在ではポリ層間絶縁膜の形成温度を高くする
（以下「高温熱処理」を施すという。）ことによりこの
突起を低減させて、ポリ層間絶縁膜の耐圧やメモリセル
の保持特性の向上を達成しでいる。しかしながら、例え
ばこの絶縁膜形成プロセスをＥ２　ＦＲＯＭに適用した
場合、このＥ２　ＦＲＯＭの微細化にともなうトンネル
絶縁膜の薄膜化傾向によっては、浮遊ゲート電極中のリ
ン（たとえば浮遊ゲート電極にポリシリコンを使ってい
るとき、このポリシリコンを導電性にするための不純物
）が前記トンネル絶縁膜へ染み出すという欠点がある。

トンネル絶縁膜へリンが染み出すと、このトンネル絶縁
膜の信頼性低下、さらにＥ２　ＦＲＯＭ全体の信頼性低
下を招くことは必至である。

（発明が解決しようとする課題） このように、従来では高温熱処理を施しているのでＥ２
　ＦＲＯＭ等におけるトンネル絶縁膜の薄膜化傾向によ
ってこのトンネル絶縁膜の信頼性が低下し、さらにはＥ
２　ＦＲＯＭ全体の信頼性が低下する欠点があった。

よって、本発明の目的は、高温熱処理を必要とせず、し
かも浮遊ゲート電極には突起が形成されない半導体不揮
発性記憶装置及びその製造方法を提供することである。

［発明の構成］ （課題を解決するための手段とその作用）上記目的を達
成するために、本発明の半導体不揮発性記憶装置は電気
的に浮遊状態にされた第１のゲート電極のフィールド酸
化膜上における側面を覆うように、第１の絶縁膜がスリ
ット部の全部又は少なくとも一部に埋め込まれている。

さらに、これら第１のゲート電極及び第１の絶縁膜上に
は第２の絶縁膜（ポリ層間絶縁膜）が形成され、この第
２の絶縁膜上には第２のゲーＩｆ極が形成されている。

そして、その製造方法としては、まず半導体基板の一主
面にフィールド酸化膜を形成し、ゲート絶縁膜を形成し
、第１の導電膜を形成する。この後、前記フィールド酸
化膜上の第１の導電膜を選択的にエツチングしてスリッ
ト部を形成する。

次に、第１の絶縁膜を形成し、さらに必要に応じてこの
第１の絶縁膜をリフローして表面を平坦化する。次に、
この第１の絶縁膜をエツチングすることにより、この第
１の絶縁膜を前記第１の導電膜の側面を覆うようにスリ
ット部の全部又は少なくとも一部に残存させる。次に、
前記第１の導電膜及び第１の絶縁膜上に第２の絶縁膜を
形成し、この第２の絶縁膜上には第２の導電膜を形成す
る。

このような半導体不揮発性記憶装置及びその製造方法に
よれば、電気的に浮遊状態にされたゲート７ｕ極の上面
と側面とのカドは第１の絶縁膜により無くすことができ
る。よって、第２の絶縁膜を形成する際、前記ゲート電
極には突起が生じることがない。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図は本発明の半導体不揮発性記憶装置の断面図を示
したものである。この半導体不揮発性記憶装置は、ｐ型
シリコン基板ｌ上にフィールド酸化膜２が形成され、こ
のフィールド酸化膜２によって分離された素子能動領域
の表面方向にソース領域及びドレイン領域が形成されて
いる。ソース領域とドレイン領域間のチャネルＢｆｊ域
上にはゲト絶縁膜３を介して電気的にメチ遊状態にされ
た浮遊ゲート’１ｌｉｌｉ　４．　４′が形成されてい
る。これら浮遊ゲート電極４．４’間のスリット部を埋
め込んで絶縁膜５が形成されている。さらに、これら浮
遊ゲート電極４，４′及び絶縁膜５上にはポリ層間絶縁
膜６が形成され、このポリ層間絶縁膜６上には制御ゲー
ト電極７が形成されている。ところで、第２図は本発明
の半導体不揮発性記憶装置のｉ上面図を示している。第
２図において、１−１’断面が前記第１図に示した半導
体不揮発性記憶装置に相当する。なお、第１図と同様の
部分には同じ符号を付しである。

次に、上述した半導体不揮発性記憶装置の製造方法につ
いて第３図（ａ）〜（ｅ）を参照しながら説明する。ま
ず、（ａ）図に示すように、ｐ型シリコン基板１１上に
通常の素子分離法を用いてフィールド酸化膜１２を形成
する。次に、（ｂ）図に示すように、ゲート絶縁膜１３
を形成する。なお、必要があれば写真蝕刻技術を用いて
前記ゲート絶縁膜１３の一部を開孔し、続いて薄いトン
ネル絶縁膜を形成する。さらに、前記ゲート絶縁膜１３
上にはリンがドープされた第１のポリシリコン膜１４を
堆積形成する。なお、この第１のポリシリコン膜１４は
堆積後にリンをドープしたものでもよい。この後、写真
蝕刻技術を用いて前記フィールド酸化膜１２上の第１の
ポリシリコン膜１４をスリット状にパターニングし、ス
リット部を形成する。次に、（ｃ）図に示すように、Ｐ
ＳＧ膜、ＢＰＳＧ膜等の粘性の大きな絶縁膜１５を堆積
形成する。この際、必要があれば前記絶縁膜１５の堆積
前に薄い絶縁膜を形成しておいてもよい。次に、（ｄ）
図に示すように、熱処理を行なって前記絶縁膜１５をリ
フローする。次に、（ｅ）図に示すように、前記第１の
ポリシリコン膜１４の表面が露出するまで前記絶縁膜１
５（この絶縁膜１５の堆積前に薄い絶縁膜を形成してい
る場合には前記絶縁膜１５及び薄い絶縁膜）をエツチン
グする。これにより、前記絶縁膜１５はスリット部のみ
に埋め込まれて残存し表面が平坦化される。この後、前
記第１のポリシリコン膜１４及び絶縁膜１５上にポリ層
間絶縁膜１Ｇを形成し、このポリ層間絶縁膜１Ｇ上にリ
ンがドープされた第２のポリシリコン膜１７を堆積形成
する。なお、この第２のポリシリコン膜１７も堆積後に
リンをドープしたものでもよい。そして、これら第２の
ポリシリコン膜１７、ポリ層間絶縁膜ＩＧ及び第１のポ
リシリコン膜１４を順次エツチングすることにより、前
記第２のポリシリコン膜１７を制御ゲート電極とし、前
記第１のポリシリコン膜１４をｌデ遊ゲートｒＩｓ１Ｍ
とする。さらに、所定の領域に不純物をイオン注入した
後、熱処理を行なってソース領域及びドレイン領域を形
成する。

このような構成によれば、スリット部に埋め込まれた絶
縁膜が浮遊ゲートとなる第１のポリシリコン膜の側面を
覆っているので、このポリシリコン膜の上面と側面との
カドかなくなる。よって、ポリ層間絶縁膜を形成する際
、前記ポリシリコン膜には突起が生ずることがない。さ
らに、絶縁膜が前記スリット部に埋め込まれることによ
って制御ゲート電極のステップカバレージが向上すると
いう効果もある。

第４図に示す実施例は、前記第３図に示すプロセスフロ
ーおいて、絶縁膜１５に熱処理によるリフローを施さず
、この後ＲＩＥでエツチングを行うことによって本発明
の半導体不揮発性記憶装置を形成したものである。なお
、第４図において前記第３図と同一の部分には同し符号
を付しである。

このような方法により形成される半導体不揮発性記憶装
置においても、先の実施例と同様の理由により同ｔ、１
の効果が得られる。

なお、トンネル絶縁膜やポリ層間絶縁膜は単層の熱酸化
膜であっても、酸化膜と窒化膜の複合膜から構成される
ものであってもよい。さらに、浮遊ケート電極や制御ゲ
ート電極はタングステンシリサイド、モリブデンシリサ
イド等のシリサイド系であってもよい。

また、本発明はＥＰＲＯＭ５Ｅ２　ＰＲＯＭ等の不揮発
性記憶装置について有効である。さらに、本発明におい
て極性を逆にしたｐチャネル型の半導体不揮発性記憶装
置についても実施が可能である。

［発明の効果］ 以上、説明したように本発明の半導体不揮発性記憶装置
によれば次のような効果を奏する。

高温熱処理を必要としないで浮遊ゲート電極のカド部の
突起を無くすことが可能となる。これにより、たとえば
Ｅ２　ＰＲＭにおけるトンネル絶縁膜の信頼性を低下さ
せずにポリ層間絶縁膜の耐圧及びメモリセルの保持特性
の向上を達成することができる。さらに、制御ゲート電
極のステップカバレージが従来に比べて向上する。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体不揮発性記憶
装置について説明するための断面図、第２図は本発明の
半導体不揮発性記憶装置の平面図、第３図は前記第１図
に示す半導体不揮発性記憶装置の製造方法について説明
するだめの断面図、第４図は本発明の他の実施例につい
て説明するための断面図、第５図は従来の半導体不揮発
性記憶装置の断面図である。 ］・電極、５，１５・・・絶縁膜、６，１６・・・層間
絶縁膜（ポリ層間絶縁膜）　　７・・・制御ゲート電極
、１４・・・第１のポリシリコン膜、１７・・・第２の
ポリシリコン膜。 出願人代理人　弁理士　鈴江武彦

Claims (2)

【特許請求の範囲】
1. （１）二層ポリシリコン構造からなる半導体不揮発性記
   憶装置において、半導体基板の一主面に形成されるフィ
   ールド酸化膜と、電気的に浮遊状態にされ、フィールド
   酸化膜とフィールド酸化膜との間の半導体基板をまたい
   で形成される第１のゲート電極と、この第１のゲート電
   極のフィールド酸化膜上における側面を覆うようにスリ
   ット部の全部又は少なくとも一部に埋め込まれて形成さ
   れる第１の絶縁膜と、これら第１のゲート電極及び第１
   の絶縁膜上に形成される第２の絶縁膜と、この第２の絶
   縁膜上に形成される第２のゲート電極とを具備すること
   を特徴とする半導体不揮発性記憶装置。
2. （２）半導体基板の一主面にフィールド酸化膜を形成す
   る工程と、ゲート絶縁膜を形成する工程と、第１の導電
   膜を形成する工程と、前記フィールド酸化膜上の第１の
   導電膜を選択的にエッチングしてスリット部を形成する
   工程と、第１の絶縁膜を形成する工程と、この第１の絶
   縁膜をエッチングすることにより、この第１の絶縁膜を
   前記第１の導電膜の側面を覆うように前記スリット部の
   全部又は少なくとも一部に残存させる工程と、前記第１
   の導電膜及び第１の絶縁膜上に第２の絶縁膜を形成する
   工程と、この第２の絶縁膜上に第２の導電膜を形成する
   工程とを具備することを特徴とする半導体不揮発性記憶
   装置の製造方法。