JP3502509B2 - Cmos構造を備えた集積回路及びその製造方法 - Google Patents
Cmos構造を備えた集積回路及びその製造方法Info
- Publication number
- JP3502509B2 JP3502509B2 JP20904796A JP20904796A JP3502509B2 JP 3502509 B2 JP3502509 B2 JP 3502509B2 JP 20904796 A JP20904796 A JP 20904796A JP 20904796 A JP20904796 A JP 20904796A JP 3502509 B2 JP3502509 B2 JP 3502509B2
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- well
- regions
- region
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 230000000295 complement effect Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
のウェルの上にフィールドプレート領域を備え、このフ
ィールドプレート領域がその下にあるウェルの電気的シ
ールド作用をしているCMOS構造を備えた集積回路に
関する。さらにこの発明はCMOS構造の分離された能
動領域を形成する方法に関する。
る際に能動デバイス、即ち2つの相補性トランジスタは
相互に分離されなければならない。
コンの局部酸化によって分離されている。ここではこの
方法をLOCOS法とも呼ぶ。その場合パターン化され
た窒化膜が酸化バリヤとして使用され、シリコン表面の
覆われていない範囲以外に湿式酸化により約600乃至
1000nmのゲート酸化膜が作られる。慣用されてい
る他の方法は平坦なトレンチをエッチングで形成し、次
いでこのトレンチを酸化膜で埋める、いわゆるシャロー
・トレンチ分離(STI)法と呼ばれる方法である。
れたポリシリコンのフィールドプレート領域の使用が公
知である。このフィールドプレート領域は能動領域の電
気的シールド作用をし、従ってその下にあるウェルの対
応の電位に結合されている。それ故相補性のウェルの間
の移行部分でフィールドプレート領域は中断されなけれ
ばならない。
頭に述べた種類の集積回路において、CMOS構造の所
要空間が、特に隣接する能動領域の間隔ができるだけ小
さいものを提供すること、並びに特に所要空間の小さい
CMOS構造の分離された能動領域を形成する方法を提
供することにある。
路の構成に関しては、請求の範囲の請求項1に示された
特徴により、またCMOS構造の分離された能動領域を
形成する方法に関しては、請求項7に示された特徴によ
り解決される。この発明のその他の有効な実施態様はそ
れぞれ請求項1及び請求項7の従属項に記載されてい
る。
動領域のフィールドプレート領域はその下に存在するウ
ェルと同一の導電型でかつ実質的に大きくないドーパン
ト濃度でドープされ、フィールドプレート領域は相補性
の能動領域の境界部分で互いに結合され、その際この境
界部分に堰層が形成されている。フィールドプレート領
域はそれ故中断することなく全体にわたって形成され、
相補性ウェルと重なっている。
領域の間隔は最小化される。同時に小さい分離ピッチが
得られる。
ト領域のドーパント濃度は約1017乃至1018cm-3で
あることが好ましい。ドーパント濃度を低くすることに
よってウェルの縁部に動作電圧が印加されると充分な耐
電圧を持つ堰層が形成される。同様なことは、その異な
る領域がそれぞれその下にあるウェルに応じてドープさ
れ、従って電気的には分離される必要のない中断のない
フィールドプレート領域に対しても当てはまる。これら
の領域の間には同様にキャリアのない堰層が形成され
る。
下にあるウェルと電気的に接続される。さらにフィール
ドプレート領域のポリシリコンの導電型はその下にある
ウェルの導電型に相当するので、半導体表面には常にほ
ぼフラットバンド条件が成立している。このことは、隣
接する能動領域間の確実な分離を、少なくとも分離長が
相補性MOSFETの最小許容ゲート長より短かくない
場合に保証する。ウェル及び対応するフィールドプレー
ト領域に同時にイオン注入することによりこのことは両
トランジスタ型に対して同様に適合する。フィールドプ
レート領域の接触化はその場合重なり合う或いはずれて
配置されたウェル接触部により行うのがよい。フィール
ドプレート領域のドーピングが低いことによりこれは通
流方向に極性化されたショットキ接触となる。ウェル縁
部におけるフィールドプレート領域のpn接合にはごく
わずかな堰層電流しか流れないので、ショットキ接触に
も取るに足りない電圧降下しか生じない。
ート領域は部分範囲においてのみ互いに結合される。即
ち通常は、ゲートポリシリコン配線がありさもないとそ
の下にあるウェルに影響を与えるであろう範囲である。
この手段により相補性フィールドプレート領域の間の洩
れ電流がさらに減少される。
には、この発明によれば、半導体基板に酸化膜が形成さ
れ、この酸化膜の上に能動領域と重なって中断のないフ
ィールドプレート膜が形成され、マスク工程でウェル及
び同時にその上にあるフィールドプレート領域がイオン
注入によりドープされ、次のマスク工程で相補性のウェ
ルのドーピングがその上にあるフィールドプレート領域
と同時に行われ、中断のないフィールドプレート膜に2
つの電極が設けられ、その一方の電極は第一のドープさ
れたウェルの範囲において、他方の電極は第二のドープ
されたウェルの範囲において接続される。
一のドーピングを持ち電気的接続によりその下にあるウ
ェルと同電位にされる分離されたフィールドプレート領
域が得られる。この場合に半導体表面にはフラットバン
ド条件が成立する。
レート膜のパターン化は殊にフィールドプレート領域及
びそれぞれその下にあるウェルのドーピングの前に行う
のがよい。しかしながらこれに代わって、先ずフィール
ドプレート領域のドーピングを行い、その後に初めて能
動領域のパターン化を行うこともできる。
なるフィールドプレート領域及びその上にあるフィール
ド酸化膜を安価に形成可能であり、全体の製造工程をC
VDによる窒化膜の析出及びそれに続く湿式酸化なしで
行うことができ、能動領域の縁部がその形成の際に機械
的に負荷を受けることなく、これにより最小のダイオー
ド洩れ電流しか生じないということにある。
(絶縁体上のシリコン)基材の上にCMOS構造を形成
するためにもそのまま適用可能である。
細に説明する。
れている。半導体基板1の上に、能動領域(典型的には
ソース、チャネル及びドレイン領域からなる)を囲んで
いるフィールドプレート領域4a及び4bが示されてい
る。その際フィールドプレート領域の横方向の寸法は最
小寸法を下回らない。両フィールドプレート領域4a及
び4bの間の移行部分にはキャリアのない堰層4cが形
成され、この堰層で印加された電圧及び相補性にドープ
されたフィールドプレート領域の移行部分に生じるダイ
オード電圧が降下する。フィールドプレート領域4a及
び4bはその内部に切欠9を備え、この中でゲート電極
8が下方に向かってゲート酸化膜7及びそれぞれの下に
あるウェルにまで導かれている。フィールドプレート領
域4a及び4bの接触長はゲートポリシリコン配線の下
側の範囲に限定され、フィールドプレート領域4a及び
4bの間には切込み10が形成されている。
した断面図が示されている。半導体基板1にはn型にド
ープされたウェル2及びp型にドープされたウェル3が
イオン注入により作られ、その上に酸化膜5が析出され
ている。フィールドプレートはCMOS構造全体にわた
って広がっている。フィールドプレート領域は、その下
のウェル3と同様にp型にドープされたフィールドプレ
ート領域4aと、その下のウェル2と同様にn型にドー
プされたフィールドプレート領域4bとからなる。フィ
ールドプレート領域は約70nmの厚さのポリシリコン
層からなり、基板1もしくはウェル2及び3から約10
nmの厚さの酸化膜5によって分離されている。この酸
化膜5の厚さは、ウェルに接しているフィールドプレー
ト領域においてはこの酸化膜で電圧降下が生じないので
臨界的なものではない。この酸化膜の欠陥密度及び耐電
圧性も臨界的なものではない。フィールドプレート領域
は完全な空乏が発生しないように充分な厚さを持たなけ
ればならない。これは約70nmの厚さで保証される。
フィールドプレート領域は上方に向って約100nmの
厚さを持つフィールド酸化膜6によって囲まれており、
フィールドプレート領域のポリシリコンに著しい反転が
発生することを阻止している。しかしながら総体的に
は、フィールドプレート及びフィールド酸化膜6の厚さ
をできるだけ薄くして、能動トランジスタ領域と分離領
域との間の段差を最小にするようにされている。ゲート
電極8は約250nmの厚さを持つポリシリコン膜から
なる。
基板1として示されている単結晶シリコン円板に薄い酸
化膜5を熱により形成する。その上に比較的薄い厚さの
ドープされていないシリコン層(後のフィールドプレー
ト)を次の高温処理工程で再結晶するポリシリコン或い
はアモルファスシリコンから形成し、酸化膜6を析出す
る。酸化膜6は特にTEOSの析出により作るのがよ
い。シリコン層及び酸化膜6は第一のフォト工程で異方
性にパターン化される。次に第二のフォト工程でMOS
型トランジスタのためのイオン注入が行われる。それに
より例えばn型にドープされたウェル2及びその上にあ
るn型にドープされたフィールドプレート領域4bが作
られる。次に第三のフォト工程で相補性のトランジスタ
型のイオン注入のための相応するマスクが作られる。そ
の場合p型にドープされたウェル3及びその上にあるp
型にドープされたフィールドプレート領域4aが作られ
る。次にフィールドプレート領域で覆われていない部分
9及び10では第一の薄い酸化膜5が等方性エッチング
で除去され、ゲート酸化膜7が作られ、その上にゲート
電極8が析出されてパターン化される。
ゲート端子の範囲で約200nmの厚さの層を形成させ
なくてはならなかった。これに対してこの発明による方
法においては、約10nm厚さの酸化膜を設ければよ
く、ドーパントの偏析が減少しかつ適用電圧の許容誤差
がより狭くなる。
切断した断面図。
Claims (4)
- 【請求項1】集積回路のCMOS構造の相互に分離され
た複数の能動領域を形成するため、a)半導体基板
(1)の上に酸化膜(5)を形成し、 b)この酸化膜(5)の上に前記能動領域と重なる中断
のないフィールドプレート領域(4a、4b)を形成
し、 c)一方のウエル(2)及びその上にあるフィールドプ
レート領域(4b)を同時に第1の導電型にドープし、 d)相補性の他方のウエル(3)およびその上にあるフ
ィールドプレート領域(4a)を同時に第2の導電型に
ドープし、 e)中断のないフィールドプレート領域に2つの電極を
取り付け、一方の電極はc)の工程で第1の導電型にド
ープしたフィールドプレート領域(2)の範囲に、他方
の電極はd)の工程で第2の導電型にドープしたフィー
ルドプレート領域(3)の範囲において接続する ことを
特徴とするCMOS構造を備えた集積回路の製造方法。 - 【請求項2】前記2つの電極をそれぞれその下にあるウ
エルに結合することを特徴とする請求項1記載の方法。 - 【請求項3】SOI基材の上に、集積回路のCMOS構
造の相互に分離された複数の能動領域を形成することを
特徴とする請求項1又は2記載の方法。 - 【請求項4】切欠を形成するためのフィールドプレート
領域のパターン化をb)の工程とc)の工程との間で行
うことを特徴とする請求項1乃至3の1つに記載の方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19526568.8 | 1995-07-20 | ||
DE19526568A DE19526568C1 (de) | 1995-07-20 | 1995-07-20 | Integrierter Schaltkreis mit CMOS-Schaltung und Verfahren zur Herstellung von isolierten, aktiven Bereichen einer CMOS-Schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936244A JPH0936244A (ja) | 1997-02-07 |
JP3502509B2 true JP3502509B2 (ja) | 2004-03-02 |
Family
ID=7767369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20904796A Expired - Fee Related JP3502509B2 (ja) | 1995-07-20 | 1996-07-19 | Cmos構造を備えた集積回路及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5847433A (ja) |
EP (1) | EP0755072B1 (ja) |
JP (1) | JP3502509B2 (ja) |
KR (1) | KR100457726B1 (ja) |
AT (1) | ATE214203T1 (ja) |
DE (2) | DE19526568C1 (ja) |
TW (1) | TW329046B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19622276C2 (de) * | 1996-06-03 | 1998-07-09 | Siemens Ag | Halbleiterstruktur für einen MOS-Transistor und Verfahren zur Herstellung der Halbleiterstruktur |
US5926697A (en) * | 1997-10-09 | 1999-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a moisture guard ring for integrated circuit applications |
US6410149B1 (en) * | 1998-08-27 | 2002-06-25 | Alliedsignal Inc. | Silane-based nanoporous silica thin films and precursors for making same |
US6350663B1 (en) | 2000-03-03 | 2002-02-26 | Agilent Technologies, Inc. | Method for reducing leakage currents of active area diodes and source/drain diffusions |
JP2002158359A (ja) * | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003243662A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法、半導体ウェハ |
JP2007043069A (ja) | 2005-07-08 | 2007-02-15 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4688063A (en) * | 1984-06-29 | 1987-08-18 | International Business Machines Corporation | Dynamic ram cell with MOS trench capacitor in CMOS |
US4825278A (en) * | 1985-10-17 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Radiation hardened semiconductor devices |
US5181094A (en) * | 1988-09-29 | 1993-01-19 | Mitsubishi Denki Kabushiki Kaisha | Complementary semiconductor device having improved device isolating region |
JPH02168666A (ja) * | 1988-09-29 | 1990-06-28 | Mitsubishi Electric Corp | 相補型半導体装置とその製造方法 |
JPH02170469A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | 半導体装置 |
JPH02172253A (ja) * | 1988-12-24 | 1990-07-03 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5463238A (en) * | 1992-02-25 | 1995-10-31 | Seiko Instruments Inc. | CMOS structure with parasitic channel prevention |
JP3217484B2 (ja) * | 1992-08-17 | 2001-10-09 | 株式会社リコー | 高耐圧半導体装置 |
-
1995
- 1995-07-20 DE DE19526568A patent/DE19526568C1/de not_active Expired - Lifetime
-
1996
- 1996-07-11 EP EP96111246A patent/EP0755072B1/de not_active Expired - Lifetime
- 1996-07-11 DE DE59608821T patent/DE59608821D1/de not_active Expired - Fee Related
- 1996-07-11 AT AT96111246T patent/ATE214203T1/de not_active IP Right Cessation
- 1996-07-19 JP JP20904796A patent/JP3502509B2/ja not_active Expired - Fee Related
- 1996-07-19 TW TW085108779A patent/TW329046B/zh not_active IP Right Cessation
- 1996-07-19 KR KR1019960029086A patent/KR100457726B1/ko not_active IP Right Cessation
- 1996-07-22 US US08/681,296 patent/US5847433A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0755072A1 (de) | 1997-01-22 |
EP0755072B1 (de) | 2002-03-06 |
US5847433A (en) | 1998-12-08 |
DE19526568C1 (de) | 1997-01-30 |
ATE214203T1 (de) | 2002-03-15 |
TW329046B (en) | 1998-04-01 |
JPH0936244A (ja) | 1997-02-07 |
KR970008577A (ko) | 1997-02-24 |
KR100457726B1 (ko) | 2005-01-31 |
DE59608821D1 (de) | 2002-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
US5578508A (en) | Vertical power MOSFET and process of fabricating the same | |
US6613633B2 (en) | Method for manufacturing a high power semiconductor device having a field plate extendedly disposed on a gate | |
JPS63175440A (ja) | 電気的能動トレンチを用いたバイポーラ及びcmosの組み合わせ技術 | |
JPH11274484A (ja) | 半導体装置およびその製造方法 | |
US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
US6160288A (en) | Vertical type misfet having improved pressure resistance | |
US6914307B2 (en) | Semiconductor device and method of manufacturing the same | |
US5970344A (en) | Method of manufacturing semiconductor device having gate electrodes formed in trench structure before formation of source layers | |
US5903013A (en) | Thin film transistor and method of manufacturing the same | |
US5965928A (en) | Semiconductor device with MOS capacitor and fabrication method thereof | |
JP3502509B2 (ja) | Cmos構造を備えた集積回路及びその製造方法 | |
JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
JPH05251694A (ja) | Mos型半導体装置及びその製造方法 | |
JP2000012851A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2729422B2 (ja) | 半導体装置 | |
US5707721A (en) | Methods of forming field effect transistors having oxidation-controlled gate lengths | |
KR100373709B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP3312683B2 (ja) | Mos型半導体装置とその製造方法 | |
JP2519541B2 (ja) | 半導体装置 | |
JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
JPS63227059A (ja) | 半導体装置およびその製造方法 | |
KR100197656B1 (ko) | 반도체 에스.오.아이.소자의 제조방법 | |
JP3204872B2 (ja) | Mosfet及びその製造方法 | |
JPH0794721A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031205 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |