JPH0258119A - File control system - Google Patents
File control systemInfo
- Publication number
- JPH0258119A JPH0258119A JP21036688A JP21036688A JPH0258119A JP H0258119 A JPH0258119 A JP H0258119A JP 21036688 A JP21036688 A JP 21036688A JP 21036688 A JP21036688 A JP 21036688A JP H0258119 A JPH0258119 A JP H0258119A
- Authority
- JP
- Japan
- Prior art keywords
- address
- disk
- file
- memory
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 3
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
主制御部からファイルをアクセスするファイル制御方式
に関し、
信頼性が高く高速のアクはスができるようにすることを
目的とし、
全体の制御を行う主制御部と、主メモリとファイル制御
部とが共通バスを介して接続されるシステムにおいて、
前記ファイル制御部にはOSの固定領域を格納するRO
Mと、可変情報を格納する不揮発性RAMと、ファイル
としてのワーク領域をなすRAMと、主制御部からディ
スクアクセスが行われた場合に、当該ディスクアクセス
を前記メモリ群のアクセスに変換するインターフェイス
部と、該インターフェイス部によりディスクアドレスか
ら前記メモリ群のアドレスに変換されたアドレスが前記
ROM内のアドレスであった場合にこれを更に前記不揮
発性RAMのアドレスに変換するアドレス変換テーブル
とを設けて構成する。[Detailed Description of the Invention] Regarding the file control method in which files are accessed from the main control unit, the main control unit that performs overall control and the main In a system where a memory and a file control unit are connected via a common bus,
The file control unit includes an RO that stores the fixed area of the OS.
M, a non-volatile RAM that stores variable information, a RAM that serves as a work area as a file, and an interface unit that converts the disk access into access to the memory group when the main control unit performs a disk access. and an address conversion table for further converting the address converted from a disk address to an address of the memory group by the interface unit into an address of the nonvolatile RAM when the address is an address in the ROM. do.
し産業上の利用分野]
本発明は主制御部からファイルをアクセスするファイル
制御方式に関する。Field of Industrial Application] The present invention relates to a file control method for accessing files from a main control unit.
複数又は一つの主制御部とディスク装置を制御するディ
スク制御部が共通バスを介して接続される装置において
、プログラム実行時にはOS及びアプリケーションプロ
グラムをローディングすることが行われる。近年、コン
ピュータシステムは処理の増大と共に大規模なプログラ
ムにより制御されることが多くなってきている。これに
伴い、ディスク装置等のアクセスも信頼性が高く、かつ
高速で行うことが要請されている。In a device in which a plurality of main control units or one main control unit and a disk control unit that controls a disk device are connected via a common bus, an OS and application programs are loaded when a program is executed. In recent years, computer systems are increasingly being controlled by large-scale programs as their processing capacity increases. Along with this, there is a demand for highly reliable and high-speed access to disk devices and the like.
[従来の技術1
第6図は、従来システムの構成例を示す図である。主制
御部1.主メモリ2.フロツピーデイスク(FD)制御
部3及びディスクI11 ([1部4が共通バス5を介
して接続されている。FD制一部3は、フロッピーディ
スク6を制御し、ディスク制御部4はディスク装置7を
制wJ″Ijる。ディスク装置7には、増大したプログ
ラムが格納されており、プログラム実行時には、主メモ
リ2上にディスク装置7からのデータをオーバーレイし
ながら行う。[Prior Art 1] FIG. 6 is a diagram showing an example of the configuration of a conventional system. Main control unit 1. Main memory 2. The floppy disk (FD) control section 3 and the disk I11 ([1 section 4 are connected via the common bus 5. The FD control section 3 controls the floppy disk 6, and the disk control section 4 controls the disk device. The expanded program is stored in the disk device 7, and when the program is executed, data from the disk device 7 is overlaid on the main memory 2.
発明が解決しようとする課題]
般に、ディスク装置は記録媒体上にヘッドを押付けて読
出すようになっているため、ROM。Problems to be Solved by the Invention] In general, disk devices read by pressing a head onto a recording medium, so ROM.
RAM等の半導体メモリと比較して信頼性が悪く、リー
ド(読出し)エラーが発生ずる可能性がある。Compared to semiconductor memories such as RAM, reliability is poor, and read errors may occur.
また、OS内でよく走行するところは、オーバレイする
度にディスク装置から読出す必要があるため、アクセス
に時間がかかり、装置全体の性能向−Lのネックになっ
ていた。In addition, since it is necessary to read data from the disk device every time an overlay is performed in a part of the OS that is often used, it takes time to access the data, which is a bottleneck in improving the performance of the entire device.
そこで、このような不具合を解澗するために、OSの固
定fr4i12をROM化し、あたかもディスクアクヒ
スを行うが如<ROMからデータを読出すようにするこ
とが考えられる。しかしながら、プログラムにバグ等の
発生があると、ROMの変更が必要となるため、ROM
化は難しいという問題があった。Therefore, in order to solve this problem, it is conceivable to convert the fixed OS fr4i12 into a ROM and read data from the ROM as if performing a disk access. However, if a bug occurs in the program, the ROM must be changed, so the ROM
The problem was that it was difficult to convert.
本発明はこのような課題に鑑みてなされたものであって
、信頼性が高く高速のアクセスができるようにすること
ができるファイル制御方式を提供することを目的として
いる。The present invention has been made in view of these problems, and it is an object of the present invention to provide a file control method that is highly reliable and allows high-speed access.
1課題を解決するための手段]
第1図は本発明の原理ブロック図である。第6図と同一
のものは、同一の符号を付して示す。図において、10
はファイル制御部である。該ファイル制御部10にはO
Sの固定領域を格納するROM11と、可変情報を格納
する不揮発性RAM(NVM)12と、ファイルとして
のワーク領域をなすRAM13とがファイルとして含ま
れ、これらはローカルバス15を介して接続されている
。Means for Solving 1 Problem] FIG. 1 is a block diagram of the principle of the present invention. Components that are the same as those in FIG. 6 are designated by the same reference numerals. In the figure, 10
is the file control section. The file control unit 10 has O
A ROM 11 that stores a fixed area of S, a nonvolatile RAM (NVM) 12 that stores variable information, and a RAM 13 that forms a work area as a file are included as files, and these are connected via a local bus 15. There is.
不揮発性RAM12は、通常のRAMをバッテリーで動
作させるようにしたものである。16は、インターフェ
イス部14によりディスクアドレスからROM11のア
ドレスに変換されたアドレスをNVMl2内のアドレス
にブロック単位で変換するアドレス変換テーブルである
。The nonvolatile RAM 12 is a normal RAM operated by a battery. Reference numeral 16 denotes an address conversion table that converts the address converted from the disk address to the address of the ROM 11 by the interface unit 14 to an address in the NVM12 in units of blocks.
1作用1
主制御部1からディスクに対するディスクアクはスが行
われると、この信号は共通バス5を介してファイル制御
部10に入る。ファイル制御部10内では、インタ−7
1イス部14が、このディスクアクはス信号を受L−J
ると、ディスクアクレスを対応するROM11.NVM
l 2及びRAM13(以下ICメモリと略す)のアク
セス信号に変換する。具体的には、ディスクアドレスを
1Cメモリのアドレスに変換する。この結果、対応する
ICメモリが選択され、例えばDMAによるデータ転送
が行われる。1 Effect 1 When a disk access is performed from the main control section 1 to the disk, this signal enters the file control section 10 via the common bus 5. In the file control unit 10, an interface 7
1 chair section 14 receives this disk access signal and outputs L-J.
Then, the disk address is moved to the corresponding ROM11. N.V.M.
12 and RAM 13 (hereinafter abbreviated as IC memory). Specifically, the disk address is converted to a 1C memory address. As a result, the corresponding IC memory is selected, and data transfer is performed, for example, by DMA.
主制御部1では、特にICメモリを意識することなく、
従来どおりディスクアクセスを行えば、ファイル制御部
10が自動的にICメモリのアドレスに変換する。従っ
て、本発明によればディスクアクセス用のOS等を変更
する必要がない。しかも、ファイル用のメモリとしてI
Cメモリを用いているので、信頼性が高く、高速のアク
セスを行うことができる。In the main control unit 1, without being particularly aware of the IC memory,
If a disk access is performed as before, the file control unit 10 automatically converts the address into an IC memory address. Therefore, according to the present invention, there is no need to change the OS for disk access. Moreover, I
Since C memory is used, reliability is high and high-speed access can be performed.
ここで、若し第2図に示すようにROM11内の特定1
’4[aにバグがめったものとする。バグがあったブロ
ックを訂正することは、工場サイドでROM内のプログ
ラム訂正を行った侵、出荷する必要があり、現実的に不
可能である。そこで、バッテリーでその内容が保持され
るNVMI2内の特定領域すをROM11の領域aの代
わりに用いることができれば、都合がよい。Here, as shown in FIG.
'4 [a] has a rare bug. Correcting a block with a bug requires correction of the program in the ROM at the factory and shipping, which is practically impossible. Therefore, it would be convenient if a specific area in the NVMI 2, whose contents are held by a battery, could be used instead of area a in the ROM 11.
本発明では、主制御部1からアクセスした領域がROM
11内のバグ領jiilBaであった場合、予めアドレ
ス変換テーブル16には、当該ROMアドレスfa R
aに対応するNVMI2内のアドレス順limbが格納
されている。従って、インターフェイス部14で変換さ
れたROMアドレスは、アドレス変換テーブル16でN
VMアドレスに変換され、NVMI2内の対応するアド
レス順gbがアクセスされる。このようにして、本発明
によればROM内の特定領域がバグ等により使用できな
い場合でも、ICメモリをファイルとして用いることが
できる。In the present invention, the area accessed from the main control unit 1 is the ROM.
11, the address conversion table 16 contains the ROM address faR
The address order limb in NVMI2 corresponding to a is stored. Therefore, the ROM address converted by the interface section 14 is
It is converted into a VM address, and the corresponding address order gb in NVMI2 is accessed. In this way, according to the present invention, even if a specific area in the ROM cannot be used due to a bug or the like, the IC memory can be used as a file.
次にOSのモジュールを前記ICメモリにどのように割
り当てたかについて説明する。第3図はOSのモジュー
ル構造を示す図である。A1はスーパバイザ、A2はジ
ョブマネージャ、A3はトランザクションマネージャ、
A4は端末制御、A5はファイル制御マネージャである
。これらA1〜A5より構成される領域AはOSのシス
テムが変わっても変更を要しないプログラムである。B
1は回線ハード、B2はネットワーク管理である。Next, a description will be given of how OS modules are allocated to the IC memory. FIG. 3 is a diagram showing the module structure of the OS. A1 is the supervisor, A2 is the job manager, A3 is the transaction manager,
A4 is a terminal control, and A5 is a file control manager. Area A consisting of these A1 to A5 is a program that does not require changes even if the OS system changes. B
1 is line hardware, and B2 is network management.
B1.B2より構成される領[Bは、ホスト側と接続さ
れ、通信プロトコルにより変化するプログラムである。B1. B2 is a program that is connected to the host side and changes depending on the communication protocol.
Cは回線ハードのみによりなっており、端末と接続され
る。この領域Cは端末の秤類により変化するプログラム
である。C consists only of line hardware and is connected to the terminal. This area C is a program that changes depending on the scale of the terminal.
そこで、前記したOSのシステム構成により変化しない
ft1m△の部分をROM11に格納し、パラメータの
変更程度で走行するプログラムよりなる領域BをNVM
I2に格納し、その他のプログラムがワーク又はコンテ
ンポラリ的に使用する領域CとしてRAM13を割り当
てるようにすれば?i1合がよいことになる。Therefore, the portion of ft1m△ that does not change depending on the OS system configuration described above is stored in the ROM 11, and the area B consisting of the program that runs when the parameters are changed is stored in the NVM.
What if I store it in I2 and allocate RAM13 as area C for work or contemporary use by other programs? i1 go is good.
[実施例]
以下、図面を参照して本発明の実施例を詳細に説明する
。[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第4図は本発明の一実施例を示す構成ブロック図である
。第1図、第6図と同一のものは、同の符号を付して示
す。インターフェイス部14は、DMA制御時に共通バ
ス5の制御を行うC−BUS DM△制御部(以下D
MA制御部と略す)14aと、内部インターフェイスレ
ジスタの制御を行うC−Bus P−MODEfil
ll1部([FPモード制御部と略す)14bより構成
されている。FIG. 4 is a block diagram showing an embodiment of the present invention. Components that are the same as those in FIGS. 1 and 6 are designated by the same reference numerals. The interface unit 14 is a C-BUS DMΔ control unit (hereinafter referred to as D
(abbreviated as MA control unit) 14a, and C-Bus P-MODEfil that controls internal interface registers.
It is composed of a ll1 section (abbreviated as FP mode control section) 14b.
21はMPU、22はROM、23i;&RAMである
。ROM22.RAM23は3M1t(7)7フイル制
■用のICメモリである。ファイル記憶用のICメモリ
(ROM11.NVMI2.RAM13)と区別するた
めに、これらメモリをROM1.RAM1と記し、ファ
イル記憶用のICメモリをROM2.RAM2と記して
示す。24はMPU 21のリード・ライトのタイミン
グを制御するMPU制御部、25は共通バス5とローカ
ルバス15を接続するドライバ・レシーバ(DV/RV
)である。このように構成された回路の動作を第5図の
フローチャートを参照しながら説明ずれば、以下のとお
りである。21 is an MPU, 22 is a ROM, and 23i;&RAM. ROM22. The RAM 23 is an IC memory for the 3M1t(7) 7-file system. In order to distinguish these memories from the IC memory (ROM11.NVMI2.RAM13) for file storage, these memories are ROM1. It is designated as RAM1, and the IC memory for file storage is designated as ROM2. It is indicated as RAM2. 24 is an MPU control unit that controls read/write timing of the MPU 21; 25 is a driver/receiver (DV/RV) that connects the common bus 5 and the local bus 15;
). The operation of the circuit configured as described above will be explained below with reference to the flowchart shown in FIG.
先ず主制御部1からディスクに対してリードコマンドが
発行されると(■)、このコマンドは共通バス5を介し
てファイル制御部10に入る。MPU21は、このコマ
ンドを解析する(■)。具体的には、参照したアドレス
からROM11.NVMI 2.RAM13であるか又
はディスクであるかを判定する。ICメモリアドレスで
あった場合には、その結果をインターフェイスn514
に与える。それと同時にMPU21はアドレス変換テー
ブル16を参照し、主制御部1より発行されたブロック
毎のディスクアドレスが、ROM11の特定領域a(第
2図参照)に対応するアドレスであるかどうかを判定す
る(■)。First, when a read command is issued from the main control section 1 to the disk (■), this command enters the file control section 10 via the common bus 5. The MPU 21 analyzes this command (■). Specifically, from the referenced address, ROM11. NVMI2. It is determined whether it is the RAM 13 or the disk. If it is an IC memory address, the result is sent to the interface n514.
give to At the same time, the MPU 21 refers to the address conversion table 16 and determines whether the disk address for each block issued by the main control unit 1 is an address corresponding to the specific area a (see FIG. 2) of the ROM 11 ( ■).
主制御部1より発行されたディスクアドレスがROM1
1内特定領域に対応するアドレスであった場合には、イ
ンターフェイス部14は当該アドレスに対応するアドレ
ス変換テーブル16の出力を、そうでない場合には、P
モード制御部14bによるディスクアドレスからICメ
モリアドレスへの変換結果を内部レジスタに書込む。こ
の結果、ICメモリの該当する領域が判定される(■)
。The disk address issued by main control unit 1 is ROM1
If the address corresponds to a specific area within 1, the interface unit 14 outputs the output of the address conversion table 16 corresponding to the address;
The result of the conversion from the disk address to the IC memory address by the mode control unit 14b is written into the internal register. As a result, the corresponding area of the IC memory is determined (■)
.
次に、D M A 1Ill 8部14aは、該当する
ICメモリの該当する領域からのデータを読出して、主
メモリ2にDMA転送する〈■)。全てのデータの転送
が終了したら、MPtJ 21は主制罪部1に終了通知
を発する(■)。Next, the DMA1Ill8 unit 14a reads the data from the corresponding area of the corresponding IC memory and transfers it to the main memory 2 by DMA (■). When the transfer of all data is completed, the MPtJ 21 issues a completion notification to the main crime department 1 (■).
上述の説明では、ROMにバグが発生した場合のNVM
へのアドレス変換を例にとって説明したが、ROM化し
たデータについて変更が生じた場合についても同様に本
発明を適用することができる。また、他の応用例として
、アドレス変換テーブルを、ディスクアドレスからIC
メモリへのディスクのセクタ単位の変換制御にも使用す
ることができる。すなわち、ディスクアドレス上に、R
OM、RAM、NVMをセクタ単位に、プログラム、ま
たはデータの構成に応じて柔軟にマツピングすることが
できる。In the above explanation, NVM when a bug occurs in ROM
Although the explanation has been given using an example of address conversion to ROM, the present invention can be similarly applied to a case where a change occurs in data stored in a ROM. In addition, as another application example, the address conversion table can be changed from disk address to IC.
It can also be used to control sector-by-sector conversion of disks into memory. That is, on the disk address, R
OM, RAM, and NVM can be flexibly mapped sector by sector according to the program or data configuration.
[発明の効果]
以上詳細に説明したように、本発明によればOSの固定
領域を格納するROMと、可変情報を格納する不揮発性
RAMと、ファイルとしてのワーク領域をなすRAMを
設け、これらをディスクアクヒスと金(同様に主Ili
IIwJ部からアクセスできるように構成することによ
り、信頼性が高く高速のアクセスができるようにするこ
とができるファイル制御方式を提供することができる。[Effects of the Invention] As explained in detail above, according to the present invention, a ROM that stores a fixed area of the OS, a nonvolatile RAM that stores variable information, and a RAM that forms a work area as a file are provided. The disk Akhis and gold (as well as Lord Ili
By configuring the file so that it can be accessed from the IIwJ section, it is possible to provide a file control method that allows highly reliable and high-speed access.
また、本発明によれば、バグ等によりROM内の特定領
域が使用できなくなった場合には、当該アドレス領域を
更にアドレス変換してNVMの特定領域に削り撮ってや
ることにより、ROMのその他の領域はそのまま有効に
用いることができるので、ファイルのROM化(更には
ICメモリ化)が可能となる。Further, according to the present invention, when a specific area in the ROM becomes unusable due to a bug or the like, the address area is further converted into an address and removed to a specific area in the NVM, so that other areas in the ROM can be used. Since the area can be used effectively as it is, files can be converted into ROM (or even IC memory).
第1図は本発明の原理ブロック図、
第2図はアドレス変換の説明図、
第3図はOSのモジュール構造を示す図、第4図は本発
明の一実施例を示す構成ブロック図、
第5図はディスクアクセス時の動作を示ずフローチャー
ト、
第6図は従来システムの構成例を示す図である。
第1図において、
1は主制罪部、
2は主メモリ、
5は共通バス、
10はファイル制御部、
ゴ 1 はROM 、
12はNVM、
3はRAM、
4はインターフェイス部、
5はローカルバス
6はアドレス変換テーブルである。
特許出願人 it 通−株 式 会 社代 理
人 弁理士 井 島 藤 冶外1
名
繭
図
負可2
3ヨ
ディスクアクセス時の動作を示すフローテヤト
繭5
5賢Fig. 1 is a principle block diagram of the present invention; Fig. 2 is an explanatory diagram of address conversion; Fig. 3 is a diagram showing the module structure of the OS; Fig. 4 is a configuration block diagram showing an embodiment of the present invention; FIG. 5 is a flowchart that does not show the operation during disk access, and FIG. 6 is a diagram showing an example of the configuration of a conventional system. In Figure 1, 1 is the main control unit, 2 is the main memory, 5 is the common bus, 10 is the file control unit, 1 is the ROM, 12 is the NVM, 3 is the RAM, 4 is the interface unit, and 5 is the local bus. 6 is an address conversion table. Patent Applicant IT Tsu-Stock Company Agent
Person Patent Attorney Fuji Ijima Jigai 1
Famous cocoon diagram Negative 2 3 Flowtayato showing the operation when accessing the disk 5 5 wise
Claims (1)
ファイル制御部(10)とが共通バス(5)を介して接
続されるシステムにおいて、前記ファイル制御部(10
)にはOSの固定領域を格納するROM(11)と、 可変情報を格納する不揮発性RAM(12)と、ファイ
ルとしてのワーク領域をなすRAM(13)と、 主制御部(1)からディスクアクセスが行われた場合に
、当該ディスクアクセスを前記メモリ群のアクセスに変
換するインターフェイス部(14)と、 該インターフェイス部(14)によりディスクアドレス
から前記メモリ群のアドレスに変換されたアドレスがR
OM(11)内のアドレスであつた場合にこれを更に不
揮発性RAM(12)のアドレスに変換するアドレス変
換テーブル(16)とを設けたことを特徴とするファイ
ル制御方式。[Scope of Claims] In a system in which a main control unit (1) that performs overall control, a main memory (2), and a file control unit (10) are connected via a common bus (5), Part (10
) contains a ROM (11) that stores the fixed area of the OS, a non-volatile RAM (12) that stores variable information, a RAM (13) that serves as a work area as a file, and a disk from the main control unit (1). an interface unit (14) that converts the disk access into an access to the memory group when an access is performed; and an address converted from a disk address to an address of the memory group by the interface unit (14) is R.
A file control method characterized in that an address conversion table (16) is provided for converting an address in an OM (11) to an address in a non-volatile RAM (12).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21036688A JPH0258119A (en) | 1988-08-23 | 1988-08-23 | File control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21036688A JPH0258119A (en) | 1988-08-23 | 1988-08-23 | File control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0258119A true JPH0258119A (en) | 1990-02-27 |
Family
ID=16588174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21036688A Pending JPH0258119A (en) | 1988-08-23 | 1988-08-23 | File control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0258119A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148583A (en) * | 1992-06-22 | 2000-05-30 | Hitachi Ltd | Semiconductor storage device |
-
1988
- 1988-08-23 JP JP21036688A patent/JPH0258119A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148583A (en) * | 1992-06-22 | 2000-05-30 | Hitachi Ltd | Semiconductor storage device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100592271C (en) | Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine | |
JP3181515B2 (en) | Data transfer method and data transfer device using the method | |
CN111177027A (en) | Dynamic random access memory, memory management method, system and storage medium | |
JPH0258119A (en) | File control system | |
JP2981711B2 (en) | Disk storage device | |
JPH0283736A (en) | Osc detection system for buffer memory controller | |
JP3130798B2 (en) | Bus transfer device | |
JPH0821009B2 (en) | CHANNEL CONTROLLER INITIALIZATION METHOD AND SYSTEM FOR THE INITIALIZATION | |
JPH03656B2 (en) | ||
JPH02120927A (en) | File control system | |
JP2003330871A (en) | Data transfer device | |
JP3456234B2 (en) | Target device | |
JPH0754544B2 (en) | Image memory access circuit | |
JPH01273131A (en) | Program correcting system | |
JPS59133613A (en) | Software verifying method of process controller | |
JPH0240760A (en) | Information processor | |
JP3299147B2 (en) | Cache control circuit | |
JPH03219342A (en) | Programmable address conversion system | |
JPH1040213A (en) | Method for transferring dma data of information processor | |
JPH05257831A (en) | Input/output processor | |
JPH1196107A (en) | Request management circuit | |
JPH07175602A (en) | Hard disk emulator | |
JPH11184797A (en) | Dma controller and method therefor and recording medium for recording control program | |
JPS6180344A (en) | Initial microprogram loading control system | |
JPH01177151A (en) | Information processing system |