JPH03219342A - Programmable address conversion system - Google Patents

Abstract

PURPOSE:To make it possible to directly apply the program of a certain device to another device as it is by temporarily converting the output address of a CPU to another address and then accessing a memory. CONSTITUTION:Address data outputted from the CPU 10 are inputted to a 1st memory (memory 1), which executes the address conversion of the address data based upon the prescribed algorithm. When addresses 0 to 2 are outputted from the CPU 10 to the memory 1 for instance, the memory 1 allocates addresses 7, 2, 4 to the inputted addresses. The converted address data are applied to a 2nd memory (memory 2) as addresses and data are written or read out in/from the applied addresses from the CPU 10. Thereby, even if the CPU 10 runs a program used by another device, the memory 1 executes address conversion matched with the CPU 10. Thus, the program of a certain device can be directly applied to another device, as it is.

Description

【発明の詳細な説明】 ［［要］ ある装置に与えるアドレスをプログラマブルに変換でき
るようにしたプログラマブルアドレス変換方式に関し、 ある装置に他の装置のプログラムをそのまま適用できる
ようにすることを目的とし、 データ及びアドレスデータを出力するＣＰＵと、該ＣＰ
Ｕより出力されるアドレスデータを受けてアドレス変換
を行い、変換されたデータを出力する第１のメモリと、
該第１のメモリの出力データをアドレスデータとして受
け、該アト１ノスデータでアクセスされる番地にＣＰＵ
からのデータを書込み、或いは該番地からデータを読出
すようにした第２のメモリとにより構成される。[Detailed Description of the Invention] [Required] This invention relates to a programmable address conversion method that enables programmable conversion of an address given to a certain device, and aims to enable a program for another device to be applied to a certain device as is. A CPU that outputs data and address data, and
a first memory that receives address data output from U, performs address conversion, and outputs the converted data;
The CPU receives the output data of the first memory as address data, and sends the CPU to the address accessed by the at1nos data.
A second memory is configured to write data from or read data from the address.

［産業上の利用分野コ 本発明はある装置に与えるアドレスをプログラマブルに
変換できるようにしたプログラマブルアドレス変換方式
に関する。[Industrial Application Field] The present invention relates to a programmable address conversion method that allows programmable conversion of an address given to a certain device.

［従来の技術］ 現在のパソコン、オフコン、ワークステーション等のメ
モリ構成は、装置毎にそれぞれ異なっている。そして、
各装置内のＣＰＵとメモリとの関係は第７図に示すよう
なものである。（ａ）はＣＰＵＩから直接メモリ２をア
クセスしてデータの書込みと読出しを行うものである。[Prior Art] The memory configurations of current personal computers, office computers, workstations, etc. differ from device to device. and,
The relationship between the CPU and memory in each device is as shown in FIG. In (a), the memory 2 is directly accessed from the CPU to write and read data.

（ｂ）はＣＰＵ１のアドレス出力をいったんメモリコン
トローラ３に入れてアドレスをメモリコントローラ３の
制御下に置き、メモリ２をアクセスするようにしたもの
である。In (b), the address output of the CPU 1 is once input to the memory controller 3, the address is placed under the control of the memory controller 3, and the memory 2 is accessed.

［発明か解決しようとする課題］ 従来の方式では、プログラムとそれにより動作させられ
る装置は１対１に対応しており、他の異なった装置には
同一プログラムを適用することができないという問題が
あった。[Problem to be solved by the invention] In the conventional system, there is a one-to-one correspondence between a program and a device operated by the program, and there is a problem that the same program cannot be applied to different devices. there were.

本発明はこのような課題に鑑みてなされたものであって
、ある装置に他の装置のプログラムをそのまま適用でき
るようにすることができるプロクラマブルアドレス変換
方式を提供することを目的としている。The present invention has been made in view of the above problems, and an object of the present invention is to provide a programmable address conversion method that allows a program of another device to be applied to a certain device as is.

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。図において、
１０はデータ及びアドレスデータを出力するＣＰＵ、１
１は該ＣＰＵｌ０より出力されるアドレスデータを受け
てアドレス変換を行い、変換されたデータを出力する第
１のメモリ、１２は該第１のメモリ１１の出力データを
アドレスデータとして受け、該アドレスデータでアクセ
スされる番地にＣＰＵｌ０からのデータを書込み、或い
は該番地からデータを読出すようにした第２のメモリで
ある。[Means for Solving the Problems] FIG. 1 is a block diagram of the principle of the present invention. In the figure,
10 is a CPU that outputs data and address data;
1 is a first memory that receives address data output from the CPU10, performs address conversion, and outputs the converted data; 12 receives output data from the first memory 11 as address data; This is a second memory in which data from the CPU 10 is written to or read from an address accessed by the CPU 10.

［作用コ ＣＰＵｌ０から出力されたアドレスデータは、第１のメ
モリ（以下メモリ］と略す）に入り、所定のアルゴリス
ムでアドレス変換される。第２図は本発明の作用説明図
で、メモリ］のアドレス人力とアドレス出力との関係を
示す図である。例えば、メモリ１にＣＰ　Ｕ　１．　Ｏ
から０．　１．　２．・・というふうにアドレスか出力
されると、メモリ］はこれら入力に対して７，２．４．
・・というようなアドレスを割当て、出力する。この変
換されたアドレスデータは第２のメモリ　（以下メモリ
２と略す）にアドレスとして与えられ、与えられてアド
レスの番地にＣＰＵｌ０からデータが書込まれ、或いは
データが読出される。[Action] The address data output from the CPU 10 enters the first memory (hereinafter abbreviated as memory) and is converted into an address using a predetermined algorithm. FIG. 2 is an explanatory diagram of the operation of the present invention, and is a diagram showing the relationship between the address input of the memory and the address output. For example, CPU 1. O
From 0. 1. 2. . . , the address is output, and the memory] is 7, 2, 4 . . . for these inputs.
Assign and output an address such as... This converted address data is given as an address to a second memory (hereinafter abbreviated as memory 2), and data is written or read from the CPU 10 at the given address.

本発明によれば、ＣＰＵｌ０で他の装置で用いたプログ
ラムを走らせる場合でも、メモリ１で本装置に対応した
番地にアドレス変換してくれるので、ＣＰＵｌ０として
は他の装置に対してプログラムを実行しているという認
識が不必要となる。According to the present invention, even when CPU10 runs a program used in another device, the address is converted to an address corresponding to this device in memory 1, so CPU10 can execute the program for the other device. There is no need to be aware that this is the case.

［実施例コ 以下、図面を参照して本発明の実施例を詳細に説明する
。[Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第３図は本発明の一実施例を示す構成ブロック図である
。第１図と同一のものは、同一の符号を付して示す。図
において、１１はメモリ］としてのアドレス変換ＲＡＭ
、１２はメモリ２としてのメインＲＡＭである。２０は
アドレス変換ＲＡＭ］］にアドレス変換用のデータを書
込む制御を行う第２のＣＰＵ　（以下ＣＰＵ２と略す）
である。FIG. 3 is a block diagram showing an embodiment of the present invention. Components that are the same as those in FIG. 1 are designated by the same reference numerals. In the figure, 11 is an address conversion RAM as a memory.
, 12 is a main RAM serving as the memory 2. 20 is a second CPU (hereinafter abbreviated as CPU2) that controls writing data for address conversion into the address conversion RAM].
It is.

２１はアドレスとして第１のＣＰＵｌ０　（以下ＣＰＵ
Ｉと略す）のものを用いるか、ＣＰＵ２のものを用いる
かの切換え制御を行うアドレス変換制御回路である。21 is the address of the first CPUl0 (hereinafter CPU
This is an address conversion control circuit that performs switching control between using the address conversion control circuit (abbreviated as I) and the use of the CPU2.

ＣＰＵ２のアドレスはアドレス変換制御回路２１に入り
、データはアドレス変換ＲＡＭＩ　１に入っている。Ｃ
ＰＵ２からはアドレス変換制御回路２１に制御信号Ｗが
入り、ＣＰＵＩからアドレス変換制御回路２１にライト
・リード信号Ｗ／Ｒが入っている。また、アドレス変換
制御回路２１からはＣＰＵＩにレディ　（ＲＥＡＤＹ）
信号が入っている。前記Ｗ／Ｒ信号はメインメモリ］２
にも入っている。このように構成された回路の動作を説
明すれば、以下のとおりである。The address of the CPU 2 is entered into the address translation control circuit 21, and the data is entered into the address translation RAMI 1. C
A control signal W is input from the PU 2 to the address conversion control circuit 21, and a write/read signal W/R is input from the CPUI to the address conversion control circuit 21. Also, the address conversion control circuit 21 sends a READY signal to the CPUI.
There's a signal. The W/R signal is in the main memory]2
It's also included. The operation of the circuit configured as described above will be explained as follows.

（初期設定） この時には、ＣＰＵ２からの制御信号Ｗにより、アドレ
ス変換制御回路２１がＣＰＵ２側のアドレスを選択する
ようにする。この状態で、ＣＰＵＩからのアドレス（第
２図の左側の欄のアドレス）を予め分かっている第２図
に示すような新アドレス（右側の欄のアドレス）に変換
するためのデータをＣＰＵ２からデータバス２２に乗せ
てやる。(Initial Setting) At this time, the address conversion control circuit 21 selects the address on the CPU 2 side by the control signal W from the CPU 2. In this state, the CPU 2 sends data to convert the address from the CPU (the address in the left column in Figure 2) to a new address (the address in the right column) that is known in advance as shown in Figure 2. I'll put you on bus 22.

この状態で、アドレス変換制御回路２１から書込み信号
ＷＥをアドレス変換ＲＡＭＩ　１に与えてやり、データ
バス２２上のアドレス変換データをアドレス変換ＲＡＭ
ＩＩに順次書込んでいく。In this state, the write signal WE is given from the address conversion control circuit 21 to the address conversion RAMI 1, and the address conversion data on the data bus 22 is transferred to the address conversion RAMI 1.
Sequentially write to II.

本発明によれば、ＣＰＵ２からアドレス変換ＲＡＭＩＩ
に与えるアドレスデータを変更することニヨリ、プログ
ラマブルなアドレス変換か行え、任意の装置に対してＣ
ＰＵＩからは装置の種類を意識することなく、プログラ
ムの実行を行うことができる。According to the present invention, from the CPU 2 to the address translation RAM II
You can perform programmable address conversion by changing the address data given to the C
Programs can be executed from the PUI without being aware of the type of device.

（通常動作時） この時、アドレス変換制御回路２１は、ＣＰＵＩ側のア
ドレスを選択するようになっている。ＣＰＵ１からメイ
ンメモリ１２をアクセスした時、そのアドレスかアドレ
ス変換を行う領域であると、アドレス変換制御回路２１
はアドレス変換ＲＡＭ１］にアドレスと出力イネーブル
信号ＯＥを出力する。この結果、アドレス変換ＲＡＭＩ
　］からは初期設定で設定したアドレスが出力される。(During normal operation) At this time, the address conversion control circuit 21 selects the address on the CPUI side. When the main memory 12 is accessed from the CPU 1, if the address is an area for address conversion, the address conversion control circuit 21
outputs the address and output enable signal OE to the address conversion RAM1]. As a result, the address translation RAMI
] will output the address set in the initial settings.

ここで、メインＲＡＭ１２かアクセス可能となるため、
アドレス変換制御回路２１は、ＣＰＵＩにレディ（ＲＥ
ＡＤＹ）信号を返す。この結果、アドレス変換されたア
ドレスで指定される番地にＣＰＵＩからのデータがＷ／
Ｒパルスにより書込まれることになる。At this point, main RAM 12 can be accessed, so
The address conversion control circuit 21 sends a ready (RE) signal to the CPUI.
ADY) signal is returned. As a result, the data from the CPUI is transferred to the address specified by the converted address.
It will be written by the R pulse.

以上、データの書込みの場合について説明したが、メイ
ンＲＡＭ１２に書込まれたデータを読出す場合も同様で
ある。即ち、ＣＰＵＩ側のアドレスはアドレス変換ＲＡ
ＭＩＩに入って、所定のアドレスに変換される。この変
換されたアト１／スがメインＲＡＭ１２にアドレスとし
て入り、該当番地に格納されていたデータをＷ／Ｒパル
スにより読出し、データバス１３に乗せる。ＣＰＵＩは
、必要に応じてこのデータを内部に取込んで所定のデー
タ処理を行うことかできる。Although the case of writing data has been described above, the same applies to the case of reading data written to the main RAM 12. In other words, the address on the CPUI side is the address translation RA.
It enters the MII and is translated into a predetermined address. This converted AT1/S is entered into the main RAM 12 as an address, and the data stored at the corresponding address is read out by the W/R pulse and placed on the data bus 13. The CPUI can internally take in this data and perform predetermined data processing as necessary.

第４図は表示画面上の対応関係を示す図である。FIG. 4 is a diagram showing the correspondence on the display screen.

（ａ）は他の装置をエミュレートする装置の画面に対応
したアドレスを、（ｂ）は今、エミュレートすることで
実現しようとしている装置の画面に対応したアドレスを
それぞれ示している。（ａ）の画面はアドレスのオフセ
ット値が４０００００００で１２８０（横）ｘ７６８　
（縦）ドツトの画面を、（ｂ）の画面はアドレスのオフ
セット値がＥｏｏｏｏて、１１２０（横）ｘ７００　（
縦）ドツトの画面をそれぞれ示している。画面上のアド
レスはオフセットを引いた形で示されている。(a) shows an address corresponding to the screen of a device that emulates another device, and (b) shows an address corresponding to the screen of the device that is currently being emulated. The screen in (a) has an address offset value of 40000000 and is 1280 (horizontal) x 768
The (vertical) dot screen, (b) screen has an address offset value of Eoooo, 1120 (horizontal) x 700 (
Vertical) Each screen shows a dot. Addresses on the screen are shown with offsets subtracted.

これからやろうとしていることは、（ｂ）の画面構成を
している装置のプログラム（ソフトウェア）を変更せず
に、実際の装置の画面構成（ａ）に表示させることであ
り、これをアドレス変換を行い実現させる。この時のア
ドレスの対応は、第５図に示すようなものとなる。ＣＰ
ＵＩにより指定されるアクセスアドレスを出力する。こ
れに対し、アドレス変換ＲＡＭＩ　：Ｉは、実書込みア
ドレスで示されるアドレスに変換する。この場合に、実
書込みアドレスを点線で区切った右側のアドレスを２で
割った値をアドレス変換ＲＡＭＩＩへ書込む。このよう
な操作を行うのは、アドレス変換は、１７ビツト必要で
あるが、１７ビツト幅のアドレスで８ビツトのアドレス
データを取出しても、変換は行なえない（１７ビツト幅
のデータが必要）。そこで、アドレス変換ＲＡＭの容量
を変えずに、１６ビツト幅のアドレスで１６ビツト幅の
データを取出すことで、アドレス変換か行なえるからで
ある（１６ビツトプロセツサはアドレス０を持たず、２
バイト上位・下位を独立して制御するものが多く、２バ
イト単位のアドレス変換の方か都合か良い）。この結果
、１６ビツトのデータ００００Ｈ−ＤＡＢ５Ｈ（Ｈは１
６進を示す）までが実書込みアドレスとしてメインＲＡ
Ｍ１２へ書込まれる。What we are going to do now is to display the screen configuration (a) of the actual device without changing the program (software) of the device that has the screen configuration (b), and convert this to the address conversion. and make it happen. The address correspondence at this time is as shown in FIG. C.P.
Outputs the access address specified by the UI. On the other hand, address conversion RAMI:I converts the address to the address indicated by the actual write address. In this case, the value obtained by dividing the address on the right side of the actual write address separated by the dotted line by 2 is written to the address conversion RAM II. To perform such an operation, address conversion requires 17 bits, but even if 8-bit address data is extracted with a 17-bit width address, conversion cannot be performed (17-bit width data is required). Therefore, address conversion can be performed by extracting 16-bit wide data using a 16-bit wide address without changing the capacity of the address conversion RAM (a 16-bit processor does not have address 0, but
Many control the upper and lower bytes independently, so it may be better to convert addresses in 2-byte units.) As a result, 16-bit data 0000H-DAB5H (H is 1
(indicates hexadecimal) is the main RA address as the actual write address.
Written to M12.

次に、ソフトウェアか何番地からアクセスし７た時、ア
ドレス変換を行うか設定する。図の場合にはＥ　Ｃ’１
０００かアドレス変換開始番地である。これで、初期設
定か終わり、実際の動作に移る。Next, set from which address the software will perform address conversion when accessed. In the case of the figure, E C'1
000 or the address translation start address. This completes the initial setup and moves on to actual operation.

今、ソフトウェアが第５図に示す画面左下のＦ７Ｅ４４
をアクセスしたとする。この時、アトレス変換ＲＡＭＩ
　１からは、ＤＡ７０か出力されるので、これらデータ
をメインＲＡＭ１２アドレスＡ１６〜ＡＩ（アドレス１
６ビツト目〜アドレス１ビツト目）として使用し、Ａ３
１〜Ａ１７（アドレス３１ビツト目〜アドレス１７ビ・
ソト目）は４０００００００番地を指すようにする（装
置の画面アドレスＡ３１〜Ａ１７は固定のために、）＼
−ド的に画面アドレスＡ３１〜Ａ１７を出力する）。こ
れによって、書込むべきアドレスは４００１Ｂ４ＥＯＨ
となり、実際の画面の意図すべき場所のデータの読み書
きができることになる。第６図は画面表示領域を示す図
で、斜線部か画面表示領域を示す。Now, the software is F7E44 at the bottom left of the screen shown in Figure 5.
Suppose you access . At this time, address conversion RAMI
Since DA70 is output from 1, these data are stored in the main RAM 12 addresses A16 to AI (address 1
(6th bit to 1st bit of address), A3
1 to A17 (31st bit of address to 17th bit of address
Soto) should point to address 40000000 (because the device screen addresses A31 to A17 are fixed)\
- Output screen addresses A31 to A17 in a code-like manner). With this, the address to write to is 4001B4EOH
This means that you can read and write data at the intended location on the actual screen. FIG. 6 is a diagram showing the screen display area, and the shaded area indicates the screen display area.

［発明の効果コ 以上、詳細に説明したように、本発明によればＣＰＵ“
の出力アドレスをいったん他のアドレスに変換した後、
メモリをアクセスする構成とすることにより、ある装置
に他の装置のプログラムをそのまま適用できるようにす
ることができる。[Effects of the Invention] As explained in detail above, according to the present invention, the CPU “
Once the output address of is converted to another address,
By configuring the memory to be accessed, a program from another device can be applied to a certain device as is.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の原理ブロック図、 第２図はアドレス変換の様子を示す図、第３図は本発明
の一実施例を示す構成ブロック図、 第４図は表示画面上の対応関係を示す図、第５図はアド
レスの対応を示す図、 第６図は画面表示領域を示す図、 第７図は従来のメモリアクセス方式を示す図である。 第１図において、 １０はＣＰＵ。 １１は第１のメモリ、 １２は第２のメモリである。Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a diagram showing address conversion, Fig. 3 is a configuration block diagram showing an embodiment of the present invention, and Fig. 4 shows the correspondence on the display screen. 5 is a diagram showing address correspondence, FIG. 6 is a diagram showing a screen display area, and FIG. 7 is a diagram showing a conventional memory access method. In FIG. 1, 10 is a CPU. 11 is a first memory, and 12 is a second memory.

Claims (1)

【特許請求の範囲】 データ及びアドレスデータを出力するＣＰＵ（１０）と
、 該ＣＰＵ（１０）より出力されるアドレスデータを受け
てアドレス変換を行い、変換されたデータを出力する第
１のメモリ（１１）と、 該第１のメモリ（１１）の出力データをアドレスデータ
として受け、該アドレスデータでアクセスされる番地に
ＣＰＵ（１０）からのデータを書込み、或いは該番地か
らデータを読出すようにした第２のメモリ（１２）とに
より構成されたプログラマブルアドレス変換方式。[Claims] A CPU (10) that outputs data and address data, and a first memory (10) that receives address data output from the CPU (10), performs address conversion, and outputs the converted data. 11), and receives the output data of the first memory (11) as address data, and writes data from the CPU (10) to the address accessed by the address data, or reads data from the address. A programmable address conversion system configured with a second memory (12).