JPH0256949A - 分離構造を有する半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置およびその製造方法に関し、特に
半導体集積回路装置における素子間の分離構造およびそ
の製造方法に関するものである。

［従来の技術］ 第３Ａ図〜第３Ｅ図は従来の溝形分離構造を形成するた
めの半導体装置の製造方法の一例を主な工程順に従って
示す部分断面図である。以下、これらの図を参照して、
従来の溝型分離構造の製造方法について説明する。

まず、第３Ａ図を参照して、Ｐ−型半導体基板１の表面
にＮ型不純物をイオン注入によって導入し、熱処理を施
すことにより高不純物濃度のＮ＋型埋込層２が形成され
る。その後、このＮ＋型埋込層２の上には低不純物濃度
のＮ−型エピタキシャル層３が形成される。

次に、第３Ｂ図を参照して、Ｎ−型エピタキシャル層３
の上には膜厚１μｍ程度の酸化膜６４が形成される。こ
の酸化膜６４はその上に堆積されたレジスト８をマスク
として選択的に除去される。

第３Ｃ図に示すように、選択的に残された酸化膜６４を
マスクとして、酸化膜６４が除去された領域の半導体基
板が異方性エツチングにより、Ｐ−型半導体基板１の表
面を越える深さまでエツチングされる。その結果、溝Ｇ
２が形成される。

第３Ｄ図を参照して、酸化膜６４をマスクとして溝０２
の底面のみにＰ型不純物が導入され、熱処理が施される
ことにより、Ｐ十型チャネルストッパ層４３が溝６２の
下部に形成される。その後、酸化膜６４が除去された後
、溝６２を埋込むように酸化膜６５が堆積される。この
とき、Ｎ−型エピタキシャル層３上に堆積される酸化膜
６５の厚みは、溝０２の幅Ｗ、（１〜２μｍ程度）と同
程度必要とされる。これは、酸化膜６５の窪みＫが溝Ｇ
２にかからない程度に酸化膜６５が溝Ｇ２を十分埋込む
必要があるからである。

その後、第３Ｅ図に示すように、エッチバック等の技術
を用いて、酸化膜６５の溝０２の上部に生じた窪みＫを
軽減しながら、Ｎ−型エピタキシャル層３の表面が露出
するまで酸化膜６５が除去される。

上述のような製造方法によって従来の溝型分離構造は形
成されるが、これを改善したものとしては特開昭６０−
３９８４６号公報、特開昭６０−１６１６３１号公報等
に開示されている。

［発明が解決しようとする課題］ 従来の溝型分離構造の製造方法によれば、溝の幅Ｗ、は
その溝が形成されるときのマスクパターンの幅、すなわ
ち、第３Ｂ図における酸化膜６４のパターン幅Ｗ２によ
って決定される。さらに、酸化膜６４のパターン幅Ｗ２
は、これをバターニングするためのマスクであるレジス
ト８のパターン幅Ｗ、によって決定される。したがって
、溝の幅Ｗ、の下限はレジストのパターニング技術の限
界によって決定されてしまうという問題点があった。

一方、溝の幅を狭くすると、酸化膜等を堆積することに
よってその溝を埋込むとき、溝の内部を完全に埋めるこ
とが困難であるという問題点があった。

そこで、この発明は上記のような問題点を解消するため
になされたもので、溝の幅をレジストのパターニング技
術の限界とは無関係に狭くすることが可能であり、さら
に溝を酸化膜等の絶縁膜で埋込む工程をなくすことがで
きる分離構造を有する半導体装置およびその製造方法を
提供することを目的とする。

［課題を解決するための手段］ この発明に従った分離構造を有する半導体装置は、ある
導電型式の予め定める不純物濃度を有する半導体基板に
形成された溝の側壁に絶縁膜が形成されている。この溝
は半導体領域を分離するために形成されるものであり、
その溝の内部は少なくとも半導体層で充填されている。

半導体基板と半導体層とは絶縁膜によって分離されてい
る。

また、この発明に従った分離構造を有する半導体装置の
製造方法は、まず、主表面を有し、ある導電型式の予め
定める不純物濃度を有する半導体基板が準備される。次
に、この半導体基板の上に半導体領域を分離するための
溝が形成される。この溝の側壁には絶縁膜が形成される
。さらに、この溝の内部を少なくとも充填するように半
導体層が形成される。

［作用］ この発明における半導体層と半導体基板とを分離するた
めの絶縁膜は、その膜自身が溝型分離構造を形成するた
め、その溝を絶縁物によって埋込む必要がない。また、
この発明に従った溝型分離構造が有する分離幅は、溝の
表面に形成される絶縁膜の厚みによって決定されるため
、レジストのパターニング技術の限界とは無関係に分離
幅を狭くすることが可能である。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。

まず、第１Ａ図を参照して、従来例で示したように、第
３Ａ図と同様にＰ−型半導体基板１上にＮ十型埋込層２
、さらにその上にＮ−型エピタキシャル層３が形成され
る。

次に、第１Ｂ図を参照して、Ｎ−型エピタキシャル層３
上には酸化膜６１、窒化膜７１および酸化膜６２が順次
形成される。その後、酸化膜６２上に堆積されたレジス
ト８をマスクとして、酸化膜６２、窒化膜７１および酸
化膜６１が順次除去される。このようにして、Ｎ−型エ
ピタキシャル層３上の予め定められた領域のみに酸化膜
６１゜６２および窒化膜７１からなる３層膜が残される
。

第１Ｃ図に示すようにレジスト８が除去された後、上記
の３層膜をマスクとして、半導体基板に対して異方性エ
ツチングが施される。その結果、Ｐ−型半導体基板１の
表面を越える深さまでエツチングされ、溝Ｇ１が形成さ
れる。

第２Ａ図は第１Ｃ図に示される断面に対応する部分平面
図である。第２Ａ図のＩＣ−ＩＣ線における断面は第１
Ｃ図に示される断面に相当する。

第２Ａ図において、Ｎ−領域の表面には酸化膜６１、窒
化膜７１、酸化膜６２からなる３層膜が形成されている
。

次に、第１Ｄ図を参照して、窒化膜７１をマスクとした
選択酸化により溝０１の表面上に予め定められた膜厚（
１μｍ程度）の酸化膜６３が形成される。このとき、第
２Ａ図に示されるＮ−領域の各交点Ｋにおいては、その
拡大図、第２Ｂ図に示すように、窒化膜７１の下が完全
に酸化膜化されるように距離りが酸化膜６３の膜厚の９
０％以下となるように設計される。このようにして形成
された酸化膜６３の膜厚の約４０％程度が最終的に形成
される溝型分離構造の分離幅に相当する。

ｉｌＥ図に示すように、この酸化膜６３には窒化膜７１
をマスクとして異方性エツチングが施される。その結果
、溝Ｇ１の側壁において窒化膜７１に覆われた部分のみ
の酸化膜６３が残され、溝０１の底面の酸化膜６３は完
全に除去されることによりＰ−型半導体基板１の表面が
露出される。

なお、このとき、酸化膜６２も同時に除去される。

次に、第１Ｆ図に示すように、酸化膜６１と窒化膜７１
とからなる２層膜をマスクとして、溝Ｇ１の底面のみに
Ｐ型不純物がイオン注入され、熱処理が施される。それ
によって、高不純物濃度のＰ十型埋込層４１が形成され
る。このとき、Ｐ型不純物のイオン注入が行なわれる際
、マスクとしての酸化膜６１と窒化膜７１とからなる２
層膜は保護膜としての役割を果たすので十分な厚みを必
要とする。

さらに、第１Ｇ図に示すように、窒化膜７１が除去され
た後、酸化膜６１および酸化膜６３をマスクとして、溝
６１の底面からＰ−型エピタキシャル層５が選択的に成
長させられる。このようにして、Ｎ−型エピタキシャル
層３とＰ−型エピタキシャル層５とは酸化ｌ１ｉ６３に
よって分離される。

なお、Ｐ−型エピタキシャル層５の厚みは、Ｐ−型エピ
タキシャル層５とＮ−型エピタキシャル層３の表面が揃
うように設定されるのが望ましい。

その後、酸化膜６１が除去されることにより第１Ｇ図に
示される分離構造が完成する。

なお、上Ｍ己実施例において導電型を逆にして行なって
もよいことは言うまでもない。

このようにして酸化膜６３によつて分離された各Ｎ−領
域およびＰ−領域が形成された、第１Ｇ図に示される断
面に対応する平面図は第２Ｃ図に示されている。第２Ｃ
図のＩＧ−ＩＣ線における断面が第１Ｇ図に示される断
面に相当する。このとき、Ｎ−領域の交点Ｋにおける部
分は第２Ｃ図の拡大図として第２Ｄ図に示される。

また、他の実施例として、上記実施例の第１Ｃ図におい
て、Ｐ−型半導体基板１に溝Ｇ１を形成した後、酸化膜
６１、窒化膜７１および酸化膜６２からなる３層膜をマ
スクとして、溝０１の底面のみにＰ型不純物がイオン注
入され、熱処理が施される。そうすることにより、第１
Ｈ図に示すように、溝Ｇ１の底部には横方向に拡がった
Ｐ＋型拡散層４２が形成される。

次に、上記実施例と同様に第１Ｄ図に示すように、溝Ｇ
１の表面に酸化膜６３が形成される。その後、第１Ｅ図
に示すように、異方性エツチングにより、溝Ｇ１の側壁
のみに酸化膜６３が残される。

さらに、第１Ｉ図を参照して、酸化膜６１と窒化膜７１
とからなる２層膜をマスクとして、溝０１の底面のみに
Ｎ型不純物がイオン注入され、熱処理が施される。その
結果、高不純物濃度のＮ＋型埋込層２１が形成される。

このとき、Ｎ十型埋込層２１のＮ型不純物濃度は、前工
程において形成されたＰ＋型拡散層４２のＰ型不純物濃
度よりオーダで２桁以上高い濃度である必要がある。ま
た、酸化膜６３の下部に残されたＰ＋型拡散層４２はＰ
＋型チャネルストッパ層となる。

第１Ｊ図を参照して、窒化膜７１が除去された後、酸化
膜６１および酸化膜６３をマスクとして、溝Ｇ１の底面
からＮ−型エピタキシャル層３１が選択的に成長させら
れる。このようにして、Ｎ−型エピタキシャル層３とＮ
−型エピタキシャル層３１とは、酸化膜６３によって分
離される。なお、Ｎ−型エピタキシャル層３１の厚みは
、Ｎ−型エピタキシャル層３１とＮ−型エピタキシャル
層３の表面が揃うように設定されるのが望ましい。最後
に、酸化膜６１が除去されることにより第１Ｊ図に示さ
れる分離構造が完成する。なお、この実施例も上記実施
例と同様に導電型を逆にして行なってもよいことは言う
までもない。

上記２つの実施例においては、Ｐ−型半導体基板上に高
不純物濃度のＮ＋型埋込層とＮ−型エピタキシャル層と
が形成されたもので半導体基板が構成されているものと
考えることができる。

［発明の効果］ 以上のように、この発明によれば溝型分離構造が、半導
体基板に設けられた溝の側壁に形成される絶縁膜によっ
て構成されるため、サブミクロン以下の分離幅を有する
溝型分離構造を簡単な技術を用いることにより、かつ複
雑な工程を必要とせずに形成することが可能である。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図、
第１Ｆ図、第１Ｇ図は、この発明に従った分離構造を有
する半導体装置の製造方法の一実施例を主要な工程順に
示す部分断面図である。第１Ｈ図、第１工図、第１Ｊ図
はこの発明に従った分離構造を有する半導体装置の製造
方法の他の実施例の主要な工程を示す部分断面図である
。第２Ａ図、第２Ｂ図、第２Ｃ図、第２Ｄ図はこの発明
に従った分離構造を有する半導体装置の部分平面図であ
る。第３Ａ図、第３Ｂ図、第３Ｃ図、第３Ｄ図、第３Ｅ
図は従来の溝型分離構造を有する半導体装置の製造方法
の一例を主要な工程順に示す部分断面図である。 図において、１はＰ−型半導体基板、２．２１はＮ十型
埋込層、３，３１はＮ−型エピタキシャル層、４１はＰ
＋型埋込層、４２はＰ＋型拡散層、４３はＰ＋型チャネ
ルストッパ層、５はＰ−型エピタキシャル層、６１．６
２．６Ｂ、６４．６５は酸化膜、７１は窒化膜、８はレ
ジストである。 なお、各図中、同一符号は同一または相当部分を示す。 第１Ａ図 芝　　　３ 第１Ｂ図　ｇ　６／　７／　４２

Claims (2)

【特許請求の範囲】
1. （１）主表面を有し、ある導電型式の予め定める不純物
   濃度を有し、かつ半導体領域を分離するために形成され
   た溝を有する半導体基板と、前記溝の側壁に形成された
   絶縁膜と、 前記溝の内部を少なくとも充填する半導体層とを備え、
   それによって、前記半導体基板と前記半導体層とは、前
   記絶縁膜によって分離されている、分離構造を有する半
   導体装置。
2. （２）主表面を有し、ある導電型式の予め定める不純物
   濃度を有する半導体基板を準備するステップと、 前記半導体基板上に、半導体領域を分離するために溝を
   形成するステップと、 前記溝の側壁に絶縁膜を形成するステップと、前記溝の
   内部を少なくとも充填する半導体層を形成するステップ
   とを備えた、分離構造を有する半導体装置の製造方法。