JPH0248736A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0248736A JPH0248736A JP19932788A JP19932788A JPH0248736A JP H0248736 A JPH0248736 A JP H0248736A JP 19932788 A JP19932788 A JP 19932788A JP 19932788 A JP19932788 A JP 19932788A JP H0248736 A JPH0248736 A JP H0248736A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- information processing
- request
- request signal
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 26
- 238000001514 detection method Methods 0.000 abstract description 16
- 230000005856 abnormality Effects 0.000 abstract description 10
- 230000002159 abnormal effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
挾１じＬ団
本発明は情報処理システムに関し、特にインタフェース
を介して要求信号及び応答信号の授受を行う複数の情報
処理装置から構成される情報処理システムに関する。
を介して要求信号及び応答信号の授受を行う複数の情報
処理装置から構成される情報処理システムに関する。
良産弦逝
従来この種の情報処理システム、例えば計３を機システ
ムにおいては、入出力装置と中央処理装置との間で要求
信号及び応答信号の授受を行っていた。このような計算
機システムにおいては、入出力装置からの割込み要求信
号に対し、中央処理装置は他の割込み要求との優先度の
チエツクを行い、受付は可能な場合には受付は信号で応
答している。
ムにおいては、入出力装置と中央処理装置との間で要求
信号及び応答信号の授受を行っていた。このような計算
機システムにおいては、入出力装置からの割込み要求信
号に対し、中央処理装置は他の割込み要求との優先度の
チエツクを行い、受付は可能な場合には受付は信号で応
答している。
また、受付は応答信号の入力に応答して入出力装置は、
現在割込み要求を送出していれば無条件に割込み要求信
号のリセットを行っていた。したがって、入出力装置に
おける各信号の正常性の確認はその後の処理により実施
されていた。
現在割込み要求を送出していれば無条件に割込み要求信
号のリセットを行っていた。したがって、入出力装置に
おける各信号の正常性の確認はその後の処理により実施
されていた。
上述した様に従来の割込み要求処理においては、割込み
要求信号に対する受付は信号で応答するまでの間に入出
力装置が要求を取消した場合、中央処理装置は直ちにそ
の取消されたことが判らないため、入出力装置からの次
の応答が来ないことを時間監視等で検知する等して何ら
かの異常が有ったことを知り、中央処理装置から入出力
装置に状態センスを行う等の必要があるという欠点があ
った。
要求信号に対する受付は信号で応答するまでの間に入出
力装置が要求を取消した場合、中央処理装置は直ちにそ
の取消されたことが判らないため、入出力装置からの次
の応答が来ないことを時間監視等で検知する等して何ら
かの異常が有ったことを知り、中央処理装置から入出力
装置に状態センスを行う等の必要があるという欠点があ
った。
また、雑音等により割込み要求信号又は応答信号が出力
されてしまった場合においても同様であり、その異常が
検出されるのは時間監視等によらなければならないとい
う欠点があった。
されてしまった場合においても同様であり、その異常が
検出されるのは時間監視等によらなければならないとい
う欠点があった。
１肌五１追
本発明の目的は、要求信号及び応答信号の異常を速やか
に判断することができる情報処理システムを提供するこ
とである。
に判断することができる情報処理システムを提供するこ
とである。
九五例１羞
本発明の情報処理システムは、所定の要求信号を送出し
、他の情報処理装置からの応答信号の入力があったとき
に前記要求信号の送出を断とする第１の情報処理装置と
、前記要求信号の入力があったとき、所定時間後に前記
応答信号を送出し、他の情報処理装置からの要求信号が
断となったとき前記応答信号の送出を断とする第２の情
報処理装置と、前記応答信号が送出される前に前記要求
信号の送出が断となったとき前記第１の情報処理装置に
不正信号を送出する第１の不正信号送出手段と、前記要
求信号の送出が断となる前に前記応答信号が断となった
とき前記第２の情報処理装置に不正信号を送出する第２
の不正信号送出手段とを有することを特徴とする。
、他の情報処理装置からの応答信号の入力があったとき
に前記要求信号の送出を断とする第１の情報処理装置と
、前記要求信号の入力があったとき、所定時間後に前記
応答信号を送出し、他の情報処理装置からの要求信号が
断となったとき前記応答信号の送出を断とする第２の情
報処理装置と、前記応答信号が送出される前に前記要求
信号の送出が断となったとき前記第１の情報処理装置に
不正信号を送出する第１の不正信号送出手段と、前記要
求信号の送出が断となる前に前記応答信号が断となった
とき前記第２の情報処理装置に不正信号を送出する第２
の不正信号送出手段とを有することを特徴とする。
寒崖舅
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明による情報処理システムの一実施例の構
成を示すブロック図である。図において、本発明の一実
施例による情報処理システムは、入出力装置１と中央処
理装置２とから構成されている。
成を示すブロック図である。図において、本発明の一実
施例による情報処理システムは、入出力装置１と中央処
理装置２とから構成されている。
入出力装置１は、要求信号（ＩＲＱ）を送出するための
ドライバＤＲ１と、応答信号（ＡＣＫ）を受取るための
レシーバＲＶ１とフリップフロップ（以下、ＦＦと略す
）１０及び１３と、立下り検出回路１１と、アンド回路
１２とを含んで構成されている。
ドライバＤＲ１と、応答信号（ＡＣＫ）を受取るための
レシーバＲＶ１とフリップフロップ（以下、ＦＦと略す
）１０及び１３と、立下り検出回路１１と、アンド回路
１２とを含んで構成されている。
中央処理装置２は、要求信号を受取るためのレシーバＲ
Ｖ２と、応答信号を送出するなめのドライバＯＲ２と、
ＦＦ２０及び２３と、立下り検出回路２１と、アンド回
路２２と、インバータＩＮＶとを含んで構成されている
。
Ｖ２と、応答信号を送出するなめのドライバＯＲ２と、
ＦＦ２０及び２３と、立下り検出回路２１と、アンド回
路２２と、インバータＩＮＶとを含んで構成されている
。
立下り検出回路１１は応答信号が立下ったとき（つまり
、ハイレベルからロウレベルに変化したとき）以後、所
定幅のパルスを送出するものである。また、立下り検出
回路２１は要求信号が立下ったとき以後、所定幅のパル
スを送出するものである。 ＦＦ２３は入出力装置１か
らの要求信号をドライバＤＲ１及びレシーバＲＶ２を介
して取込んで保持し、信号ＩＲＱｃを送出するものであ
る。また、ＦＦ１３は中央処理装置２からの応答信号を
ドライバＯＲ２及びレシーバＲＶ１を介して取込んで保
持し、信号ＡＣＫＣを送出するものである。
、ハイレベルからロウレベルに変化したとき）以後、所
定幅のパルスを送出するものである。また、立下り検出
回路２１は要求信号が立下ったとき以後、所定幅のパル
スを送出するものである。 ＦＦ２３は入出力装置１か
らの要求信号をドライバＤＲ１及びレシーバＲＶ２を介
して取込んで保持し、信号ＩＲＱｃを送出するものであ
る。また、ＦＦ１３は中央処理装置２からの応答信号を
ドライバＯＲ２及びレシーバＲＶ１を介して取込んで保
持し、信号ＡＣＫＣを送出するものである。
ＦＦ２０はアンド回路２２の出力を保持し、信号ＩＲＱ
ＡＬＨを送出するものである。また、ＦＦｌ０はアンド
回路１２の出力を保持し、信号＾Ｃに＾［Ｈを送出する
ものである。
ＡＬＨを送出するものである。また、ＦＦｌ０はアンド
回路１２の出力を保持し、信号＾Ｃに＾［Ｈを送出する
ものである。
かかる構成からなる情報処理システムにおける入出力装
置１及び中央処理装置２の要求信号及び応答信号の授受
の動作について第２図〜第４図を用いて説明する。第２
図は通常時の動作、第３図は要求信号の異常発生時の動
作、第４図は応答信号の異常発生時の動作を夫々示すタ
イムチャートである。
置１及び中央処理装置２の要求信号及び応答信号の授受
の動作について第２図〜第４図を用いて説明する。第２
図は通常時の動作、第３図は要求信号の異常発生時の動
作、第４図は応答信号の異常発生時の動作を夫々示すタ
イムチャートである。
第２図においては、要求信号ＩＲＱと、信号ＩＲＱＣと
、立下り検出回路２１の出力２１０と、信号ＩＲＱＡ［
Ｈと、応答信号ＡＣＫと、信号へＣＫＣと、立下り検出
回路１１の出力１１０と、信号へＣＫＡＬＭとが示され
ている９図において、通常時にはまず最初に入出力装置
１から要求信号ＩＲＱが送出されると、ドライバＤＲ１
及びレシーバＲＶ２を介して中央処理装置２に入力され
る。すると、ＦＦ２３に保持され、その出力である信号
ＩＲＱＣが図示せぬ制御部に送られる（■）、また、立
下り検出回路２１では要求信号ＩＲＱの立下りが監視さ
れる。
、立下り検出回路２１の出力２１０と、信号ＩＲＱＡ［
Ｈと、応答信号ＡＣＫと、信号へＣＫＣと、立下り検出
回路１１の出力１１０と、信号へＣＫＡＬＭとが示され
ている９図において、通常時にはまず最初に入出力装置
１から要求信号ＩＲＱが送出されると、ドライバＤＲ１
及びレシーバＲＶ２を介して中央処理装置２に入力され
る。すると、ＦＦ２３に保持され、その出力である信号
ＩＲＱＣが図示せぬ制御部に送られる（■）、また、立
下り検出回路２１では要求信号ＩＲＱの立下りが監視さ
れる。
中央処理装置２内の図示せぬ制御部では割込みを受付可
能か否かを調べ、受付可能であり、かつ信号ＩＲＱＡＬ
Ｈが送出されていなければ応答信号ＡＣＫを送出する（
■）、この応答信号ＡＣＫはドライバＤＲ２及びレシー
バＲｖ１を介して入出力装置１に入力され、ＦＦ１３に
保持されて、信号ＡＣＫＣが図示せぬ制御部に送られる
（■）、また、立下り検出回路１１では応答信号ＡＣに
の立下りが監視される。
能か否かを調べ、受付可能であり、かつ信号ＩＲＱＡＬ
Ｈが送出されていなければ応答信号ＡＣＫを送出する（
■）、この応答信号ＡＣＫはドライバＤＲ２及びレシー
バＲｖ１を介して入出力装置１に入力され、ＦＦ１３に
保持されて、信号ＡＣＫＣが図示せぬ制御部に送られる
（■）、また、立下り検出回路１１では応答信号ＡＣに
の立下りが監視される。
応答信号ＡＣにが入力され、かつ信号ＡＣＫＡＬＨが送
出されていなければ入出力装置１は割込み要求に関する
シーケンスを開始し、要求信号ＩＲＱを解除する（■）
。すると、要求信号ＩＲＱが立下り、立下り検出回路２
１は出力２１０を送出し、ＦＦ２３の出力である信号Ｉ
ＲＱＣが立下がる（■）。
出されていなければ入出力装置１は割込み要求に関する
シーケンスを開始し、要求信号ＩＲＱを解除する（■）
。すると、要求信号ＩＲＱが立下り、立下り検出回路２
１は出力２１０を送出し、ＦＦ２３の出力である信号Ｉ
ＲＱＣが立下がる（■）。
この場合においては応答信号ＡＣＫはハイレベルである
ため、インバータＩＮＶの出力はロウレベルとなり、信
号ＩＲＱＡＬＭは送出されない（■及び■）。
ため、インバータＩＮＶの出力はロウレベルとなり、信
号ＩＲＱＡＬＭは送出されない（■及び■）。
次に中央処理装置２が応答信号ＡＣＫを解除すると、そ
の立下りにより立下り検出回路１１は出力１１０を送出
し、ＦＦ１３の出力である信号へ〇ＫＣが立下がる（■
）。
の立下りにより立下り検出回路１１は出力１１０を送出
し、ＦＦ１３の出力である信号へ〇ＫＣが立下がる（■
）。
この場合においては要求信号ＩＲＱはロウレベルである
ため、信号ＡＣＫＡＬＨは送出されない（■）。
ため、信号ＡＣＫＡＬＨは送出されない（■）。
以上で、信号の授受が完了する。
つまり、中央処理装置２の制御部は応答信号ＡＣにを送
出するに際して信号ＩＲＱＣがセット状態（っまり、ハ
イレベル）であり、かつ信号ＩＲＱ＾［Ｈが非セツト状
態（つまり、ロウレベル）であることを見て要求信号Ｉ
ＲＱが取消されていないことを認識するのである。もし
、このとき信号１１１０Ｃがロウレベルで信号ＩＲＱＡ
ＬＨがハイレベル、あるいは信号ＩＲＱＣ及び信号ＩＲ
ＱＡＬＨが共にハイレベルであれば、信号ＩＲＱが取消
されたもの又は雑音等により不正信号が出たものと認識
することができるのである。
出するに際して信号ＩＲＱＣがセット状態（っまり、ハ
イレベル）であり、かつ信号ＩＲＱ＾［Ｈが非セツト状
態（つまり、ロウレベル）であることを見て要求信号Ｉ
ＲＱが取消されていないことを認識するのである。もし
、このとき信号１１１０Ｃがロウレベルで信号ＩＲＱＡ
ＬＨがハイレベル、あるいは信号ＩＲＱＣ及び信号ＩＲ
ＱＡＬＨが共にハイレベルであれば、信号ＩＲＱが取消
されたもの又は雑音等により不正信号が出たものと認識
することができるのである。
この場合には応答信号ＡＣＫを出さず、異常処理が行わ
れる。
れる。
また、入出力装置ｌの制御部は要求信号［Ｑの送出を解
除する際に信号＾ＣにＡＬＨがロウレベルであることを
見て応答信号へＣにが正常である事を認識するのである
。もし、このとき信号ＡＣＫＣがロウレベル又は信号へ
〇ＫＡＬＨがハイレベルであれば雑音等により不正信号
が出たものと認識することができるのである。この場合
には要求信号ＩＲＱの解除を行なわず、正規の応答信号
ＡＣにが送出されるのを待つのである。
除する際に信号＾ＣにＡＬＨがロウレベルであることを
見て応答信号へＣにが正常である事を認識するのである
。もし、このとき信号ＡＣＫＣがロウレベル又は信号へ
〇ＫＡＬＨがハイレベルであれば雑音等により不正信号
が出たものと認識することができるのである。この場合
には要求信号ＩＲＱの解除を行なわず、正規の応答信号
ＡＣにが送出されるのを待つのである。
また、第３図においては、要求信号ＩＲＱと、信号ＩＲ
ＱＣと、立下り検出回路２１の出力２１０と、信号ＩＲ
Ｑ八［Ｈと、応答信号ＡＣにとが示されている。
ＱＣと、立下り検出回路２１の出力２１０と、信号ＩＲ
Ｑ八［Ｈと、応答信号ＡＣにとが示されている。
図において、まず最初に入出力装置１から要求信号ＩＲ
Ｑが送出されると、先述と同様にＦＦ２３に保持され、
信号１ｎＱＣが立下がる（■）、その後、要求信号ＩＲ
Ｑが雑音等により立下がる（つまり、不正）と、立下り
検出回路２１の出力２１０が送出される。
Ｑが送出されると、先述と同様にＦＦ２３に保持され、
信号１ｎＱＣが立下がる（■）、その後、要求信号ＩＲ
Ｑが雑音等により立下がる（つまり、不正）と、立下り
検出回路２１の出力２１０が送出される。
このとき、応答信号＾Ｃには、まだ送出されていないた
め、インバータＩＮＶの出力はハイレベルとなり、アン
ド回路２２の出力がハイレベルとなってＦＦ２０に保持
され、信号ＩＲＱＡＬＨが送出される（■及び■）。こ
れにより、中央処理装置ｉ！２内のの制御部は、入出力
装置１からの要求信号ＩＲＱが不正であることを認識し
、応答信号へＣＫの送出を行わないのである（■）。
め、インバータＩＮＶの出力はハイレベルとなり、アン
ド回路２２の出力がハイレベルとなってＦＦ２０に保持
され、信号ＩＲＱＡＬＨが送出される（■及び■）。こ
れにより、中央処理装置ｉ！２内のの制御部は、入出力
装置１からの要求信号ＩＲＱが不正であることを認識し
、応答信号へＣＫの送出を行わないのである（■）。
さらにまた、第４図においては、応答信号へ〇にと、信
号へＣＫＣと、立下り検出回路１１の出力１１０と、信
号＾ＣにＡＬＨと、要求信号ＩＲＱとが示されている。
号へＣＫＣと、立下り検出回路１１の出力１１０と、信
号＾ＣにＡＬＨと、要求信号ＩＲＱとが示されている。
図において、入出力装置１から要求信号ＩＲＱが送出さ
れた後、中央処理装置２から応答信号ＡＣＫが送出され
ると、先述と同様にＦＦ１３に保持され、信号ＡＣＫＣ
が立上がる（■）、その後、応答信号ＡＣにが雑音等に
より立下がる（つまり、不正）と、立下り検出回路１１
の出力１１０が送出される（■）。
れた後、中央処理装置２から応答信号ＡＣＫが送出され
ると、先述と同様にＦＦ１３に保持され、信号ＡＣＫＣ
が立上がる（■）、その後、応答信号ＡＣにが雑音等に
より立下がる（つまり、不正）と、立下り検出回路１１
の出力１１０が送出される（■）。
このとき、要求信号ＩＲＱは送出されたままであるため
、アンド回路１２の出力がハイレベルとなってＦＦｌ０
に保持され、信号へＣに八［Ｈが送出される（■及び■
）、これにより、入出力装置１内の制御部は中央処理装
置２からの応答信号ＡＣにが不正であることを認識し、
要求信号ＩＲＱを解除せず（■）、正規の応答信号ＡＣ
Ｋが送出されるのを待つのである。
、アンド回路１２の出力がハイレベルとなってＦＦｌ０
に保持され、信号へＣに八［Ｈが送出される（■及び■
）、これにより、入出力装置１内の制御部は中央処理装
置２からの応答信号ＡＣにが不正であることを認識し、
要求信号ＩＲＱを解除せず（■）、正規の応答信号ＡＣ
Ｋが送出されるのを待つのである。
以上のよ゛うに、中央処理装置２内において信号ＩＲＱ
ＡＬＨがハイレベル、かつ信号ＩＲＱＣがハイレベルの
とき、要求信号ＩＲＱが不正であったことを速やかに検
出できるのである。
ＡＬＨがハイレベル、かつ信号ＩＲＱＣがハイレベルの
とき、要求信号ＩＲＱが不正であったことを速やかに検
出できるのである。
また、入出力装置１内において信号ＡＣＫＡＬＨがハイ
レベル、かつ信号ＡＣＫＣがハイレベルのとき、応答信
号ＡＣにが不正であったことを速やかに検出できるので
ある。
レベル、かつ信号ＡＣＫＣがハイレベルのとき、応答信
号ＡＣにが不正であったことを速やかに検出できるので
ある。
１匪立ガ１
以上説明したように本発明は、要求信号及び応答信号の
立下りを監視することにより、速やかに要求信号及び応
答信号の不正を検出できるという効果がある。
立下りを監視することにより、速やかに要求信号及び応
答信号の不正を検出できるという効果がある。
第１図は本発明の実施例による情報処理システムの構成
を示すブロック図、第２図は第１図の情報処理システム
の通常時の動作を示すタイムチャート、第３図は第１図
の情報処理システムの要求信号の異常発生時の動作を示
すタイムチャート、第４図は第１図の情報処理システム
の応答信号の異常発生時の動作を示すタイムチャートで
ある。 主要部分の符号の説明 １０．１３，２０．２３・・・・・・フリラグフロップ
１１．２１・・・・・・立下り検出回路１２．２２・・
・・・・アンド回路
を示すブロック図、第２図は第１図の情報処理システム
の通常時の動作を示すタイムチャート、第３図は第１図
の情報処理システムの要求信号の異常発生時の動作を示
すタイムチャート、第４図は第１図の情報処理システム
の応答信号の異常発生時の動作を示すタイムチャートで
ある。 主要部分の符号の説明 １０．１３，２０．２３・・・・・・フリラグフロップ
１１．２１・・・・・・立下り検出回路１２．２２・・
・・・・アンド回路
Claims (1)
- （１）所定の要求信号を送出し、他の情報処理装置から
の応答信号の入力があったときに前記要求信号の送出を
断とする第１の情報処理装置と、前記要求信号の入力が
あったとき、所定時間後に前記応答信号を送出し、他の
情報処理装置からの要求信号が断となったとき前記応答
信号の送出を断とする第２の情報処理装置と、前記応答
信号が送出される前に前記要求信号の送出が断となった
とき前記第１の情報処理装置に不正信号を送出する第１
の不正信号送出手段と、前記要求信号の送出が断となる
前に前記応答信号が断となったとき前記第２の情報処理
装置に不正信号を送出する第２の不正信号送出手段とを
有することを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19932788A JPH0248736A (ja) | 1988-08-10 | 1988-08-10 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19932788A JPH0248736A (ja) | 1988-08-10 | 1988-08-10 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0248736A true JPH0248736A (ja) | 1990-02-19 |
Family
ID=16405952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19932788A Pending JPH0248736A (ja) | 1988-08-10 | 1988-08-10 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248736A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340381B1 (en) * | 1991-12-02 | 2002-01-22 | Ebara Research Co., Ltd. | Method and apparatus for the preparation of clean gases |
| KR100365633B1 (ko) * | 1999-12-27 | 2002-12-26 | 이종규 | 배출공기 정화 장치를 장착한 실험실 시약장 및 후드 |
-
1988
- 1988-08-10 JP JP19932788A patent/JPH0248736A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340381B1 (en) * | 1991-12-02 | 2002-01-22 | Ebara Research Co., Ltd. | Method and apparatus for the preparation of clean gases |
| KR100365633B1 (ko) * | 1999-12-27 | 2002-12-26 | 이종규 | 배출공기 정화 장치를 장착한 실험실 시약장 및 후드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008685B1 (ko) | 이중 프로세서 시스템 | |
| KR20000006576A (ko) | 디지탈데이터처리시스템내의다수의호스트컴퓨터사이에서자원의공유를용이하게하기위한시스템 | |
| JPH01293450A (ja) | 障害装置特定システム | |
| JPH0248736A (ja) | 情報処理システム | |
| JPH03276942A (ja) | 中継装置 | |
| JP3263932B2 (ja) | データ伝送装置 | |
| JPH01269152A (ja) | 分散処理システムにおけるプロセッサ障害検出方式 | |
| JPH0283649A (ja) | バス監視方式 | |
| JPH07334433A (ja) | バス制御装置 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPS6259435A (ja) | デ−タ転送監視装置 | |
| JPH04333963A (ja) | 障害処理方式 | |
| JPS593641Y2 (ja) | デ−タ伝送装置 | |
| JP3211883B2 (ja) | 障害情報の転送機能付きデータ処理装置 | |
| JPS62162155A (ja) | 情報処理システム | |
| JPS6314542B2 (ja) | ||
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
| JPH0789327B2 (ja) | 情報処理システム | |
| JPH05265892A (ja) | プロセッサ間通信監視システム | |
| KR960015607B1 (ko) | 패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법 | |
| JPH03255745A (ja) | ループ型信号通信システム | |
| JPH01219938A (ja) | バス障害検出装置 | |
| JPH037177B2 (ja) | ||
| JPH05250195A (ja) | 情報処理システムのヘルスチェック制御方式 |