JPH0242748A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0242748A JPH0242748A JP19277388A JP19277388A JPH0242748A JP H0242748 A JPH0242748 A JP H0242748A JP 19277388 A JP19277388 A JP 19277388A JP 19277388 A JP19277388 A JP 19277388A JP H0242748 A JPH0242748 A JP H0242748A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- wiring
- silicon substrate
- insulating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000010703 silicon Substances 0.000 claims abstract description 78
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910000676 Si alloy Inorganic materials 0.000 claims abstract description 7
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 14
- 230000007423 decrease Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000001556 precipitation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 57
- 239000010408 film Substances 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置に係り、特にシリコン基板上に電気
絶縁層を介して配線を形成し、シリコン基板上に形成さ
れる拡散層と配線とを電気的に接続するため前記電気絶
縁層に設けたコンタクト孔の構造に関する。
絶縁層を介して配線を形成し、シリコン基板上に形成さ
れる拡散層と配線とを電気的に接続するため前記電気絶
縁層に設けたコンタクト孔の構造に関する。
(従来の技術)
半導体装置においては機能素子を形成したのち、これら
の素子間に配線を施して各々の素子を電気的に連結させ
所望の回路機能を得ている。この際、配線を単一層のみ
で行なうと、素子の集積度を上げるとともに配線が複雑
化して微細化の限界に接近するため製造が困難であった
。そこで、ICの高度集積化に伴い配線の占有面積を少
なくするため、配線を複数層とする多層配線がなされて
いた。
の素子間に配線を施して各々の素子を電気的に連結させ
所望の回路機能を得ている。この際、配線を単一層のみ
で行なうと、素子の集積度を上げるとともに配線が複雑
化して微細化の限界に接近するため製造が困難であった
。そこで、ICの高度集積化に伴い配線の占有面積を少
なくするため、配線を複数層とする多層配線がなされて
いた。
多層配線は、基板内に形成された各素子領域と第1層目
の配線との間及び配線同志の間に電気絶縁層を介在させ
、所定の領域に穿孔されるコンタクト孔を介して異なる
層の配線間を電気的に接続して形成される。
の配線との間及び配線同志の間に電気絶縁層を介在させ
、所定の領域に穿孔されるコンタクト孔を介して異なる
層の配線間を電気的に接続して形成される。
基板内に形成された各素子領域と第1層目の配線とを接
続する構造は、例えば第3図に示すように、拡散層31
aを有するシリコン基板31上に絶縁層32を着膜し、
フォトリソ法により前記絶縁層32の所定箇所にコンタ
クト孔33を穿孔する。更にアルミニウム薄膜を堆積し
、これをフォトリソ法によりパターニングし配線34を
形成する。
続する構造は、例えば第3図に示すように、拡散層31
aを有するシリコン基板31上に絶縁層32を着膜し、
フォトリソ法により前記絶縁層32の所定箇所にコンタ
クト孔33を穿孔する。更にアルミニウム薄膜を堆積し
、これをフォトリソ法によりパターニングし配線34を
形成する。
このように形成した半導体装置においては、コンタクト
孔部での抵抗を下げる目的で加熱処理が施されるが、配
線に純粋なアルミニウム(A1)を用いると、シリコン
基板中のシリコンがアルミニウム配線中に拡散して侵入
し、半導体の特性の劣化を生じさせるという欠点があっ
た。
孔部での抵抗を下げる目的で加熱処理が施されるが、配
線に純粋なアルミニウム(A1)を用いると、シリコン
基板中のシリコンがアルミニウム配線中に拡散して侵入
し、半導体の特性の劣化を生じさせるという欠点があっ
た。
そこで、配線としてシリコンを1〜3%含有したアルミ
ニウム薄膜(AI−3i)を用い、不純物を添付するこ
とにより前記のような不都合を生じさせないようにして
いた。
ニウム薄膜(AI−3i)を用い、不純物を添付するこ
とにより前記のような不都合を生じさせないようにして
いた。
(発明が解決しようとする課M)
しかしながら、半導体装置の微細化に伴ってコンタクト
孔面積も縮小しているので、配線層の着膜時やその後の
半導体装置の製造工程における熱処理による温度上昇の
際、配線34中のシリコンが拡散層31aとの境界面の
コンタクト孔部に析出35し、コンタクト孔33の底部
を塞いでしまいコンタクト抵抗が増加するという問題点
があった。
孔面積も縮小しているので、配線層の着膜時やその後の
半導体装置の製造工程における熱処理による温度上昇の
際、配線34中のシリコンが拡散層31aとの境界面の
コンタクト孔部に析出35し、コンタクト孔33の底部
を塞いでしまいコンタクト抵抗が増加するという問題点
があった。
本発明は上記実情に鑑みてなされたもので、微細コンタ
クト孔を有する半導体装置において、コンタクト抵抗の
増加を防止することができる半導体装置を提供すること
を目的とする。
クト孔を有する半導体装置において、コンタクト抵抗の
増加を防止することができる半導体装置を提供すること
を目的とする。
(課題を解決するための手段)
上記課題を解消するため請求項1に係る半導体装置は、
シリコン基板上に絶縁層を形成し、この絶縁層に形成さ
れたコンタクト孔を介してアルミニウム−シリコン合金
から成る配線を前記シリコン基板に接続した半導体装置
において、前記配線はシリコン基板側へ向けてシリコン
含有量が徐々に少なくなることを特徴としている。
シリコン基板上に絶縁層を形成し、この絶縁層に形成さ
れたコンタクト孔を介してアルミニウム−シリコン合金
から成る配線を前記シリコン基板に接続した半導体装置
において、前記配線はシリコン基板側へ向けてシリコン
含有量が徐々に少なくなることを特徴としている。
請求項2に係る半導体装置は、更に前記配線が複数の層
から成ることを特徴としている。
から成ることを特徴としている。
また請求項3に係る半導体装置は、絶縁層上部に、コン
タクト孔を囲むように障壁層を形成することを特徴とし
ている。
タクト孔を囲むように障壁層を形成することを特徴とし
ている。
(作用)
請求項1及び請求項2の発明によれば、コンタクト孔を
介してシリコン基板上に形成される配線は、シリコン基
板側へ向けてシリコン含有量が徐々に少なくし、コンタ
クト孔の底部でのシリコン含有量を少なくしたので、熱
処理を行なった際に配線中のシリコンの拡散量を少なく
してシリコン基板と配線との接続部に生じるシリコン析
出量を減少させる。
介してシリコン基板上に形成される配線は、シリコン基
板側へ向けてシリコン含有量が徐々に少なくし、コンタ
クト孔の底部でのシリコン含有量を少なくしたので、熱
処理を行なった際に配線中のシリコンの拡散量を少なく
してシリコン基板と配線との接続部に生じるシリコン析
出量を減少させる。
請求項3の発明によれば、コンタクト孔を囲むように障
壁層を形成したので、コンタクト孔に流入するシリコン
を障壁層で捕獲してコンタクト底部へのシリコンの析出
を防止できる。
壁層を形成したので、コンタクト孔に流入するシリコン
を障壁層で捕獲してコンタクト底部へのシリコンの析出
を防止できる。
(実施例)
本発明の一実施例について図面を参照しながら説明する
。
。
第1図(d)は、本発明の実施例にかかる多層配線構造
を有する半導体装置のコンタクト孔部分を示す。
を有する半導体装置のコンタクト孔部分を示す。
拡散膜1aを有するシリコン基板1上に絶縁層2を形成
する。絶縁層2上にシリコン(St)を含有したアルミ
ニウム−シリコン合金で配線3を形成する。この配線3
は、シリコン基板側へ向けてシリコン含有量が徐々に少
なくなるように複数の配線膜3a、3bから形成されて
いる。アルミニウム中のシリコンの含有量は、配線膜3
bより配線膜3aのほうが少ない。
する。絶縁層2上にシリコン(St)を含有したアルミ
ニウム−シリコン合金で配線3を形成する。この配線3
は、シリコン基板側へ向けてシリコン含有量が徐々に少
なくなるように複数の配線膜3a、3bから形成されて
いる。アルミニウム中のシリコンの含有量は、配線膜3
bより配線膜3aのほうが少ない。
絶縁層2の所定の箇所にはコンタクト孔4が穿孔され、
シリコン基板1内に形成された各素子領域と配線3が接
続されている。
シリコン基板1内に形成された各素子領域と配線3が接
続されている。
次に、本実施例の半導体装置の製造工程について第1図
(a)乃至第1図(d)を参照して説明する。
(a)乃至第1図(d)を参照して説明する。
拡散層1aを有するシリコン基板1上に厚膜0゜8μm
のS i O,膜を着膜して絶縁層2を形成する(第1
図(a))。
のS i O,膜を着膜して絶縁層2を形成する(第1
図(a))。
絶縁層2上にレジストパターン11を形成しく第1図(
b))、RIE法による異方性エツチングを行ない絶縁
層2の所定箇所にコンタクト孔4を穿孔してレジストパ
ターン11を除去する(第1図(C))。
b))、RIE法による異方性エツチングを行ない絶縁
層2の所定箇所にコンタクト孔4を穿孔してレジストパ
ターン11を除去する(第1図(C))。
純粋のアルミニウムをスパッタリング法により200O
Aの厚さの配線M3aとなるよう着膜する。この配線膜
3a上に、アルミニウムに対して1%のシリコンを含有
したAl−3tをスパッタリング法により8000Aの
厚さの配線膜3bとなるよう着膜する。
Aの厚さの配線M3aとなるよう着膜する。この配線膜
3a上に、アルミニウムに対して1%のシリコンを含有
したAl−3tをスパッタリング法により8000Aの
厚さの配線膜3bとなるよう着膜する。
そして、配線膜3a及び3bから成る配線層をフォトリ
ソ法によりバターニングし、所望のパターン形状を有す
る配線3を形成する(第1図(d))。
ソ法によりバターニングし、所望のパターン形状を有す
る配線3を形成する(第1図(d))。
以上のような構造であると、配線MEb中に含まれるシ
リコンによってシリコン基板1中からの配線3中へのシ
リコンの拡散を防止すると共に、コンタクト孔4底部付
近は純アルミニウムとしたので、底部におけるシリコン
の析出量が少なくなり、コンタクト部の抵抗の増大を防
止する。
リコンによってシリコン基板1中からの配線3中へのシ
リコンの拡散を防止すると共に、コンタクト孔4底部付
近は純アルミニウムとしたので、底部におけるシリコン
の析出量が少なくなり、コンタクト部の抵抗の増大を防
止する。
上述の実施例では配線3を2層構造とし、最下層を純ア
ルミニウムとしたが、最下層に若干のシリコンを含有さ
せてもよく、また3層や4層以上の構造としてもよい。
ルミニウムとしたが、最下層に若干のシリコンを含有さ
せてもよく、また3層や4層以上の構造としてもよい。
配線膜として着膜する膜の数、配線膜の膜厚及び配線膜
中のSt含有量を変化させることによってコンタクト部
に析出するSi量を調節することができる。
中のSt含有量を変化させることによってコンタクト部
に析出するSi量を調節することができる。
また、多層構造とせずにシリコン含有量が連続的に変化
するものであってもよく、シリコン基板側へ向けてシリ
コン含有量が徐々に少なくできるならいずれの構造であ
ってもよい。
するものであってもよく、シリコン基板側へ向けてシリ
コン含有量が徐々に少なくできるならいずれの構造であ
ってもよい。
次に本発明の他の実施例について説明する。
第2図(f)は、本発明の他の実施例にかかる多層配線
構造を有する半導体装置のコンタクト孔部分を示す。
構造を有する半導体装置のコンタクト孔部分を示す。
拡散層1aを有するシリコン基板1上に絶縁層2を形成
する。絶縁層2上には、シリコン(St)を含有したア
ルミニウム−シリコン合金で配flt13が形成されて
いる。絶縁層2の所定の箇所にはコンタクト孔4が穿孔
され、シリコン基板1内に形成された各素子領域と配線
3が接続されている。
する。絶縁層2上には、シリコン(St)を含有したア
ルミニウム−シリコン合金で配flt13が形成されて
いる。絶縁層2の所定の箇所にはコンタクト孔4が穿孔
され、シリコン基板1内に形成された各素子領域と配線
3が接続されている。
そして、絶縁層上部に、コンタクト孔を囲むように単結
晶や多結晶若しくは高融点金属から成る障壁層5を形成
する。
晶や多結晶若しくは高融点金属から成る障壁層5を形成
する。
次に、本実施例の半導体装置の製造工程について第2図
(a>乃至第2図(f)を参照して説明する。
(a>乃至第2図(f)を参照して説明する。
拡散層1aを有するシリコン基板1上に厚膜0゜8μm
のS i Ox tIiを着膜して絶縁層2を形成する
(第2図(a))。
のS i Ox tIiを着膜して絶縁層2を形成する
(第2図(a))。
絶縁層2上にレジストパターン21を形成しく第21i
(b)>、RIE法による異方性エツチングを行ない
絶縁層2の所定箇所にコンタクト孔4を穿孔し、レジス
トパターン21を除去する(第2図(c))。
(b)>、RIE法による異方性エツチングを行ない
絶縁層2の所定箇所にコンタクト孔4を穿孔し、レジス
トパターン21を除去する(第2図(c))。
コンタクト孔4を穿孔した絶縁層2の全面に、多結晶シ
リコンから成るPo1y−3i層22を着膜し、前記コ
ンタクト孔4を穿孔するのに使用したのと同形状のレジ
ストパターン21をpony −St層22上に形成し
、反応性イオンエツチング(RIE)を行ない、再度コ
ンタクト孔4を穿孔する(第2図(d))。
リコンから成るPo1y−3i層22を着膜し、前記コ
ンタクト孔4を穿孔するのに使用したのと同形状のレジ
ストパターン21をpony −St層22上に形成し
、反応性イオンエツチング(RIE)を行ない、再度コ
ンタクト孔4を穿孔する(第2図(d))。
次に、フォトリソ法によりバターニングし、絶縁層2上
部にコンタクト孔4を囲むようにP oly−3Lを残
して障壁層5を形成する(第2図(e))、障壁層5の
高さは約5000Aとした。このRIE法によるエツチ
ングは、塩素系ガスを使用して行なう。
部にコンタクト孔4を囲むようにP oly−3Lを残
して障壁層5を形成する(第2図(e))、障壁層5の
高さは約5000Aとした。このRIE法によるエツチ
ングは、塩素系ガスを使用して行なう。
次に、障壁層5を覆うようにしてコンタクト孔4上にシ
リコンを含有したアルミニウム台金(A1−3L)をス
パッタリング法により1.0μmの膜厚となるよう着膜
して配線層を形成する。その後、配線層を7オトリソ法
によりバターニングし、所望のパターンを有する配線3
を形成する(第2図(f))。
リコンを含有したアルミニウム台金(A1−3L)をス
パッタリング法により1.0μmの膜厚となるよう着膜
して配線層を形成する。その後、配線層を7オトリソ法
によりバターニングし、所望のパターンを有する配線3
を形成する(第2図(f))。
本実施例の半導体装置によれば、配線3中のシリコンが
コンタクト孔4に流入して析出しようとしても、障壁層
5に衝突してシリコンが捕獲されるので、コンタクト孔
4底部にシリコンが析出しない、従って、コンタクト孔
4底部がシリコンの析出により塞がれることがなくコン
タクト抵抗の増加を防止することができる。
コンタクト孔4に流入して析出しようとしても、障壁層
5に衝突してシリコンが捕獲されるので、コンタクト孔
4底部にシリコンが析出しない、従って、コンタクト孔
4底部がシリコンの析出により塞がれることがなくコン
タクト抵抗の増加を防止することができる。
本実施例では、障壁層5として多結晶SLから成るPo
1y−3iを使用したが、障壁層5の材料として純A1
等の単結晶を使用してもよい、純Al等の単結晶は、シ
リコンを溶かす性質を有するので、配線中のシリコンが
コンタクト孔に流入して析出する際、Po1y−3tと
同様の効果が得られる。更に、障壁層をタングステン等
の高融点金属で形成してもよい。
1y−3iを使用したが、障壁層5の材料として純A1
等の単結晶を使用してもよい、純Al等の単結晶は、シ
リコンを溶かす性質を有するので、配線中のシリコンが
コンタクト孔に流入して析出する際、Po1y−3tと
同様の効果が得られる。更に、障壁層をタングステン等
の高融点金属で形成してもよい。
また、以上の実施例においては、配線中のシリコン含有
量を徐々に少なくするものと、コンタクト孔を囲むよう
に障壁層を設けたものとを、それぞれ別々に説明したが
、両者を組み合わせることにより析出するシリコンの量
を更に減少させることができる。
量を徐々に少なくするものと、コンタクト孔を囲むよう
に障壁層を設けたものとを、それぞれ別々に説明したが
、両者を組み合わせることにより析出するシリコンの量
を更に減少させることができる。
(発明の効果)
上述したように請求項1及び請求項2の発明は、アルミ
ニウム−シリコン合金から成る配線をシリコン基板に接
続した半導体装置で、前記配線はシリコン基板側へ向け
てシリコン含有量を徐々に少なくなるように構成し、コ
ンタクト孔部でのシリコン含有量を少なくしたので、半
導体装置の熱処理を行なう際においても、配線中のシリ
コンの拡散量を少なくし、シリコン基板と配線の接続部
におけるシリコンの析出量を減少させてコンタクト抵抗
の増加を防止することができる。
ニウム−シリコン合金から成る配線をシリコン基板に接
続した半導体装置で、前記配線はシリコン基板側へ向け
てシリコン含有量を徐々に少なくなるように構成し、コ
ンタクト孔部でのシリコン含有量を少なくしたので、半
導体装置の熱処理を行なう際においても、配線中のシリ
コンの拡散量を少なくし、シリコン基板と配線の接続部
におけるシリコンの析出量を減少させてコンタクト抵抗
の増加を防止することができる。
また請求項3の発明は、コンタクト孔を囲むように障壁
層を形成したので、配線中のシリコンがコンタクト底部
に流入して析出することを防ぎ、コンタクト抵抗の増加
を防止することができると共にコンタクト不良を防止す
ることができる。
層を形成したので、配線中のシリコンがコンタクト底部
に流入して析出することを防ぎ、コンタクト抵抗の増加
を防止することができると共にコンタクト不良を防止す
ることができる。
第1図(a)乃至(d)は本発明実施例の半導体装置の
製造工程図、第2図(a)乃至(f)は本発明の他の実
施例の半導体装置の製造工程図、第3図は従来の半導体
装置の断面説明図である。 1・・・・・・シリコン基板 2・・・・・・絶縁層 3・・・・・・配線 3a・・・配線膜 3b・・・配線膜 4・・・・・・コンタクト孔 5・・・・・・障壁層 第2図
製造工程図、第2図(a)乃至(f)は本発明の他の実
施例の半導体装置の製造工程図、第3図は従来の半導体
装置の断面説明図である。 1・・・・・・シリコン基板 2・・・・・・絶縁層 3・・・・・・配線 3a・・・配線膜 3b・・・配線膜 4・・・・・・コンタクト孔 5・・・・・・障壁層 第2図
Claims (3)
- (1)シリコン基板上に絶縁層を形成し、この絶縁層に
形成されたコンタクト孔を介してアルミニウム−シリコ
ン合金から成る配線を前記シリコン基板に接続した半導
体装置において、 前記配線はシリコン基板側へ向けてシリコン含有量が徐
々に少なくなることを特徴とする半導体装置。 - (2)配線は複数の層から成ることを特徴とする請求項
1記載の半導体装置。 - (3)シリコン基板上に絶縁層を形成し、この絶縁層に
形成されたコンタクト孔を介してアルミニウム−シリコ
ン合金から成る配線を前記シリコン基板に接続した半導
体装置において、 前記絶縁層上部に、コンタクト孔を囲むように障壁層を
形成することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19277388A JPH0242748A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19277388A JPH0242748A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0242748A true JPH0242748A (ja) | 1990-02-13 |
Family
ID=16296785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19277388A Pending JPH0242748A (ja) | 1988-08-03 | 1988-08-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0242748A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175125A (en) * | 1991-04-03 | 1992-12-29 | Chartered Semiconductor Manufacturing Ltd. Pte | Method for making electrical contacts |
US6040024A (en) * | 1997-03-26 | 2000-03-21 | Kyodo Shiko Co., Ltd. | Laminated film, method for production thereof, and bag and package using the laminated film |
US6244746B1 (en) * | 1995-10-09 | 2001-06-12 | Kyodo Shiko Co. | Laminated film, method for production thereof, bag and package using the laminated film, and method for separation thereof |
US6440508B1 (en) | 1997-11-13 | 2002-08-27 | Kyodo Shiko Co. | Laminated film, method for production thereof, bag and package using the laminated film, and method for separation thereof |
-
1988
- 1988-08-03 JP JP19277388A patent/JPH0242748A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175125A (en) * | 1991-04-03 | 1992-12-29 | Chartered Semiconductor Manufacturing Ltd. Pte | Method for making electrical contacts |
US6244746B1 (en) * | 1995-10-09 | 2001-06-12 | Kyodo Shiko Co. | Laminated film, method for production thereof, bag and package using the laminated film, and method for separation thereof |
US6984067B2 (en) | 1995-10-09 | 2006-01-10 | Kyodo Shiko Co., Ltd. | Laminated film, method for production thereof, bag and package using the laminated film, and method for separation thereof |
US7364359B2 (en) | 1995-10-09 | 2008-04-29 | Kyodo Shiko Co., Ltd. | Laminated film, method for production thereof, bag and package using the laminated film, and method for separation thereof |
US6040024A (en) * | 1997-03-26 | 2000-03-21 | Kyodo Shiko Co., Ltd. | Laminated film, method for production thereof, and bag and package using the laminated film |
US6440508B1 (en) | 1997-11-13 | 2002-08-27 | Kyodo Shiko Co. | Laminated film, method for production thereof, bag and package using the laminated film, and method for separation thereof |
US6471401B1 (en) | 1997-11-13 | 2002-10-29 | Kyodo Shiko Co., Ltd. | Laminated film, method for production thereof, bag and package using the laminated film, and method for separation thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06125013A (ja) | 半導体装置及びその製造方法 | |
JPH02137230A (ja) | 集積回路装置 | |
JPH0242748A (ja) | 半導体装置 | |
JPS60115221A (ja) | 半導体装置の製造方法 | |
JPH01501985A (ja) | 改良メタライゼーションを有する半導体デバイス | |
JPS61225837A (ja) | 半導体装置の層間接続方法 | |
KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
JPH0242747A (ja) | 半導体装置 | |
JPH02183536A (ja) | 半導体装置 | |
JPH01192140A (ja) | 半導体集積回路装置 | |
JPH03185722A (ja) | 半導体装置の製造方法 | |
JPH0547764A (ja) | 半導体装置とその製造方法 | |
KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
JPS62136857A (ja) | 半導体装置の製造方法 | |
JPS62241373A (ja) | 半導体装置 | |
JP2000232156A (ja) | 半導体装置の製造方法 | |
JPS63147346A (ja) | 半導体集積回路装置 | |
JPS62190850A (ja) | 半導体装置 | |
JPS62296559A (ja) | 半導体装置 | |
JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
JPH03280431A (ja) | 多層配線の製造方法および装置 | |
JPS5886745A (ja) | 半導体装置 | |
JPH0212872A (ja) | 半導体装置 | |
JPH04247625A (ja) | 配線形成方法 | |
JPH0341732A (ja) | 半導体装置の製造方法 |