JPH0238877A - Large scale digital integrated circuit - Google Patents
Large scale digital integrated circuitInfo
- Publication number
- JPH0238877A JPH0238877A JP63189238A JP18923888A JPH0238877A JP H0238877 A JPH0238877 A JP H0238877A JP 63189238 A JP63189238 A JP 63189238A JP 18923888 A JP18923888 A JP 18923888A JP H0238877 A JPH0238877 A JP H0238877A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- scale digital
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大規模ディジタル集積回路、特にカスタムLS
Iを実装したボードの試験を容易にするための試験回路
を内蔵した大規模ディジタル集積回路に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention is applicable to large-scale digital integrated circuits, especially custom LS
The present invention relates to a large-scale digital integrated circuit with a built-in test circuit for facilitating testing of a board on which I is mounted.
従来、この種の大規模ディジタル集積回路を実装したボ
ードの試験は、試験を容易にするため、回路を切断し入
力・出力端子として外部端子に出力する方法等が行われ
ていた。Conventionally, when testing a board on which this type of large-scale digital integrated circuit is mounted, a method has been used in order to facilitate the test, such as cutting off the circuit and outputting it to an external terminal as an input/output terminal.
上述した従来の方法はボードの入出力端子が試験用とし
て多数必要とされるが、回路が大規模になるにつれボー
ドの入出力端子も多く必要とされるので、この方法には
限界がある。The conventional method described above requires a large number of input/output terminals on the board for testing purposes, but as the scale of the circuit increases, more input/output terminals on the board are required, so this method has its limitations.
本発明の目的は前記課題を解決した大規模ディジタル集
積回路を提供することにある。An object of the present invention is to provide a large-scale digital integrated circuit that solves the above problems.
前記目的を達成するため、本発明は大規模ディジタル集
積回路において、全入力をOR論理した出力から任意の
時点で入力情報を取り込む出力端子数と同じビット数を
有するシフトレジスタと、vi。To achieve the above object, the present invention provides a shift register having the same number of bits as the number of output terminals that takes in input information at any time from an output obtained by ORing all inputs in a large-scale digital integrated circuit;
シフトレジスタの出力を出力端子に選択するセレクタと
を有するものである。It has a selector that selects the output of the shift register as an output terminal.
以下1本発明を図により説明する。 The present invention will be explained below with reference to the drawings.
第1図(a)、(b)は本発明の一実施例を示すブロッ
ク図である。FIGS. 1(a) and 1(b) are block diagrams showing one embodiment of the present invention.
本発明は第1図(a)に示す回路ブロックに第1図(b
)に示す試験回路58を付加したものである。The present invention is based on the circuit block shown in FIG. 1(a) as shown in FIG.
) is added with a test circuit 58 shown in FIG.
第1図(a)において、入力端子10,11.12は入
カバソファ回路13,14.15を経て機能回路190
入力16゜17.18に接続されている。In FIG. 1(a), the input terminals 10, 11.12 are connected to the functional circuit 190 via the input cover sofa circuits 13, 14.15.
Connected to input 16°17.18.
機能回路19の出力20.21 、22.23は出カバ
ソファ回路37.3&、39.40を経て出力端子41
,42,43.44に接続されている。Outputs 20.21 and 22.23 of the functional circuit 19 are output to the output terminal 41 via output sofa circuits 37.3 & 39.40.
, 42, 43, and 44.
第1図(b)において、入カバソファ回路13,14.
15は3人力OR回路45の入力1,2.3に接続され
、その出力4は4ビツトシフトレジスタ52のシリアル
人力51に接続される。In FIG. 1(b), the input cover sofa circuits 13, 14 .
15 is connected to inputs 1, 2.3 of a three-way OR circuit 45, and its output 4 is connected to a serial input 51 of a 4-bit shift register 52.
シフトクロック入力端子46は入カバソファ回路49を
経て4ビツトシフトレジスタ52のシフトクロック人力
59に接続される。The shift clock input terminal 46 is connected to a shift clock input 59 of a 4-bit shift register 52 via an input bassine circuit 49.
4ビツトシフトレジスタ52の出力53,54,55.
56は4回路2−1セレクタ57の一方の入力24,2
6,28.30にそれぞれ接続され、他方の入力25,
27,29,31は機能回路19の出力20〜23に接
続される。Outputs 53, 54, 55 . of the 4-bit shift register 52.
56 is one input 24, 2 of the 4-circuit 2-1 selector 57.
6, 28, and 30, respectively, and the other input 25,
27, 29, and 31 are connected to outputs 20 to 23 of the functional circuit 19.
4回路2−1セレクタ57の出力33〜36は出カバソ
ファ回路37〜40に接続されている。Outputs 33-36 of the four-circuit 2-1 selector 57 are connected to output sofa circuits 37-40.
4回路2−1セレクタ、57のセレクト信号は入力端子
47から入力バッフ7回路50を経てセレクト人力32
に入力される。4 circuit 2-1 selector, 57 select signal is input from input terminal 47 through input buffer 7 circuit 50 to select human power 32
is input.
次にこの動作について説明する。Next, this operation will be explained.
ボード試験をするときは大規模ディジタル集積回路の中
は別途LSIテスタで試験するか、ボード、端子に直接
入出力端子を出してそこから試験できるようにしておく
、ここではこの大規模ディジタル集積回路は試験せず、
この大規模ディジタル集積回路の出力に接続されている
外部回路をいかにこの回路の入力から信号を送出するこ
とで試験するかについて説明する。When testing a large-scale digital integrated circuit, test the inside of a large-scale digital integrated circuit using a separate LSI tester, or connect input/output terminals directly to the board and terminals so that testing can be performed from there. is not tested,
A description will be given of how an external circuit connected to the output of this large-scale digital integrated circuit is tested by sending a signal from the input of this circuit.
入力端子46から入力するシフトクロックと同期を取り
ながら入力端子10,11.12から入力されるデータ
をOR回路45でOR演算後、4ビツトシフトレジスタ
52に取り込む6次に4回路2−1セレクタ57のセレ
クト信号を入力端子47を制御することでシフトレジス
タ52の出力を出力端子に送出する。この情報値はこの
大規模ディジタル集積回路の出力に接続されるボード上
の集積回路を制御するものである。The OR circuit 45 performs an OR operation on the data input from the input terminals 10, 11, and 12 while synchronizing with the shift clock input from the input terminal 46, and then inputs the data into the 4-bit shift register 52. 6th and 4th circuits 2-1 selector By controlling the input terminal 47 with the select signal 57, the output of the shift register 52 is sent to the output terminal. This information value controls the integrated circuits on the board that are connected to the outputs of this large scale digital integrated circuit.
以上説明したように本発明は大規模ディジタル集積回路
、特にカスタムLSIの内部にボード用の試験回路を内
蔵することで、大規模ディジタル集積回路を実装したボ
ードを容易に試験することができる効果がある。As explained above, the present invention has the effect that a board on which a large-scale digital integrated circuit is mounted can be easily tested by incorporating a test circuit for the board inside a large-scale digital integrated circuit, especially a custom LSI. be.
第1図(a)、 (b)は本発明の一実施例を示すブロ
ック図である。
+0.11,12,46.47・・・入力端子13.1
4.Is、49.50・・・入力バッフ7回路19・・
・機能回路
37.3g、39.40・・・出力バッフ7回路45・
・・3人力OR回路
52・・・4ビツトシフトレジスタ
57・・・・1回路2−1セレクタ
r’? RnriJ%
第1図
特許出願人 日本電気株式会社FIGS. 1(a) and 1(b) are block diagrams showing one embodiment of the present invention. +0.11, 12, 46.47...Input terminal 13.1
4. Is, 49.50... Input buffer 7 circuit 19...
・Functional circuit 37.3g, 39.40...Output buffer 7 circuit 45・
...3-man OR circuit 52...4-bit shift register 57...1 circuit 2-1 selector r'? RnriJ% Figure 1 Patent applicant NEC Corporation
Claims (1)
R論理した出力から任意の時点で入力情報を取り込む出
力端子数と同じビット数を有するシフトレジスタと、該
シフトレジスタの出力を出力端子に選択するセレクタと
を有することを特徴とする大規模ディジタル集積回路。(1) In large-scale digital integrated circuits, all inputs are
A large-scale digital integration characterized by having a shift register having the same number of bits as the number of output terminals that takes in input information from the output of R logic at any time, and a selector that selects the output of the shift register as the output terminal. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63189238A JPH0238877A (en) | 1988-07-28 | 1988-07-28 | Large scale digital integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63189238A JPH0238877A (en) | 1988-07-28 | 1988-07-28 | Large scale digital integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0238877A true JPH0238877A (en) | 1990-02-08 |
Family
ID=16237922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63189238A Pending JPH0238877A (en) | 1988-07-28 | 1988-07-28 | Large scale digital integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0238877A (en) |
-
1988
- 1988-07-28 JP JP63189238A patent/JPH0238877A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100442074C (en) | Connecting multiple test access port controllers through a single test access port | |
JPH0238877A (en) | Large scale digital integrated circuit | |
JPH0238878A (en) | Large scale digital integrated circuit | |
JPH0238876A (en) | Large scale digital integrated circuit | |
JPS59211146A (en) | Scan-in method | |
JPS62115857A (en) | Semiconductor integrated circuit device | |
JPH026772A (en) | Integrated circuit | |
JPH06324113A (en) | Semiconductor integrated circuit | |
JPS62133371A (en) | Semiconductor device | |
JPS6077518A (en) | Integrated circuit | |
JPH05252039A (en) | Multi-channel d/a converter of 3-line serial data transfer system | |
JPS61228365A (en) | System for testing signal processing lsi | |
JPS62102170A (en) | Test circuit | |
JP2000111620A (en) | Ic tester | |
JPS60192343A (en) | Semiconductor integrated circuit | |
JPH0389178A (en) | Semiconductor integrated circuit | |
JPH06201795A (en) | Test circuit for semiconductor device | |
JPH04275639A (en) | Scanning-in/out system | |
JPH02234087A (en) | Test circuit for digital logical block | |
JPS6454380A (en) | Electronic circuit package with automatic testing function | |
JPS60187870A (en) | Semiconductor integrated logical circuit | |
JPH05249185A (en) | Test circuit for semiconductor integrated circuit device | |
JPH06130135A (en) | Scan path test system semiconductor integrated circuit | |
JPH0415579A (en) | Signal processor | |
JPS60262074A (en) | Integrated logical circuit device |