JPH05252039A - Multi-channel d/a converter of 3-line serial data transfer system - Google Patents
Multi-channel d/a converter of 3-line serial data transfer systemInfo
- Publication number
- JPH05252039A JPH05252039A JP4675992A JP4675992A JPH05252039A JP H05252039 A JPH05252039 A JP H05252039A JP 4675992 A JP4675992 A JP 4675992A JP 4675992 A JP4675992 A JP 4675992A JP H05252039 A JPH05252039 A JP H05252039A
- Authority
- JP
- Japan
- Prior art keywords
- chip select
- shift register
- terminal
- serial data
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、チップセレクト機能
内蔵のシリアルデータ転送方式の多チャネルＤ−Ａ変換
器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a serial data transfer type multi-channel DA converter having a chip select function.
【０００２】[0002]
【従来の技術】図４は、従来のチップセレクト機能内蔵
の多チャネルＤ−Ａ変換器を示すブロック図であり、図
において「クロック」は基本クロック入力端子、「デー
タ」は、シリアルデータ入力端子、「ロード」はデータ
取り込み信号入力端子、「上側基準電圧」はＤ−Ａ変換
の基準となる電圧を印加する端子、出力１はチャネル１
のアナログ電圧出力端子、以下同様に出力Ｎは、チャネ
ルＮのアナログ電圧出力端子であり、「下側基準電圧」
は、Ｄ−Ａ変換の基準となる低い方の電圧を印加する端
子である。2. Description of the Related Art FIG. 4 is a block diagram showing a conventional multi-channel DA converter with a built-in chip select function. In the figure, "clock" is a basic clock input terminal and "data" is a serial data input terminal. , "Load" is a data capture signal input terminal, "upper reference voltage" is a terminal for applying a voltage which is a reference for DA conversion, and output 1 is channel 1
The analog voltage output terminal of, and similarly the output N is the analog voltage output terminal of the channel N, and is the “lower reference voltage”.
Is a terminal for applying a lower voltage which serves as a reference for DA conversion.
【０００３】次に動作について説明する。クロックと同
期して転送されたシリアルデータはシフトレジスタに取
り込まれ、ロード信号により、任意のチャネルのＤ−Ａ
変換部にＫビット分（８ビット分解能Ｄ−Ａ変換器であ
れば、Ｋ＝８）のデータが送られる。Ｄ−Ａ変換部では
このデータを受け、上側基準電圧と下側基準電圧との間
の電圧をＫビットの分解能（８ビット分解能であれば、
Ｋ＝８、２8 ＝256 となり、256 段階の分解能を持つ）
でアナログ電圧を出力させる。出力電圧Ｖ0 は、 Ｖ0 ＝（上側基準電圧−下側基準電圧）・ａ／２K ＋下
側基準電圧 （ａ：０〜２K −１または１〜２K ）で表わされる。Next, the operation will be described. The serial data transferred in synchronization with the clock is fetched into the shift register, and the load signal causes the DA of any channel to be transferred.
Data for K bits (K = 8 for an 8-bit resolution DA converter) is sent to the conversion unit. The D-A converter receives this data, and determines the voltage between the upper reference voltage and the lower reference voltage with K-bit resolution (8-bit resolution,
K = 8, 2 8 = 256, which has a resolution of 256 steps)
To output analog voltage. The output voltage V 0 is represented by V 0 = (upper side reference voltage−lower side reference voltage) · a / 2 K + lower side reference voltage (a: 0 to 2 K −1 or 1 to 2 K ).
【０００４】次にチップセレクト機能について説明す
る。まずＭ個のチップセレクト端子を外部にてプルダウ
ンもしくはプルアップし、論理状態を決定しておく。こ
の論理状態が自身のアドレスとなる。次にシリアルデー
タ中のＭビットに情報を入れ、シフトレジスタにてシリ
アルからパラレルに変換されたデータと、チップセレク
ト端子よりの論理状態が一致回路に入力され、論理が一
致した場合は、自身がアクセスされていると見なし、マ
ルチプレクサを動作させ希望のチャネルのＤ−Ａ変換器
が選択され、Ｄ−Ａ変換される。ここではシフトレジス
タの段数は、（Ｋ＋Ｌ＋Ｍ）段となるため、マイコンよ
りのシリアルデータは（Ｋ＋Ｌ＋Ｍ）ビットのデータが
必要になる。Next, the chip select function will be described. First, M chip select terminals are externally pulled down or pulled up to determine the logic state. This logical state becomes its own address. Next, information is put in M bits in the serial data, and the data converted from serial to parallel by the shift register and the logic state from the chip select terminal are input to the matching circuit, and if the logics match, the logic itself will Considering that it is accessed, the multiplexer is operated and the D / A converter of the desired channel is selected and D / A converted. Here, since the number of stages of the shift register is (K + L + M), serial data from the microcomputer requires data of (K + L + M) bits.
【０００５】[0005]
【発明が解決しようとする課題】従来の多チャネルＤ−
Ａ変換器は以上のように構成されているため、必ずしも
チップセレクト機能を必要としないユーザにとっては、
チップセレクト端子は無駄な存在となってしまうという
問題点があった。[Problems to be Solved by the Invention] Conventional multi-channel D-
Since the A converter is configured as described above, for a user who does not necessarily need the chip select function,
There is a problem that the chip select terminal becomes useless.
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、第１の発明はプログラムソフ
トによって、チップセレクト端子をチップセレクト機能
用入力端子として使用するか、Ｉ／Ｏ拡張用出力端子と
して使用するかを切り換えることができる多チャネルＤ
−Ａ変換器を得ることを目的とする。The present invention has been made to solve the above problems, and the first invention is to use a chip select terminal as an input terminal for a chip select function or an I / O according to program software. Multi-channel D that can be switched to use as an output terminal for expansion
-To obtain an A converter.
【０００７】この発明の第２の発明は、プログラムソフ
トによって、チップセレクト端子をチップセレクト機能
用入力端子として使用するか、マイコンよりのシリアル
データの受け取り完了をマイコン側へ返送するリターン
信号出力端子として使用するかを切り換えられる多チャ
ネルＤ−Ａ変換器を得ることを目的とする。A second aspect of the present invention uses the chip select terminal as an input terminal for the chip select function or as a return signal output terminal for returning the completion of receiving serial data from the microcomputer to the microcomputer by the program software. It is an object to obtain a multi-channel D / A converter which can be switched to be used.
【０００８】[0008]
【課題を解決するための手段】この発明に係るＤ−Ａ変
換器は、シフトレジスタ部を１段増やし、シフトレジス
タ部と一致回路との間にスイッチ回路部を設けたもので
ある。In the DA converter according to the present invention, the shift register section is increased by one stage, and the switch circuit section is provided between the shift register section and the coincidence circuit.
【０００９】[0009]
【作用】この発明における第１の発明の多チャネルＤ−
Ａ変換器は、シリアルデータ中の特定のビットデータに
より、スイッチ部が働き、チップセレクト端子がチップ
セレクト機能用入力端子になったり、Ｉ／Ｏ拡張用出力
端子となる。The multi-channel D- of the first invention of the present invention
In the A converter, the switch portion operates according to the specific bit data in the serial data, and the chip select terminal becomes the chip select function input terminal or the I / O expansion output terminal.
【００１０】この発明における第２の発明の多チャネル
Ｄ−Ａ変換器は、シリアルデータ中の特定のビットデー
タにより、スイッチ部が働き、チップセレクト端子がチ
ップセレクト機能用入力端子になったり、マイコンから
のシリアルデータ受け取り完了を示すリターン信号用出
力端子になる。In the multi-channel DA converter according to the second aspect of the present invention, the switch portion is activated by the specific bit data in the serial data so that the chip select terminal becomes the input terminal for the chip select function, or the microcomputer. It becomes the output terminal for the return signal indicating the completion of receiving the serial data from.
【００１１】[0011]
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、「クロック」は基本ク
ロック入力端子、「データ」はシリアルデータ入力端
子、「ロード」はデータ取り込み信号入力端子、「上側
基準電圧」はＤ−Ａ変換の基準となる電圧を印加する端
子、「下側基準電圧」はＤ−Ａ変換の基準となる低い方
の電圧を印加する端子であり、出力１はチャネル１のア
ナログ電圧出力端子、以下同様に出力Ｎは、チャネルＮ
のアナログ電圧出力端子である。EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, "clock" is a basic clock input terminal, "data" is a serial data input terminal, "load" is a data capture signal input terminal, and "upper reference voltage" is a voltage that is a reference for DA conversion. The terminal, "lower reference voltage", is a terminal for applying a lower voltage which serves as a reference for D-A conversion, output 1 is an analog voltage output terminal of channel 1, and hereinafter output N is channel N.
This is the analog voltage output terminal of.
【００１２】次に動作について説明する。図２にタイミ
ングチャートを示す。クロックと同期して転送されたシ
リアルデータは、シフトレジスタに取り込まれ、ロード
信号により，シリアルデータからパラレルデータに変換
される。Next, the operation will be described. FIG. 2 shows a timing chart. The serial data transferred in synchronization with the clock is taken into the shift register and converted from serial data to parallel data by the load signal.
【００１３】ここでシリアルデータ中の任意の１ビット
をスイッチ部切り換えデータ用として使用し、例えばス
イッチが「１」の状態であるとチップセレクト機能とし
て働く。この状態では、チップセレクト端子を外部にて
プルダウン、プルアップして得たＭ個の論理状態と、シ
フトレジスタからのＭ個の論理状態とが一致回路により
比較され、一致していれば、マルチプルクサを働かせ
る。Here, an arbitrary 1 bit in the serial data is used for switch section switching data, and for example, when the switch is in the "1" state, it functions as a chip select function. In this state, the M logic states obtained by pulling down and pulling up the chip select terminal externally and the M logic states from the shift register are compared by a matching circuit. Make the kusa work.
【００１４】マルチプルクサにより任意のチャネルが選
択され、Ｋビット分のデータにより、上側基準電圧と下
側基準電圧との間の電圧を２K の分解能でアナログ電圧
を出力させる。アナログ出力電圧Ｖ0 は、 Ｖ0 ＝（上側基準電圧−下側基準電圧）・ａ／２K ＋下
側基準電圧 （ａ：０〜２K −１ または １〜２K ）となる。An arbitrary channel is selected by the multiplexer, and the voltage between the upper reference voltage and the lower reference voltage is output as an analog voltage with a resolution of 2 K according to the data of K bits. The analog output voltage V 0 is V 0 = (upper side reference voltage−lower side reference voltage) · a / 2 K + lower side reference voltage (a: 0 to 2 K −1 or 1 to 2 K ).
【００１５】次に、前述のシフトレジスタ部の１ビット
のデータを変更し、スイッチ部が「２」の状態の場合を
説明する。この状態ではＩ／Ｏ拡張機能として働く。つ
まり、シフトレジスタ部のＭビットの情報が直接チップ
セレクト端子に与えられる。Next, the case where the 1-bit data in the shift register section is changed and the switch section is in the "2" state will be described. In this state, it works as an I / O extension function. That is, the M-bit information of the shift register section is directly given to the chip select terminal.
【００１６】ここでは、マイコンよりのシリアルデータ
がパラレル出力されるため、マイコンのポートが足りな
い場合のＩ／Ｏ拡張ポート用として、一本のデータ線か
ら複数の出力端子が得られ、複数の他のＩＣを動作させ
る事が可能となる。Here, since serial data is output in parallel from the microcomputer, a plurality of output terminals can be obtained from a single data line for use as an I / O expansion port when the ports of the microcomputer are insufficient, and a plurality of output terminals can be obtained. It becomes possible to operate other ICs.
【００１７】上記の機能切り換えは、マイコンよりのシ
リアルデータ中の１ビットの情報で実現できるため、特
に外付け部品を必要としない。Since the above function switching can be realized by 1-bit information in serial data from the microcomputer, no external parts are required.
【００１８】実施例２．なお、上記実施例では、マイコ
ンのポート拡張用として説明したが、図３に示すように
マイコンよりのシリアルデータを受け取った確認用の、
マイコンへのリターン信号用出力端子としても使用でき
る。Example 2. It should be noted that in the above embodiment, the description was made for the purpose of expanding the port of the microcomputer, but as shown in FIG. 3, for confirmation of receiving serial data from the microcomputer,
It can also be used as an output terminal for the return signal to the microcomputer.
【００１９】[0019]
【発明の効果】以上のようにこの発明の第１の発明によ
れば、シリアルデータ中の１ビット情報を使用する事に
より、チップセレクト機能とＩ／Ｏ拡張機能とを切り換
える事ができるという効果がある。As described above, according to the first aspect of the present invention, the chip select function and the I / O expansion function can be switched by using the 1-bit information in the serial data. There is.
【００２０】この発明の第２の発明によれば、シリアル
データ中の１ビットの情報を使用する事により、チップ
セレクト機能と、マイコンのデータ受け取り完了を示す
リターン用信号発生機能とを切り換える事ができるとい
う効果がある。According to the second aspect of the present invention, by using the 1-bit information in the serial data, it is possible to switch between the chip select function and the return signal generation function indicating the completion of data reception of the microcomputer. There is an effect that you can.
【図１】この発明の実施例１による多チャネルＤ−Ａ変
換器のブロック図である。FIG. 1 is a block diagram of a multi-channel DA converter according to a first embodiment of the present invention.
【図２】この発明の実施例１による多チャネルＤ−Ａ変
換器の動作を示すタイミングチャート図である。FIG. 2 is a timing chart showing the operation of the multi-channel DA converter according to the first embodiment of the present invention.
【図３】この発明の実施例２による多チャネルＤ−Ａ変
換器のブロック図である。FIG. 3 is a block diagram of a multi-channel DA converter according to a second embodiment of the present invention.
【図４】従来の多チャネルＤ−Ａ変換器のブロック図で
ある。FIG. 4 is a block diagram of a conventional multi-channel DA converter.
クロック 基本クロック入力端子 データ シリアルデータ入力端子 ロード データ取り込み信号入力端子 上側基準電圧 Ｄ−Ａ変換器の基準電圧印加端子 下側基準電圧 Ｄ−Ａ変換器の基準となる低い電圧印加
端子 出力１ チャネル１のアナログ電圧出力端子 出力Ｎ チャネルＮのアナログ電圧出力端子Clock Basic clock input terminal Data serial data input terminal Load data acquisition signal input terminal Upper reference voltage Reference voltage application terminal for D-A converter Lower reference voltage Low voltage application terminal for reference of DA converter Output 1 Channel 1 Analog voltage output terminal Output N Channel N analog voltage output terminal
Claims (2)
スタとの間にスイッチ素子部を設け、チップセレクト機
能と、Ｉ／Ｏ拡張機能とをプログラムソフトで切り換え
られる事を特徴とする３線式シリアルデータ転送方式の
多チャネルＤ−Ａ変換器。1. A 3-wire serial data characterized in that a switch element section is provided between a chip select terminal and a built-in shift register, and a chip select function and an I / O extension function can be switched by program software. Transfer-type multi-channel DA converter.
スタとの間にスイッチ素子部を設け、チップセレクト機
能と、データ受け取り完了信号をマイコン側へ返送する
リターン機能とをプログラムソフトで切り換えられる事
を特徴とする３線式シリアルデータ転送方式の多チャネ
ルＤ−Ａ変換器。2. A switch element unit is provided between the chip select terminal and the built-in shift register, and the chip select function and the return function for returning a data reception completion signal to the microcomputer can be switched by the program software. A multi-channel DA converter of a 3-wire serial data transfer system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4675992A JPH05252039A (en) | 1992-03-04 | 1992-03-04 | Multi-channel d/a converter of 3-line serial data transfer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4675992A JPH05252039A (en) | 1992-03-04 | 1992-03-04 | Multi-channel d/a converter of 3-line serial data transfer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252039A true JPH05252039A (en) | 1993-09-28 |
Family
ID=12756265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4675992A Pending JPH05252039A (en) | 1992-03-04 | 1992-03-04 | Multi-channel d/a converter of 3-line serial data transfer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252039A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997013326A1 (en) * | 1995-10-06 | 1997-04-10 | Analog Devices, Inc. | A serial data interface apparatus and method for detecting an input word length and selecting an operating mode accordingly |
| US8059160B2 (en) | 2009-05-29 | 2011-11-15 | Kabushiki Kaisha Toshiba | Head-separated camera device and control method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03191487A (en) * | 1989-12-20 | 1991-08-21 | Nec Corp | Single chip microcomputer |
-
1992
- 1992-03-04 JP JP4675992A patent/JPH05252039A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03191487A (en) * | 1989-12-20 | 1991-08-21 | Nec Corp | Single chip microcomputer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997013326A1 (en) * | 1995-10-06 | 1997-04-10 | Analog Devices, Inc. | A serial data interface apparatus and method for detecting an input word length and selecting an operating mode accordingly |
| US8059160B2 (en) | 2009-05-29 | 2011-11-15 | Kabushiki Kaisha Toshiba | Head-separated camera device and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741193B2 (en) | Parallel in serial out circuit having flip-flop latching at multiple clock rates | |
| JPH0311036B2 (en) | ||
| JPH08329001A (en) | Bus interface device | |
| US4876704A (en) | Logic integrated circuit for scan path system | |
| US5367300A (en) | Serial data communication interface architecture | |
| JPH05252039A (en) | Multi-channel d/a converter of 3-line serial data transfer system | |
| US6831583B1 (en) | Integrated circuit comprising a microprocessor and an analogue to digital converter which is selectively operable under the control of the microprocessor and independently of the microprocessor, and a method for operating the integrated circuit | |
| JP3909509B2 (en) | Serial interface circuit | |
| JP2545478B2 (en) | Start bit detection circuit | |
| JPH04123217A (en) | Switching circuit for state of external terminal | |
| JPH018028Y2 (en) | ||
| JP2513179B2 (en) | Series-parallel conversion circuit with counter | |
| JPH05204848A (en) | Serial communication system | |
| JPH0370415B2 (en) | ||
| JP3045002B2 (en) | Mode setting circuit for integrated circuits | |
| JPH11288330A (en) | Integrated circuit with setting function | |
| JP2575895B2 (en) | Control signal switching device for integrated circuits | |
| JP2867480B2 (en) | Memory switching circuit | |
| JPH08195672A (en) | Input/output circuit for programmable logic element | |
| JP2810584B2 (en) | Serial data transfer circuit | |
| JP2903548B2 (en) | Logic circuit diagnostic system | |
| JPH04370889A (en) | Extension circuit for output port | |
| JPS62266645A (en) | Serial interface circuit | |
| JPH11184808A (en) | Serial communication method | |
| JPH10123179A (en) | Extended memory circuit system |