JPH0236563A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0236563A JPH0236563A JP63185648A JP18564888A JPH0236563A JP H0236563 A JPH0236563 A JP H0236563A JP 63185648 A JP63185648 A JP 63185648A JP 18564888 A JP18564888 A JP 18564888A JP H0236563 A JPH0236563 A JP H0236563A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- integrated circuit
- circuit device
- semiconductor integrated
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 230000003068 static effect Effects 0.000 claims abstract description 17
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 238000003491 array Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000005728 strengthening Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に、メモリセ
ルアレーを有する半導体集積回路装置に適用して有効な
技術に関するものである。
ルアレーを有する半導体集積回路装置に適用して有効な
技術に関するものである。
従来、二層のアルミニウム配線を用いたダイナミックＲ
Ａ Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ
）及びスタチックＲＡＭにおける電源配線は、メモリ
セルアレーの外周に沿ってのみ設けられ、メモリセルア
レーの領域にはそれぞれ一層目及び二層目のアルミニウ
ム配線から成るデータ線及びワード線補強用配線が設げ
られているだけである（ｆａｌｌえば、特開昭５８−１
９９５５７号公報）。
Ａ Ｍ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ
）及びスタチックＲＡＭにおける電源配線は、メモリ
セルアレーの外周に沿ってのみ設けられ、メモリセルア
レーの領域にはそれぞれ一層目及び二層目のアルミニウ
ム配線から成るデータ線及びワード線補強用配線が設げ
られているだけである（ｆａｌｌえば、特開昭５８−１
９９５５７号公報）。
本発明者の検討によれば、前記技術は次のような問題を
有する。丁なわち、高集積化によるメモリセルアレーの
増大に伴い前記電源配線は長くなるため配線抵抗は増大
する。配線抵抗を低減するためにはこの電源配線の幅を
大きくする必要がある。このことは、チップサイズを太
きくしなければならないことを意味する。ところが、用
−・るパッケージの大きさにより特にチップ短辺り長さ
が制限されるので、メモリセルアレーの増大に伴い電源
配線の幅は減少する傾向にある。従っ工、これが電源イ
ンピーダンスの増大を招き、回路動作マージンの低下や
動作速度の低下を生じてしまうと（・う問題があった。
有する。丁なわち、高集積化によるメモリセルアレーの
増大に伴い前記電源配線は長くなるため配線抵抗は増大
する。配線抵抗を低減するためにはこの電源配線の幅を
大きくする必要がある。このことは、チップサイズを太
きくしなければならないことを意味する。ところが、用
−・るパッケージの大きさにより特にチップ短辺り長さ
が制限されるので、メモリセルアレーの増大に伴い電源
配線の幅は減少する傾向にある。従っ工、これが電源イ
ンピーダンスの増大を招き、回路動作マージンの低下や
動作速度の低下を生じてしまうと（・う問題があった。
本発明の目的は、チップサイズを増大させることなく電
源インピーダンスの低減を図ることができる技術を提供
することにある。
源インピーダンスの低減を図ることができる技術を提供
することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願にお（・て開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
概要を簡単に説明すれば、下記のとおりである。
すなわち、メモリセルアレーの上に電源配線が設けられ
ている。
ている。
上記した手段によれば、電源配線はメモリセルアレーの
上に設けられているので、チップサイズを増大させるこ
となく電源配線を強化することができる。従って、チッ
プサイズを増大させることなく電源インピーダンスの低
減を図ることができる。
上に設けられているので、チップサイズを増大させるこ
となく電源配線を強化することができる。従って、チッ
プサイズを増大させることなく電源インピーダンスの低
減を図ることができる。
以下、本発明の一実施例を図面な用いて具体的に説明す
る。
る。
なお、実施例を説明するための全図において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
第１図は、本発明の一実施例によるスタチックＲＡＭの
全体構成を示す平面図であり、第２図は第１図に示すス
タチックＲＡＭの要部を拡大して示す平面図である。な
お、このスタチックＲＡＭは例えばバイポーラ−ＣＭＯ
８ＬＳＩによるスタチックＲＡＭである。
全体構成を示す平面図であり、第２図は第１図に示すス
タチックＲＡＭの要部を拡大して示す平面図である。な
お、このスタチックＲＡＭは例えばバイポーラ−ＣＭＯ
８ＬＳＩによるスタチックＲＡＭである。
第１図及び第２図に示すように、本実施例によるスタチ
ックＲＡ Ｍ においては、例えば長方形状のｐ型シリ
コンチップのような半導体チップ１に、例えば４個のメ
モリセルアレーＭ−ＡＲＹ％Ｘデコーダ（ロウアドレス
デコーダ）ＸＤＣＲ，Ｙデコーダ（カラムアドレスデコ
ーダ）ＹＤＣＲ，センスアンプＳＡ、周辺回路ＰＣ、パ
ッド２等が設けられている。符号３ａ、３ｂは、それぞ
れ例えばＯｖを供給する第１電源配線ｖＣＣｓ及び例え
ば−５，２Ｖを供給する第２電源配線ＶＥＩＣであって
、このうち電源配線３ａは例えば−層目のアルミニウム
膜により構成され、電源配線３ｂは例えば二層目のアル
ミニウム膜により構成されている。これらの電源配線３
ａ、３ｂの幅は、例えば約７０μｍである。また、符号
４ａ、４ｂは、それぞれ前記周辺回路ＰＣのためＶＣＣ
供給用の第１電源配綜及びＶｉａ：供給用の第２電源配
線であって、これらはいずれも例えば二層目のアルミニ
ウム膜により構成されて（・る。この電源配線４ａはコ
ンタクトホールＣ１を通じて前記電源配線３ａに接続さ
れ、また、電源配線４ｂは前記電源配線３ｂに直接接続
されている。
ックＲＡ Ｍ においては、例えば長方形状のｐ型シリ
コンチップのような半導体チップ１に、例えば４個のメ
モリセルアレーＭ−ＡＲＹ％Ｘデコーダ（ロウアドレス
デコーダ）ＸＤＣＲ，Ｙデコーダ（カラムアドレスデコ
ーダ）ＹＤＣＲ，センスアンプＳＡ、周辺回路ＰＣ、パ
ッド２等が設けられている。符号３ａ、３ｂは、それぞ
れ例えばＯｖを供給する第１電源配線ｖＣＣｓ及び例え
ば−５，２Ｖを供給する第２電源配線ＶＥＩＣであって
、このうち電源配線３ａは例えば−層目のアルミニウム
膜により構成され、電源配線３ｂは例えば二層目のアル
ミニウム膜により構成されている。これらの電源配線３
ａ、３ｂの幅は、例えば約７０μｍである。また、符号
４ａ、４ｂは、それぞれ前記周辺回路ＰＣのためＶＣＣ
供給用の第１電源配綜及びＶｉａ：供給用の第２電源配
線であって、これらはいずれも例えば二層目のアルミニ
ウム膜により構成されて（・る。この電源配線４ａはコ
ンタクトホールＣ１を通じて前記電源配線３ａに接続さ
れ、また、電源配線４ｂは前記電源配線３ｂに直接接続
されている。
本実施例においては、メモリセルアレーＭ−ＡＲＹＯ上
に、半導体チップ１の長辺に平行な方向に延びる電源配
線５ ａ ＊ ５ ｂ及び後述のワード線ＷＬの補強用
配線６が設けられている。これらの電源配線５ａ、５ｂ
及び補強用配線６は、いずれも例えば二層目のアルミニ
ウム膜により構成されている。この場合、ワード線の補
強用配置！ｉＩ６は。
に、半導体チップ１の長辺に平行な方向に延びる電源配
線５ ａ ＊ ５ ｂ及び後述のワード線ＷＬの補強用
配線６が設けられている。これらの電源配線５ａ、５ｂ
及び補強用配線６は、いずれも例えば二層目のアルミニ
ウム膜により構成されている。この場合、ワード線の補
強用配置！ｉＩ６は。
周辺回路ＰＣに接続され前記電源配線５ａはコンタクト
ホールＣ８を通じて前記電源配線３ａに接続され、また
、電源配線５ｂは前記電源配線３ｂに直接接続されてい
る。これらの電源配！！１５ａ１５ｂの本数及び幅は、
これらの電源配線５ ａ 、 ５ｂと前記電源配線３ａ
、３ｂとの全体を例えば１００ｍＡの電流が流れた時の
電位降下が例えば１００ｍＶ以下（配線抵抗が１Ω以下
に対応する）となるように選ばれる。この条件を満足す
るためには、これらの電源配線５ａ、５ｂと前記電源配
置３ａ＃３ｂとのそれぞれの電源配線の幅の和（全体の
幅）を例えば３００μｍ以上とすればよい。この場合に
は、電源配線５ａ、５ｂを半導体チップ１の長辺方向の
２個のメモリセルアレーＭ−ＡＲＹＫついて例えば１６
本ずつ９例えば半導体チップ１の短辺方向に配列されて
いるメモリセル８個に１本の割合で設けるとともに、電
源配線５ａ、５ｂの幅をそれぞれ例えば１５μｍ及び７
μｍとすることができる。
ホールＣ８を通じて前記電源配線３ａに接続され、また
、電源配線５ｂは前記電源配線３ｂに直接接続されてい
る。これらの電源配！！１５ａ１５ｂの本数及び幅は、
これらの電源配線５ ａ 、 ５ｂと前記電源配線３ａ
、３ｂとの全体を例えば１００ｍＡの電流が流れた時の
電位降下が例えば１００ｍＶ以下（配線抵抗が１Ω以下
に対応する）となるように選ばれる。この条件を満足す
るためには、これらの電源配線５ａ、５ｂと前記電源配
置３ａ＃３ｂとのそれぞれの電源配線の幅の和（全体の
幅）を例えば３００μｍ以上とすればよい。この場合に
は、電源配線５ａ、５ｂを半導体チップ１の長辺方向の
２個のメモリセルアレーＭ−ＡＲＹＫついて例えば１６
本ずつ９例えば半導体チップ１の短辺方向に配列されて
いるメモリセル８個に１本の割合で設けるとともに、電
源配線５ａ、５ｂの幅をそれぞれ例えば１５μｍ及び７
μｍとすることができる。
このように前記電源配線３ａ、３ｂに加えて電源配線５
ａ、５ｂが設けられているので、全体としての電源配線
を強化することができる。これによって、全体とじ【の
電源配線の抵抗を例えば従来の１／３〜１７４程度に減
少させることができるので、電源インピーダンスの著し
い低減を図ることができる。しかも、前記電源配線５ａ
、５ｂはメモリセルアレーＭ−ＡＲＹの上に設けられて
いるので、チップサイズを増大させることはない。
ａ、５ｂが設けられているので、全体としての電源配線
を強化することができる。これによって、全体とじ【の
電源配線の抵抗を例えば従来の１／３〜１７４程度に減
少させることができるので、電源インピーダンスの著し
い低減を図ることができる。しかも、前記電源配線５ａ
、５ｂはメモリセルアレーＭ−ＡＲＹの上に設けられて
いるので、チップサイズを増大させることはない。
すなわち、チップサイズを増大させることな（電源イン
ピーダンスの著しい低減を図ることができる。また、全
体としての電源配線の配線抵抗による電源電位の降下な
上述のように例えば１００ｍＶ以下に抑えることができ
るので１回路の動作マージンの向上を図ることができる
。同様に、交流（ＡＣ）的な電位降下も小さくすること
ができるので、動作速度の向上を図ることができる。さ
らに、全体の電源配線の幅を従来の、メモリセルアレー
に沿ってのみ設けられる電源配線と比較して広くするこ
とができるので、電源間の容量が増加し、これによって
回路の切換時のノイズの低減を図ることができる。
ピーダンスの著しい低減を図ることができる。また、全
体としての電源配線の配線抵抗による電源電位の降下な
上述のように例えば１００ｍＶ以下に抑えることができ
るので１回路の動作マージンの向上を図ることができる
。同様に、交流（ＡＣ）的な電位降下も小さくすること
ができるので、動作速度の向上を図ることができる。さ
らに、全体の電源配線の幅を従来の、メモリセルアレー
に沿ってのみ設けられる電源配線と比較して広くするこ
とができるので、電源間の容量が増加し、これによって
回路の切換時のノイズの低減を図ることができる。
第３因は、第１図に示すスタチックＲＡＭの高抵抗負荷
型メモリセルの等価回路を示す回路図である。Ｉ！３図
に示すようにＳＲＡＭのメモリセルは、一対の相補デー
タ線ＤＬ、ＤＬとワード線ＷＬとの交差部に設けられて
いる。
型メモリセルの等価回路を示す回路図である。Ｉ！３図
に示すようにＳＲＡＭのメモリセルは、一対の相補デー
タ線ＤＬ、ＤＬとワード線ＷＬとの交差部に設けられて
いる。
メモリセルは、フリップフロップ回路と、その一対の入
出力端子とデータ線ＤＬとの間に接続された転送用ＭＩ
ＳＦＥＴＱＩ 、Ｑｔとで構成されている。ＭＩＳＦ
ＥＴＱ＋ 、Ｑｔのゲートにはワード線ＷＬが結合さ
れる。フリップフロップ回路は高抵抗負荷素子Ｒ１及び
駆動用ＭＩＳＦＥＴＱ。
出力端子とデータ線ＤＬとの間に接続された転送用ＭＩ
ＳＦＥＴＱＩ 、Ｑｔとで構成されている。ＭＩＳＦ
ＥＴＱ＋ 、Ｑｔのゲートにはワード線ＷＬが結合さ
れる。フリップフロップ回路は高抵抗負荷素子Ｒ１及び
駆動用ＭＩＳＦＥＴＱ。
で構成されているインバータ回路と、高抵抗負荷素子Ｒ
ｔ及び駆動用ＭＩＳＦＥＴＱ４で構成されているインバ
ータ回路とからなる。一方のインバータ回路の入力端子
及び出力端子は、互いに他方のインバータ回路の出力端
子及び入力端子に結合されている。高抵抗負荷素子Ｒは
一端部が電源電圧ｖｃｃに接続され、他端部が駆動用Ｍ
ＩＳＦＥＴのドレイン領域に接続されている。駆動用Ｍ
ＩＳＦＥＴのソース領域は接地電位ｖｇＥに接続されて
いる。
ｔ及び駆動用ＭＩＳＦＥＴＱ４で構成されているインバ
ータ回路とからなる。一方のインバータ回路の入力端子
及び出力端子は、互いに他方のインバータ回路の出力端
子及び入力端子に結合されている。高抵抗負荷素子Ｒは
一端部が電源電圧ｖｃｃに接続され、他端部が駆動用Ｍ
ＩＳＦＥＴのドレイン領域に接続されている。駆動用Ｍ
ＩＳＦＥＴのソース領域は接地電位ｖｇＥに接続されて
いる。
第１図に示すスタチックＲＡＭのメモリセルアレーの要
部を拡大した平面図を第４図に示す。
部を拡大した平面図を第４図に示す。
第４図に示すように、本実施例によるスタチックＲＡＭ
においては、単結晶シリコンからなるｐ型の半導体基板
１０表面に例えばＳｉｎ、膜のようなフィールド絶縁膜
７が設けられ、これによってＭＩＳＦＥＴ等の素子間を
分離している。このフィールド絶縁膜７で囲まれた活性
領域の表面には例えばＳｉｎ、膜のようなゲート絶縁膜
（図示せず）が設けられている。この絶縁膜及び前記フ
ィールド絶縁膜７の上には、例えば−層目の多結晶シリ
コン膜から成るＭＩＳＦＥＴＱｓ 、・Ｑ、のゲート
電極Ｇ、、Ｇ、及びワード線ＷＬが設けられている。こ
れらのゲート電極Ｇ、、Ｇ、の一端は、それぞれゲート
絶縁膜に形成されたコンタクトホールＣ，，Ｃ，を通じ
て後述のｎチャネルＭＩＳＦＥ Ｔ Ｑｌ 、Ｑｔの
ソース領域８に直接接続されている。これによって、メ
モリセルのフリップフロップ回路の交差結合を実現して
いる。なお、これらのゲート電極Ｇ、、Ｇ、及びワード
線ＷＬは単層の高融点金属膜又は高融点金属シリサイド
膜、或いは、多結晶シリコン膜上に高融点金属シリサイ
ド膜を設けたポリサイド膜等により構成してもよい。
においては、単結晶シリコンからなるｐ型の半導体基板
１０表面に例えばＳｉｎ、膜のようなフィールド絶縁膜
７が設けられ、これによってＭＩＳＦＥＴ等の素子間を
分離している。このフィールド絶縁膜７で囲まれた活性
領域の表面には例えばＳｉｎ、膜のようなゲート絶縁膜
（図示せず）が設けられている。この絶縁膜及び前記フ
ィールド絶縁膜７の上には、例えば−層目の多結晶シリ
コン膜から成るＭＩＳＦＥＴＱｓ 、・Ｑ、のゲート
電極Ｇ、、Ｇ、及びワード線ＷＬが設けられている。こ
れらのゲート電極Ｇ、、Ｇ、の一端は、それぞれゲート
絶縁膜に形成されたコンタクトホールＣ，，Ｃ，を通じ
て後述のｎチャネルＭＩＳＦＥ Ｔ Ｑｌ 、Ｑｔの
ソース領域８に直接接続されている。これによって、メ
モリセルのフリップフロップ回路の交差結合を実現して
いる。なお、これらのゲート電極Ｇ、、Ｇ、及びワード
線ＷＬは単層の高融点金属膜又は高融点金属シリサイド
膜、或いは、多結晶シリコン膜上に高融点金属シリサイ
ド膜を設けたポリサイド膜等により構成してもよい。
前記半導体基板１中には、前記ゲート電極Ｇ１゜Ｇ、及
びワード線ＷＬに対して自己整合的に例えばｎ十型のソ
ース領域８及びドレイン領域９が設けられている。これ
らのワード線ＷＬ、ソース領域８及びドレイン領域９に
より、ｎチャネルＭＩＳＦＥＴＱ＋ −Ｑｔが構成さ
れている。また、前記ゲー）［極Ｇ８、ソース領域８及
びドレイン領域９によりｎチャネルＭＩＳＦＥＴＱｓが
、前記ゲート電極Ｇｔ１ソース領域８及びドレイン領域
９によりｎチャネルＭＩ ５ＦＥＴＱ４が構成されて（
・る。
びワード線ＷＬに対して自己整合的に例えばｎ十型のソ
ース領域８及びドレイン領域９が設けられている。これ
らのワード線ＷＬ、ソース領域８及びドレイン領域９に
より、ｎチャネルＭＩＳＦＥＴＱ＋ −Ｑｔが構成さ
れている。また、前記ゲー）［極Ｇ８、ソース領域８及
びドレイン領域９によりｎチャネルＭＩＳＦＥＴＱｓが
、前記ゲート電極Ｇｔ１ソース領域８及びドレイン領域
９によりｎチャネルＭＩ ５ＦＥＴＱ４が構成されて（
・る。
ＭＩ ５ＦＥＴＱ＋ 、Ｑｔ 、Ｑｓ 、Ｑｌを
覆うように、半導体基板１上全面に、例えばシリコン酸
化膜及び例えばＰＳＧ膜からなる層間絶縁膜（図示省略
）が設けられて（・る。前記層間絶縁膜上に、高抵抗負
荷素子Ｒ＋、Ｒｔ及び電源電圧用配線１０が、例えば二
層目の多結晶シリコン膜により形成される。高抵抗負荷
素子Ｒは前記層間絶縁膜に形成された接続孔（図示せず
）を通して、所定のゲート電極及び半導体領域に接続さ
れて（・る。
覆うように、半導体基板１上全面に、例えばシリコン酸
化膜及び例えばＰＳＧ膜からなる層間絶縁膜（図示省略
）が設けられて（・る。前記層間絶縁膜上に、高抵抗負
荷素子Ｒ＋、Ｒｔ及び電源電圧用配線１０が、例えば二
層目の多結晶シリコン膜により形成される。高抵抗負荷
素子Ｒは前記層間絶縁膜に形成された接続孔（図示せず
）を通して、所定のゲート電極及び半導体領域に接続さ
れて（・る。
負荷素子Ｒ，，Ｒ，を覆うように半導体基板１上全面に
形成された、例えばシリコン酸化膜からなる絶縁膜を介
して、例えば−層目のアルミニウム膜から成るデータ線
ＤＬ、ＤＬが形成される。
形成された、例えばシリコン酸化膜からなる絶縁膜を介
して、例えば−層目のアルミニウム膜から成るデータ線
ＤＬ、ＤＬが形成される。
これらのデータ線ＤＬ、ＤＬは前記絶縁膜に設けられた
接続孔Ｃｓ 、Ｃｓを通じて前記ｎチャネルＭＩ Ｓ
Ｆ ＥＴＱｔ 、Ｑｔのドレイン領域９に接続され
ている。このデータ線ＤＬ 、ＤＬ上には層間絶縁膜（
図示しない）を介在させて電源配線５ａ（Ｖｃｃ）、５
ｂ（ＶＥＥ）、ワード線補強用配線６がデータ線と直交
する方向に延在している。前記電源配線５ ａ （Ｖ（
（） 、 ５ ｂ （ＶＥＥ）及びワード線補強用配線
６は例えば二層目のアルミニウム膜で形成される。
接続孔Ｃｓ 、Ｃｓを通じて前記ｎチャネルＭＩ Ｓ
Ｆ ＥＴＱｔ 、Ｑｔのドレイン領域９に接続され
ている。このデータ線ＤＬ 、ＤＬ上には層間絶縁膜（
図示しない）を介在させて電源配線５ａ（Ｖｃｃ）、５
ｂ（ＶＥＥ）、ワード線補強用配線６がデータ線と直交
する方向に延在している。前記電源配線５ ａ （Ｖ（
（） 、 ５ ｂ （ＶＥＥ）及びワード線補強用配線
６は例えば二層目のアルミニウム膜で形成される。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、電源配線３ａ、３ｂのうちの半導体チップ１の
長辺に平行な部分は必要に応じて取り除くことができる
。また、デコード方式を工夫してワード線ＷＬの補強用
配線６をチップ短辺方向の２個のメモリセル毎に一本ず
つ設けることに丁ればこの補強用配線６の本数を少なく
することができるので、その分だけ電源配線５ａ、５ｂ
の幅を大きくすることができる。さらに、本発明は、メ
モリセルアレイを有する各種の半導体集積回路装置に適
用することができる。
長辺に平行な部分は必要に応じて取り除くことができる
。また、デコード方式を工夫してワード線ＷＬの補強用
配線６をチップ短辺方向の２個のメモリセル毎に一本ず
つ設けることに丁ればこの補強用配線６の本数を少なく
することができるので、その分だけ電源配線５ａ、５ｂ
の幅を大きくすることができる。さらに、本発明は、メ
モリセルアレイを有する各種の半導体集積回路装置に適
用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、チップサイズを増大させることなく電源イン
ピーダンスの低減を図ることができる。
ピーダンスの低減を図ることができる。
第１図は、本発明の一実施例によるスタチックＲＡＭの
全体構成を示す平面図であり、第２図は、第１図に示す
スタチックＲＡＭの要部を拡大して示す平面図、 第３図は、第１図に示すスタチックＲＡＭの高抵抗負荷
型メモリセルの等何回路を示す回路図である。 第４図は第１図に示すスタチックＲＡＭのメモリセルア
レーの要部を拡大して示す平面図である。 １・・・半導体チップ、２・・・外部端子（パッド）、
３ ａ Ｈ３ｂ Ｈ４ａ ｇ ４ ｂ ＊ ５ ａ ＋
５ ｂ ・・・電源配線、６・・・補強用配線、７・
・・フィールド絶縁膜、８，９・・・ｎ＋領領域１０・
・・電源電圧用配線、Ｍ−ＡＲＹ・・・メモリセルアレ
イ、ＸＤＣＲ・・・Ｘデコーダ、ＹＤＣＲ・・・Ｙデコ
ーダ、ＳＡ・・・センスアンプ、ＰＣ・・・周辺回路、
ＷＬ・・・ワード線、ＤＬ、ＤＬ・・・データ線。 代理人 弁理士 小 川 勝 男（″。 第 図 りし Ｌ
全体構成を示す平面図であり、第２図は、第１図に示す
スタチックＲＡＭの要部を拡大して示す平面図、 第３図は、第１図に示すスタチックＲＡＭの高抵抗負荷
型メモリセルの等何回路を示す回路図である。 第４図は第１図に示すスタチックＲＡＭのメモリセルア
レーの要部を拡大して示す平面図である。 １・・・半導体チップ、２・・・外部端子（パッド）、
３ ａ Ｈ３ｂ Ｈ４ａ ｇ ４ ｂ ＊ ５ ａ ＋
５ ｂ ・・・電源配線、６・・・補強用配線、７・
・・フィールド絶縁膜、８，９・・・ｎ＋領領域１０・
・・電源電圧用配線、Ｍ−ＡＲＹ・・・メモリセルアレ
イ、ＸＤＣＲ・・・Ｘデコーダ、ＹＤＣＲ・・・Ｙデコ
ーダ、ＳＡ・・・センスアンプ、ＰＣ・・・周辺回路、
ＷＬ・・・ワード線、ＤＬ、ＤＬ・・・データ線。 代理人 弁理士 小 川 勝 男（″。 第 図 りし Ｌ
Claims (1)
- 【特許請求の範囲】 １、半導体チップと 前記半導体チップ上に、行及び列方向に複数形成され、
長方形のメモリセルアレイを構成するメモリセルと 前記メモリセルアレイの長辺とその長辺が対応している
長方形の領域を、前記メモリセルと供に構成している前
記半導体チップ上に形成された周辺回路と 前記長方形の領域の外周に沿って延在する第１の電源配
線と 前記長方形の領域の向い合う短辺に沿って延在する第１
の電源配線を結ぶように、前記メモリアレイ上に前記メ
モリアレイ上に前記長方形の領域の長辺方向に複数、互
いに間隔をおいて設けられた第２の電源配線と前記第２
の電源配線より下層の導電層により形成される前記メモ
リセルに電源電位及び接地電位を供給する第３の電源配
線を有する半導体集積回路装置。 ２、前記第２電源配線は、二層目のアルミニウム膜から
形成されることを特徴とする特許請求の範囲第１項記載
の半導体集積回路装置。 ３、前記第２電源配線は、電源電位Ｖ＿Ｃ＿Ｃ供給用の
配線及び接地電位Ｖ＿Ｅ＿Ｅ供給用の配線から成ること
を特徴とする特許請求の範囲第１項記載の半導体集積回
路装置。 ４、前記メモリセルはデータ線とワード線の交差部に配
置されていることを特徴とする特許請求の範囲第１項記
載の半導体集積回路装置。 ５、前記メモリセルアレーの上にワード線補強用配線が
設けられていることを特徴とする特許請求の範囲第１項
記載の半導体集積回路装置。 ６、前記ワード線補強用配線は二層目のアルミニウム膜
から成ることを特徴とする特許請求の範囲第５項記載の
半導体集積回路装置。 ７、前記第１電源配線は、電源電位Ｖ＿Ｃ＿Ｃ供給用の
配線及び接地電位Ｖ＿Ｅ＿Ｅ供給用の配線から成ること
を特徴とする特許請求の範囲第１項記載の半導体集積回
路装置。 ８、前記第１電源配線と、前記第２電源配線とは互いに
接続されていることを特徴とする特許請求の範囲第７項
記載の半導体集積回路装置。 ９、前記メモリセルアレーを構成するメモリセルは高抵
抗負荷型メモリセルであることを特徴とする特許請求の
範囲第１項記載の半導体集積回路装置。 １０、前記半導体集積回路装置はスタチックＲＡＭであ
ることを特徴とする特許請求の範囲第１項記載の半導体
集積回路装置。 １１、前記スタチックＲＡＭはバイポーラ−ＣＭＯＳＬ
ＳＩによるスタチックＲＡＭであることを特徴とする特
許請求の範囲第１０項記載の半導体集積回路装置。 １２、前記半導体集積回路装置はダイナミックＲＡＭで
あることを特徴とする特許請求の範囲第１項記載の半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185648A JPH0236563A (ja) | 1988-07-27 | 1988-07-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185648A JPH0236563A (ja) | 1988-07-27 | 1988-07-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0236563A true JPH0236563A (ja) | 1990-02-06 |
Family
ID=16174446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63185648A Pending JPH0236563A (ja) | 1988-07-27 | 1988-07-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0236563A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992006500A1 (en) * | 1990-10-05 | 1992-04-16 | Seiko Epson Corporation | Semiconductor device |
| US5225676A (en) * | 1991-05-21 | 1993-07-06 | Jeol Ltd. | Electrooptical viewing apparatus capable of switching depth of focus |
| KR100311035B1 (ko) * | 1997-11-21 | 2002-02-28 | 윤종용 | 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치 |
-
1988
- 1988-07-27 JP JP63185648A patent/JPH0236563A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992006500A1 (en) * | 1990-10-05 | 1992-04-16 | Seiko Epson Corporation | Semiconductor device |
| US5225676A (en) * | 1991-05-21 | 1993-07-06 | Jeol Ltd. | Electrooptical viewing apparatus capable of switching depth of focus |
| KR100311035B1 (ko) * | 1997-11-21 | 2002-02-28 | 윤종용 | 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005597B1 (ko) | 분할된 정류회로를 가진 반도체 기억장치 | |
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| JPS62169472A (ja) | 半導体集積回路装置 | |
| JP2559360B2 (ja) | 半導体メモリ装置 | |
| KR950002046A (ko) | 반도체 집적회로 장치 | |
| JPS6046545B2 (ja) | 相補型ｍｏｓ記憶回路装置 | |
| US6448628B2 (en) | Chip decoupling capacitor | |
| US5708610A (en) | Semiconductor memory device and semiconductor device | |
| JPH0236563A (ja) | 半導体集積回路装置 | |
| KR0130777B1 (ko) | 반도체 집적회로장치 | |
| JPS61218155A (ja) | 半導体集積回路装置 | |
| US4839710A (en) | CMOS cell which can be used as a resistor, a capacitor, an RC component or a terminating impedance of a signal | |
| JP2937363B2 (ja) | 半導体記憶装置 | |
| JPS594158A (ja) | 半導体記憶装置 | |
| JPH04287360A (ja) | 半導体記憶装置 | |
| JPH04318392A (ja) | 半導体集積回路装置 | |
| JPH0247851A (ja) | 出力バッファ回路を備えた半導体集積回路装置 | |
| JPS6173297A (ja) | 半導体装置 | |
| JPH04250663A (ja) | 半導体メモリ装置 | |
| JP3153016B2 (ja) | 半導体集積回路 | |
| JPH02183558A (ja) | 半導体装置 | |
| JP2653444B2 (ja) | 半導体集績回路装置 | |
| JP3501880B2 (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JPH03136350A (ja) | 半導体装置 | |
| JPS6223152A (ja) | 半導体集積回路装置 |