JPH023257A - フィールドシールド構造を有する半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 素子間分離を電場によって行うフィールドシールド構造
を存する半導体装置に関し。

フィールドシールドを構成する導電層とこの上に形成さ
れる延伸部を有する電極との絶縁性を向上することを目
的とし 半導体基板上に絶縁層を介して形成されたフィールドシ
ールドを構成する導電層と、該導電層の所定位置に設け
られた開口内に表出する疾手導体基板から成る素子形成
領域と、該開口内における該導電層の側壁部を成し、該
開口の上方に向かって漸次該素子形成領域外に傾斜する
傾斜面と、該素子形成領域に形成された半導体素子と、
該半導体素子を構成する電極であって、第２の絶縁層を
介して該傾斜面上に形成された延伸部を有する電極を含
むことから構成される。

〔産業上の利用分野〕

本発明は、素子間分離を電場によって行うフィールドシ
ールド構造を存する半導体装置に関する。

〔従来の技術〕

従来半導体素子間の分離方法としてその主流を占めてき
たＬＯＧＯ５（Ｌｏｃａｌ　０ｘｉｄａｔｉｏｎ　ｏｆ
　５ｉｌｉｃｏｎ）と称される局所選択酸化法は、素子
形成領域に対するバーズビークの食い込みが避けられな
いため。

集積回路の高密度化に限界が生じる。これに対して、ト
レンチ（溝）構造による素子間分離法が検討されている
が、トレンチの精密加工の難しさ工程の複雑さから、現
在のところあまり普及していない。

一方、素子形成領域を導電層で囲み、この感電層と基板
間に電界を形成することによって、素子間分離を行う、
いわゆるフィールドシールド法が古くから提案されてい
る。フィールドシールド法は構造および形成工程が比較
的簡単であり、構造上におていも高集積化に適している
。

〔発明が解決しようとする課題〕

従来のフィールドシールドの構造および形成工程を第６
図ないし第８図を参照して説明し、その問題点を明らか
にすることにする。

第６図（ａｌに示すように、まず、シリコン基板１を熱
酸化し、その表面にＳｉＯ□絶縁層２を形成したのち、
さらに、多結晶シリコン層３を堆積する。

必要に応じて多結晶シリコン層３に不純物をドープして
低抵抗とする。

次いで、多結晶シリコン層３をフィールドシールドの形
状にパターンニングしたのち、露出部分のＳｉＯ□絶縁
層２を除去する。そして、第６図（ｂｌに示すように、
熱酸化によりシリコン基板１の露出表面に厚さ３００人
程度のＳｉＯ□ゲート酸化膜４を形成する。この工程に
おいて、パターンニングされた多結晶シリコン層３１表
面にも酸化膜４１が生成される。多結晶シリコン層３１
によって囲まれた領域５が素子形成領域となる。

上記ののち、素子形成領域５に例えばＭＯＳ−ＦＥＴを
形成すると仮定すると、シリコン基板１全面に多結晶シ
リコン層を堆積し、この多結晶シリコン層に必要に応じ
て不純物をドープして低抵抗としたのち、これをパター
ンニングして、第６図ＦＣ＋に示すように、所定形状・
寸法のゲート電極６を形成する。

第７図は第６図（Ｃ）で説明した工程直後の構造を示す
斜視図、第８図はフィールドシールドを構成する多結晶
シリコン層３１の上記ゲート電極６形成後における部分
断面図である。

第７図において、素子形成領域５内に露出するシリコン
基板１表面に所定不純物を注入して、ソース／ドレイン
領域７を形成する。以後５通常の工程にしたがって眉間
絶縁層の形成、ソース／ドレイン領域７に対するコンタ
クトホールの形成等を行うことにより、フィールドシー
ルドによって分離されたＭＯＳ−ＦＥＴが完成される。

ところで、第６図（ｂ）で説明した工程における多結晶
シリコン層３のパターンニングは、微細加工を要するた
めに異方性エツチングが用いられる。

その結果、パターンニングされた多結晶シリコン層３１
の側面はシリコン基板１に対してほぼ垂直をなしている
。このため、第６（Ｃ）の工程において。

やはり異方性エツチングにより多結晶シリコン層をゲー
ト電極６の形状にパターンニングすると。

第８図に示すように、多結晶シリコン層３１の側面に残
渣として多結晶シリコン側壁６１が形成される。

この現象は、異方性エツチングを用いて、電極等の側面
に絶縁層等の側壁を形成する方法として積極的に利用さ
れる現象である。しかしながら、上記フィールドシール
ドの形成においては、多結晶シリコン側壁６１の形成は
好ましくない。なぜならば、多結晶シリコン側壁６１は
ゲート電極６と導通しているために、ゲート電極６とソ
ース／ドレインの引出し電極が短絡してしまうおそれが
あるからである。

また、上記従来のフィールドシールド構造においては、
多結晶シリコン層３１とゲート電極６間は酸化膜４１に
よって絶縁されているが、酸化膜４１の厚さはゲート酸
化膜４のそれによって決まってしまうため、自由に設定
することができない。このため、多結晶シリコン層３１
とゲート電極６間の耐、圧が充分でなく、また、この間
の容量が大きいという問題があった。

本発明は上記従来のフィールドシールド構造における問
題点を解決可能なフィールドシールド構造を提供するこ
とを目的とする。

〔課題を解決するための手段〕

上記目的は、半導体基板上に耐酸化性絶縁層を介して形
成されたフィールドシールドを構成する導電層と、該導
電層の所定位置に設けられた開口内に表出する該半導体
基板から成る素子形成領域と、該開口内における該導電
層の側壁部を成し該開口の上方に向かって漸次該素子形
成領域外に傾斜する傾斜面と、該素子形成領域に形成さ
れた半導体素子と、該半導体素子を構成する電極であっ
て、第２の絶縁層を介して該傾斜面上に形成された延伸
部を有する電極を含むことを特徴とする本発明に係るフ
ィールドシールド構造を有する半導体装置、および、半
導体基板上に耐酸化性絶縁層を形成する工程と、該耐酸
化性絶縁層上にフィールドシールドを構成するだめの導
電層を形成する工程と、該導電層上に耐酸化性マスク層
を形成する工程と、該導電層のフィールドシールド形成
部分がマスクされるように該耐酸化性マスク層をパター
ンニンクスる工程と、該フィールドシールド形成部分が
マスクされた該導電層を酸化性雰囲気中で熱処理してフ
ィールドシールド形成部分以外の該導電層を酸化層に転
換する工程と、該耐酸化性マスク層および該酸化層を順
次選択的に除去する工程と、フィールドシールド形成部
分として残留する該導電層の表面を酸化して表面絶縁層
を形成する工程と、フィールドシールド形成部分の周囲
に表出している該耐酸化性絶縁層を選択的に除去する工
程とを含むことを特徴とする本発明に係るフィールドシ
ールド構造を有する半導体装置の製造方法によって達成
される。

〔作　用〕

フィールドシールドを構成する多結晶シリコン層をＬＯ
ＣＯ５法を適用してパターンニングする。その結果、フ
ィールドシールド形成領域の多結晶シリコン層にバーズ
ビークが食い込み、フィールドシールドの側面が傾斜面
となる。このため、フィールドシールド上に設けられる
延伸部を有する電極を異方性エツチングによりパターン
ニングしても、上記傾斜面には電極物質の残渣が生じず
、前記電極と素子形成領域におけるソース／ドレインの
引出し電極との短絡が発生し難くなる。また。

フィールドシールドを構成する多結晶シリコン層と基板
間にあらかじめ耐酸化性絶縁層を設けておくことにより
、フィールドシールドを構成する多結晶シリコン層表面
を酸化して所望の厚さの絶縁層を形成したのち、前記耐
酸化性絶縁層を選択的に除去し、素子形成領域の基板表
面に所望の厚さを有するゲート酸化膜を形成することが
できる。

すなわち、フィールドシールドと前記電極間の絶縁層の
厚さを、ゲート酸化膜のそれとは独立に制御することが
でき、耐圧の向上ならびに容量の低減が可能となる。

〔実施例〕

以下本発明の実施例を図面を参照して説明する。

第１図（ａ）は本発明に係る半導体装置の一例として、
フィールドシールドによって分離されたＭＯＳトランジ
スタの構造を示す模式的平面図、第１図（ｂｌおよび（
Ｃ１は、第１図（ａ）における模式的Ｘ−Ｘ断面図およ
びＹ−Ｙ断面図である。

第１図（ａ）ないしくＣ）を参照して、シリコン基板１
０表面には１例えば５ｉ３Ｎａ　（窒素シリコン）のよ
うな耐酸化性絶縁層１１を介して、フィールドシールド
を構成する１例えば多結晶シリコンから成る導電層１２
が形成されている。導電層１２の所定領域には開口１３
が形成されており、この開口１３内に表出するシリコン
基板１０が素子形成領域１４として使用される。開口１
３内における導電層１２の側壁は、開口１３の上方に向
かって漸次素子形成領域１４の外側に傾斜する傾斜面１
５となっている。

素子形成領域１４には８例えばシリコン基板１０表面を
熱酸化して形成されたＳｉＯ□（二酸化シリコン）から
成るゲート絶縁層１８を介してシリコン基板１０に対向
するゲート電極１７と、その両側の基板に不純物を注入
して形成されたソース／ドレイン領域１９から成るＭＯ
Ｓ　　トランジスタが形成されている。

ゲート電極１７は導電層１２の傾斜面１５上に延伸する
部分を有する。この延伸部と導電層１２との間は導電層
１２表面を酸化して形成された絶縁層１６によって絶縁
されている。導電層１２およびゲート電極１７上には層
間絶縁層２０が形成されている。さらに。

層間絶縁層２０に設けられたコンタクトホールを通じて
ゲート電極１７およびソース／ドレイン領域１９にそれ
ぞれ接続された配線層２１および２２が形成されている
。

第１図に示す導電層１２から成るフィールドシールド構
造においては、ゲート電極１７を異方性エツチングによ
りパターンニングしても、ゲート電極１７を構成する導
電物質が傾斜面１５に残留せず、ゲート電極１７とシリ
コン基板１０とが短絡されるおそれがない。また、絶縁
層１６とゲート絶縁層１８とは別の工程で形成されるた
め、絶縁層１６は充分大きな厚さを有することができ、
導電層１２とゲート電極１７間に所望の耐圧が付与され
るとともに　これらの間の容量が低減されている。

第２図は第１図に示すフィールドシールドを形成する工
程における要部断面図であって３第１図におけるのと同
じ部分は同一符号を以て示す。

第２図（ａｌを参照して、シリコン基板１０上に１例え
ば５ｉｓＮａから成る厚さ約１０００人の耐酸化性絶縁
層１１と１例えば多結晶シリコンから成る約４０００人
の厚さの導電層１２を順次形成し、さらに１導電層１２
上に１例えば５ｉＪ４から成る厚さ１０００人の耐酸化
性マスク層２３を形成する。これらの形成は１周知のＣ
ＶＤ（化学気相堆積）法を用いて行えばよく多結晶シリ
コン導電Ｆ１１２については、この形成時に適当な不純
物をドープして導電性を付与してもよく１また。形成後
に不純物をイオン注入してもよい。

次いで９周知のリソグラフ技術を用いて上層の５ｉＪ４
耐酸化性マスク層２３を１第２図（ｂ）に示すように、
フィールドシールド形成部分がマスクされるようにパタ
ーンニングしたのち、多結晶シリコン導電層１２を、酸
化性雰囲気中で通常のＬＯＣＯＳ法と同様の条件にした
がって酸化する。その結果第２図（Ｃ）に示すように、
耐酸化性マスク層２３から露出している部分の導電層１
２がＳｉＯ□層２４に転換される。耐酸化性マスク層２
３下の多結晶シリコン導電層１２も部分的に酸化され１
通常のＬＯＣＯ３法におけると同様にバーズビークが生
じる。したがって。

耐酸化性マスク層２３下に残留している導電層１２の側
面は傾斜面１５となる。

上記ののち、耐酸化性マスク層２３およびＳｉＯ□層２
４を順次選択的に除去する。５ｉＪ４耐酸化性マスク層
２３の場合には１周知の熱燐酸中に浸漬するエツチング
方法を用いればよく、また、　ＳｉＯ□層２４はＨＰ　
（弗酸）溶液を用いてエツチングすればよい。

上記除去工程により露出した多結晶シリコン導電層１２
を、酸化性雰囲気中で熱処理して、第２図（ｄｌに示す
ように、　Ｓｉｎｇから成る厚さ約３０００人の絶縁層
１６を形成する。この熱処理において、耐酸化性絶縁層
１１は素子形成領域におけるシリコン基板１０を保護し
ている。

次いで、導電１１２周囲に露出している耐酸化性絶縁層
１１を選択的に除去する。ＳｉＪ、耐酸化性絶縁層１１
の場合には、上記熱燐酸浸漬法により行えばよい。この
ようにして、第２図ｔｅｌに示す構造を得る。同図はフ
ィールドシールドの一部を示しており、実際には、第２
図（ｅ）に示す構造の導電層１２が、第１図に示すよう
に、素子形成領域１４の周囲を囲むように形成され、こ
の素子形成領域１４内にＭＯＳ　　ｌ−ランジスタやバ
イポーラトランジスタ等の半導体素子が形成される。

第３図は第１図に示すフィールドシールドを形成する工
程の別の実施例における要部断面図であって１既掲の図
におけるのと同じ部分は同一符号を以て示す。

本実施例においては、第３図（ａ）に示すように。

シリコン基板１０上に厚さ約３００　人のＳｉＯ□層２
５層形５したのち、この上に、前記実施例と同様にして
。

例えばＳｉ３Ｎ４から成る耐酸化性絶縁層１１．多結晶
シリコンから成る導電層１２．　Ｓｉ３Ｎ、から成る耐
酸化性マスク層２３を順次形成する。ＳｉＯ□層２５層
形５コン基板１０を熱酸化して形成すればよい。また。

導電層１２には前記実施例と同様にして導電性が付与さ
れている。

上記ののち、前記実施例と同様にして、第３図（ｂｌに
示すように、耐酸化性マスク層２３をパターンニングし
９次いで、第３図（Ｃ）に示すように、パターンニング
された耐酸化性マスク層２３をマスクとして多結晶シリ
コン導電層１２を選択酸化する。そして、耐酸化性マス
ク層２３および上記選択酸化によって生じたＳｉ０ｇ層
２５を順次選択的に除去して第３図（ｄｌに示す構造を
得る。

本実施例においては、上記工程に続いて、耐酸化性絶縁
層１１を１通常のＬＯＧＯＳ分離絶縁層によって分離さ
れる素子形成領域をマスクするようにパターンニングす
る。そして１　シリコン基板１０表面を通常のＬＯＣＯ
３法の条件で熱酸化し、第３図（ｅｌに示すように１分
離絶縁層２６を形成する。この熱酸化工程において、導
電層１２表面にも５ｉＯｚ絶縁層１６が形成される。多
結晶シリコン導電層１２の初期厚さを１例えば４０００
人とし１分離絶縁層２６の厚さを３０００人とすると、
　ＳｉＯ□ｉＯ□１６の厚さは４０００人程度上々り、
この下には約２０００人の厚さの多結晶シリコン導電層
１２が残る。

上記ののち、シリコン基板１０上に露出している耐酸化
性絶縁層１１を選択的に除去し、第３図（ｆ）に示す構
造を得る。すなわち、導電層１２によるフィールドシー
ルドによって分離された領域とＬＯＣＯ５法による分離
絶縁層２６によって分離された領域とが同一シリコン基
板１０上に形成されており、それぞれの領域に９図示し
ないＭＯＳ　　ｌ−ランジスタやバイポーラトランジス
タ等が適宜形成される。

上記実施例におけるＳｉＯ□層２５層形５常、　ＬＯＣ
Ｏ５法によって分離絶縁層を形成する際、　　Ｓｉ３Ｎ
４耐酸化性絶縁層によるシリコン基板表面の格子歪を緩
和する目的で設けられるものである。

第４図は本発明のさらに別の実施例の工程における要部
断面図であって、既掲の図におけるのと同じ部分は同一
符号を以て示す。

本発明実施例においては、第２図の実施例と同様にして
、シリコン基板１０上に９例えばＳｉ３Ｎ４耐酸化性絶
縁層１１と多結晶シリコン導電層１２を順次形成したの
ち、第４図（ａｌに示すように、厚さ３００人程人程５
ｉＯｚ層２７を形成し、この上に前記各実施例と同様に
して１例えばＳｉ、Ｎ、から成る耐酸化性マスク層２３
を形成する。ＳｉＯ□層２５層形５は１例えば熱酸化法
を用いればよい。

次いで、前記実施例と同様にして、第４図ｆｂ）に示す
ように、耐酸化性マスク層２３をパターンニングしたの
ち、　ＬＯＣＯ５法により導電層１２を熱酸化し。

第４図（Ｃ）に示すようにＳｉＯ□層２４を生成させ１
次いで、耐酸化性マスク層２３およびＳｉＯ□層２４を
順次選択的に除去する。そして、露出した導電層１２表
面を熱酸化して、第４図（ｄ）に示すようにＳｉＯ□ｉ
Ｏ□１６を形成したのち、導電層１２周囲に露出してい
る耐酸化性絶縁層１１を除去し、第４図（ｅ）に示す構
造を得る。

本実施例によれば、　５ｉ０２層２４を形成する際に。

５ｉ０２層２７を通じて耐酸化性マスク層２３の下に酸
素が供給されやすくなるため、バーズビークの食い込み
量が大きくなり、フィールドシールドを構成する導電Ｉ
Ｊ１２の側面の傾斜がより緩やかになる利点がある。な
お１本実施例においても、シリコン基板１０と耐酸化性
絶縁層１１との間にＳｉＯ□層を介在させておけば、第
３図で説明した実施例と同様に。

ＬＯＧＯ５分離絶縁層により分離された領域とフィール
ドシールドにより分離された領域とを同一シリコン基板
上に形成することができる。

第５図は本発明のさらに別の実施例の工程における要部
断面図であって、既掲の図におけるのと同じ部分は同一
符号を以て示す。

第５図（ａｌのごとく、シリコン基板１０上に１例えば
ＳｉＯ□層２５，５１３Ｎ４耐酸化性絶縁層ＩＬ多結晶
シリコン導電層１２．　ＳｉＯ□層２７．および５ｉＪ
４耐酸化性マスク層２３を順次形成する。各層の厚さは
前記各実施例におけると同様である。

本実施例においては、第５図（ｂｌに示すように。

耐酸化性マスク層２３．　ＳｉＯ□層２７．導電層１２
がフィールドシールド形成領域に残るようにパターンニ
ングする。このパターンニングは、耐酸化性マスク１２
３がＳｉ３Ｎ４から成る場合には、まず耐酸化性マスク
層２３を周知のリソグラフ技術を用いてパターンニング
し、　　Ｓｉ、Ｎ４耐酸化性マスク層２３をマスクとし
て、以下Ｓｉ０２層２７および多結晶シリコン導電層１
２を順次エツチングすればよい。

次いで、酸化性雰囲気中で熱処理することにより導電層
１２を部分的に酸化し、第５図（Ｃ）に示すように、　
ＳｉＯ□層２４層上４させる。前記各実施例におけると
同様に、耐酸化性マスク層２３下の導電層１２ＳｉＯ□
層２４のバーズビークが侵入し、導電層１２の側面が傾
斜面となる。こののち、耐酸化性マスク層２３とＳｉＯ
□層２４層上４２７を順次選択的に除去し、そして、露
出した多結晶シリコン導電層１２の表面を熱酸化して、
第５図（ｄ）に示すように、　Ｓｉｎｇ絶縁層１６を形
成する。さらに、導電層１２の周囲に露出している耐酸
化性絶縁層１１を選択的に除去して、第５図ｔｅｌに示
す構造を得る。

本実施例によれば、第３図および第４図の各実施例にお
ける利点が得られるとともに、第５図（ｂ）および（Ｃ
）に示すように、熱酸化工程前に導電層１２のフィール
ドシールド形成部分のみが残るようにパターンニングさ
れているため、　５ｉｎ２層２４との熱膨張率の差によ
るシリコン基板１０の反りを小さくする利点が得られる
。

なお、上記実施例においては、フィールドシールドで分
離されたＭＯＳトランジスタの形成工程を例に説明した
が１本発明のフィールドシールド構造をバイポーラトラ
ンジスタの分離に適用可能であることは言うまでもない
。

〔発明の効果〕

本発明によれば、フィールドシールドを構成する導電層
の側面が傾斜面となっているため、フィールドシールド
上に設けられる延伸部分を有する電極とフィールドシー
ルドを構成する導電層との短絡が防止できる。また、フ
ィールドシールドを構成する導電層上に設けられる絶縁
層の厚さを独立に制御できるため、上記電極と導電層間
に充分大きな耐圧を付与することが可能となる。さらに
。

フィールドシールドにより分離された素子形成領域とＬ
ＯＣＯＳ法により分離された素子形成領域とを同一基板
上に共通の工程により形成できる。その結果、集積回路
の高密度化および多機能化を促進する効果がある。

【図面の簡単な説明】

第１図は本発明に係るフィールドシールドによって分離
されたＭＯＳトランジスタの構造を示す模式的平面図お
よび断面図。 第２図は第１図に示すフィールドシールドを形成する工
程の実施例における要部断面図。 第３図ないし第５図は本発明の別の実施例の工程におけ
る要部断面図。 第６図は従来のフィールドシールド構造形成工程を説明
するための要部断面図 第７図は第６図の工程によって形成されたＭＯＳトラン
ジスタの構造を示す斜視図。 第８図は第７図の構造におけるフィールドシールドの部
分断面図 である。 図において。 １とｌＯはシリコン基板。 ２と２４と２５と２７と４１はＳｉＯ□層。 ３と３１は多結晶シリコン層。 ４と１８はゲート酸化膜。 ５は素子形成領域。 ６と１７はゲート電極。 ７と１９はソース／ドレイン領域。 １１は耐酸化性絶縁層 １２は導電層。 １３は開口。 １４は素子形成領域。 １５は傾斜面 １６は絶縁層 ２０は層間絶縁層。 ２１と２２は配線層。 ２３は耐酸化性マスク層。 ２６は分離絶縁層。 ６１は多結晶シリコン側壁 である。 ７本仝旦月のフィールドし〜ルＦ’ｔてよ−７分細しＮ
ｔた閃Ｑ５１−ラシーズタ＄　１　図 木４ご８月の万づの大支色イ！ｌ］（イの１）図 ｚト、イ芒日月の宕′１の″尺方引ヴ・１（その２）第
　４−　図 従来のスールドシールドず２成ニオ１ 第６図 第６シＬ０．工５作１−ξっ７形成登れたＭＯ５巧シヌ
タ第

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上に耐酸化性絶縁層を介して形成され
   たフィールドシールドを構成する導電層と、該導電層の
   所定位置に設けられた開口内に表出する該半導体基板か
   ら成る素子形成領域と、該開口内における該導電層の側
   壁部を成し、該開口の上方に向かって漸次該素子形成領
   域外に傾斜する傾斜面と、 該素子形成領域に形成された半導体素子と、該半導体素
   子を構成する電極であって、第２の絶縁層を介して該傾
   斜面上に形成された延伸部を有する電極 を含むことを特徴とするフィールドシールド構造を有す
   る半導体装置。
2. （２）半導体基板上に耐酸化性絶縁層を形成する工程と
   、 該耐酸化性絶縁層上にフィールドシールドを構成するた
   めの導電層を形成する工程と、 該導電層上に耐酸化性マスク層を形成する工程と、 該導電層のフィールドシールド形成部分がマスクされる
   ように該耐酸化性マスク層をパターンニングする工程と
   、 該フィールドシールド形成部分がマスクされた該導電層
   を酸化性雰囲気中で熱処理してフィールドシールド形成
   部分以外の該導電層を酸化層に転換する工程と、 該耐酸化性マスク層および該酸化層を順次選択的に除去
   する工程と、 フィールドシールド形成部分として残留する該導電層の
   表面を酸化して表面絶縁層を形成する工程と、 フィールドシールド形成部分の周囲に表出している該耐
   酸化性絶縁層を選択的に除去する工程とを含むことを特
   徴とするフィールドシールド構造を有する半導体装置の
   製造方法。