JPH02305024A - Phase locked loop circuit - Google Patents
Phase locked loop circuitInfo
- Publication number
- JPH02305024A JPH02305024A JP1127232A JP12723289A JPH02305024A JP H02305024 A JPH02305024 A JP H02305024A JP 1127232 A JP1127232 A JP 1127232A JP 12723289 A JP12723289 A JP 12723289A JP H02305024 A JPH02305024 A JP H02305024A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- input signal
- controlled oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
【産業上の利用分野〕
この発明は人力信号の位相と発振回路の出力信号の位相
とを位相同期（以下、ロックとする）させる位相同期回
路のロック特性に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] This invention relates to the locking characteristics of a phase-locked circuit that synchronizes (hereinafter referred to as lock) the phase of a human input signal and the phase of an output signal of an oscillation circuit. be.
第３図は、従来の位相同期回路の構成を示すブロック図
である。外部から入力端子１１に入力された人力信号と
、電圧制御発振回路（以下ＶＣ：Ｏ）とする）１からフ
ィードバックされた出力信号とが位相比較器２に入力さ
れる。位相比較器２は、この２つの信号の位相差を検出
し、位相差に応じた誤差電圧を出力する。FIG. 3 is a block diagram showing the configuration of a conventional phase locked circuit. A human input signal input from the outside to the input terminal 11 and an output signal fed back from the voltage controlled oscillation circuit (hereinafter referred to as VC:O) 1 are input to the phase comparator 2. The phase comparator 2 detects the phase difference between these two signals and outputs an error voltage according to the phase difference.
誤差電圧は直流増幅器３に人力され増幅された後、低域
濾波器（以下ＬＰＦとする）４に入力される。ＬＰＦ４
は誤差電圧の高周波成分を除去した後、誤差電圧を制御
電圧ｖＲとしてＶＣＯｌに与える。ＶＣＯＩの出力は出
力信号として出力端子１２に与えられる。The error voltage is input to a DC amplifier 3 and amplified, and then input to a low pass filter (hereinafter referred to as LPF) 4. LPF4
After removing the high frequency component of the error voltage, the error voltage is applied to the VCOl as a control voltage vR. The output of the VCOI is given to the output terminal 12 as an output signal.
ＶＣＯｌ、位相比較器２．直流増幅器３およびＬＰＦ４
は、位相同期ループを構成しており、入力端子１１の入
力信号と出力端子１２の出力信号とを位相同期させる。VCOl, phase comparator 2. DC amplifier 3 and LPF 4
constitutes a phase-locked loop, and phase-locks the input signal at the input terminal 11 and the output signal at the output terminal 12.
第４図は第３図のＶＣＯｌ内の同調回路の構成の一例を
示す回路図であり、第５図は第４図に示す同調回路を用
いたｖＣＯの電圧−周波数変換特性を示すグラフである
。FIG. 4 is a circuit diagram showing an example of the configuration of a tuning circuit in the VCOl shown in FIG. 3, and FIG. 5 is a graph showing voltage-frequency conversion characteristics of vCO using the tuning circuit shown in FIG. 4. .
第４図において、制御電圧ＶＲが抵抗Ｒを介して、可変
容量ダイオードＤのカソードに、またリアクタンス素子
であるキャパシタＣ，リアクタンスＬの直列接続に与え
られる。可変容量ダイオードＤのアノードおよびリアク
タンスＬの一端は接地されている。可変容量ダイオード
Ｄのカソードから出力ＯＵＴが取り出され、図示しない
後段の回路に与えられる。In FIG. 4, a control voltage VR is applied via a resistor R to the cathode of a variable capacitance diode D, and to a series connection of a capacitor C and a reactance L, which are reactance elements. The anode of the variable capacitance diode D and one end of the reactance L are grounded. An output OUT is taken out from the cathode of the variable capacitance diode D and is applied to a subsequent circuit (not shown).
このような同調回路においては、可変容量ダイオードＤ
の電圧−容量特性が非線形であるため、電圧−同調周波
数特性も非線形になる。そのため、この同調回路を用い
たｖＣＯの電圧−周波数変換特性も第５図に示すように
非線形になる。なお、第５図において、入力される制御
電圧ＶＲの範囲は、発振回路の電源電圧などによって決
定される最小電圧Ｖ と最大電圧Ｖ との間になる
。In such a tuned circuit, a variable capacitance diode D
Since the voltage-capacitance characteristic of is nonlinear, the voltage-tuning frequency characteristic is also nonlinear. Therefore, the voltage-frequency conversion characteristic of vCO using this tuning circuit also becomes nonlinear as shown in FIG. In FIG. 5, the range of the input control voltage VR is between the minimum voltage V 1 and the maximum voltage V 2 determined by the power supply voltage of the oscillation circuit.
ｓｉｎ ｗａｘ
また最小電圧Ｖ 、最大電圧Ｖ のそれぞれｆｆ１
ｉｎ ｗａｘ
に対応して、発振周波数ｆ 、ｆ が与えらｔ
ａ ！ ｎ ｗａｘ
れる。また、自走発振周波数ｆ と対応する電圧■ も
第５図に示される。sin wax Also, the minimum voltage V and maximum voltage V are each ff1
In wax, the oscillation frequencies f and f are given t
a! It will be waxed. Also shown in FIG. 5 is the free-running oscillation frequency f and the corresponding voltage .
第３図に示す位相同期回路において、入力信号の振幅レ
ベルが所定レベル以下になると、位相比較器２の出力が
不正確となり、ロックはずれを起こす。この時にＶＣＯ
Ｉに与えられる制御電圧ＶＲは、第５図に示すように、
特定できない電圧Ｖ、となる。In the phase locked circuit shown in FIG. 3, when the amplitude level of the input signal becomes less than a predetermined level, the output of the phase comparator 2 becomes inaccurate and locking occurs. At this time, the VCO
The control voltage VR applied to I is as shown in FIG.
This results in an unspecified voltage V.
つまり、第５図に示すように、人力信号の振幅レベルが
小さくなり、ロックはずれを起こすと、制御電圧Ｖ と
して電圧Ｖ、が与えられ、対応する発振周波数ｆ、が設
定される。このような状態においては、グラフの非線形
特性かられかるように、周波数差ｆ −ｆ、と周波
数差’ｂ ’ｓｉＩａＸ
。とは一般に等しくならない。そのため、再度ロック状
態に引き込む際に、与えられる制８電圧Ｖ１が比較的高
く発振周波数ｆ 側から引き込む自ａｘ
上側のロック範囲と、与えられる制ｇａ電圧ＶＲが比較
的低く発振周波数ｆ 側から引き込む下側１ｎ
のロック範囲の広さが異なってしまう。また、上側およ
び下側のどちらの方向からロックさせるかに応じてロッ
ク特性が大きく異なってしまう。That is, as shown in FIG. 5, when the amplitude level of the human input signal becomes small and locking occurs, the voltage V is applied as the control voltage V, and the corresponding oscillation frequency f is set. In such a state, as can be seen from the nonlinear characteristics of the graph, the frequency difference f - f and the frequency difference 'b'siIaX. are generally not equal. Therefore, when pulling into the lock state again, the applied limiting voltage V1 is relatively high and the upper lock range of the AX is pulled in from the oscillation frequency f side, and the applied limiting voltage VR is relatively low and pulled in from the oscillation frequency f side. The width of the locking range on the lower side 1n is different. Furthermore, the locking characteristics vary greatly depending on whether the locking is performed from the upper side or the lower side.
さらに、入力信号の振幅レベルの変動が大きく、ロック
限界付近で上下する場合には、制御電圧Ｖ、も不安定と
なり、電圧Ｖ、を含む広い範囲で変動じてしまう。その
ため、ロックはずれからの再引き込みに要する時間が非
常に長くなる場合かある。Furthermore, when the amplitude level of the input signal fluctuates greatly and rises and falls near the lock limit, the control voltage V also becomes unstable and fluctuates over a wide range including the voltage V. Therefore, it may take a very long time to re-engage the lock after it has been disengaged.
［発明が解決しようとする課題］
従来の位相同期回路は以上のように構成されているので
、例えば人力信号の振幅レベルが小さくロック外れを起
こした場合において、再引き込みのロック範囲および特
性が上側と下側とて異なるという問題点があった。[Problems to be Solved by the Invention] Since the conventional phase-locked circuit is configured as described above, for example, when the amplitude level of the human input signal is small and the lock is lost, the re-locking range and characteristics of the locking are in the upper side. There was a problem that the upper and lower sides were different.
また人力信号の振幅レベルの変動が大きくロック限界付
近で上下する場合などには、ロックはずれからの再引き
込みに要する時間が長くなるというｒ；ｉｔ題点もあっ
た。Furthermore, there is also the problem that when the amplitude level of the human input signal fluctuates greatly and goes up and down near the lock limit, it takes a long time to re-engage the lock after it is out of lock.
この発明は上記のような問題点を解消するためになされ
たもので、再引き込みのロック範囲および再引き込み特
性を上側と下側とで同様にし、ロック外れからの再引き
込み時間を短縮した位相同期回路を得ることを目的とす
る。This invention was made to solve the above-mentioned problems, and it is a phase synchronization system that makes the re-locking range and re-pulling characteristics the same on the upper and lower sides, and shortens the re-pulling time after unlocking. The purpose is to obtain a circuit.
［課題を解決するための手段］
この発明に係る位相同期回路は、入力端子に与えられる
入力信号と、電圧制御発振器から出力される出力信号と
の位相を比較し、入力信号と出力信号との間の位相差に
応じた出力を発生する位相比較器と、位相比較器の出力
の高周波成分を除去した後、電圧制御発振器に当該出力
を与え、前記位相比較器と電圧制御発振器とともに位相
同期ループを構成する低域濾波器と、低域濾波器と前記
電圧制御発振器との間に設けられ、前記低域濾波器と、
前記電圧制御発振器の自走発振周波数に対応した所定の
電位を与える電圧源とを前記電圧制御発振器に選択的に
接続するスイッチ回路と、前記入力信号の振幅レベルを
検出し、前記振幅レベルが所定レベル以上の時には前記
スイッチ回路によって前記低域濾波器を前記電圧制御発
振器に接１続し、前記振幅レベルが所定レベル以下の時
には前記スイッチ回路によって前記電圧源を前記電圧制
御発振器に接続する検波回路とを備えたものである。[Means for Solving the Problems] A phase-locked circuit according to the present invention compares the phases of an input signal applied to an input terminal and an output signal output from a voltage controlled oscillator, and determines the difference between the input signal and the output signal. a phase comparator that generates an output according to the phase difference between the two; and after removing high frequency components from the output of the phase comparator, the output is given to a voltage controlled oscillator, and the phase comparator and voltage controlled oscillator together form a phase locked loop. a low-pass filter that constitutes a low-pass filter, and a low-pass filter provided between the low-pass filter and the voltage controlled oscillator;
a switch circuit that selectively connects a voltage source that provides a predetermined potential corresponding to a free-running oscillation frequency of the voltage-controlled oscillator to the voltage-controlled oscillator; A detection circuit that connects the low-pass filter to the voltage-controlled oscillator by the switch circuit when the amplitude level is above a predetermined level, and connects the voltage source to the voltage-controlled oscillator by the switch circuit when the amplitude level is below a predetermined level. It is equipped with the following.
この発明における検波回路は、入力信号の振幅レベルを
検出し、振幅レベルが所定レベル以上の時には、スイッ
チ回路を制御して低域濾波器と電圧制御発振器とを接続
し、振幅レベルが所定レベル以下の時には、スイッチ回
路を制御して電圧源と電圧制御発振器を接続する。The detection circuit in this invention detects the amplitude level of the input signal, and when the amplitude level is above a predetermined level, controls the switch circuit to connect the low-pass filter and the voltage controlled oscillator, so that the amplitude level is below the predetermined level. When , the switch circuit is controlled to connect the voltage source and the voltage controlled oscillator.
以下、この発明の一実施例を図において説明する。第１
図はこの発明の一実施例による位相同期回路の構成を示
すブロック図である。An embodiment of the present invention will be described below with reference to the drawings. 1st
FIG. 1 is a block diagram showing the configuration of a phase locked circuit according to an embodiment of the present invention.
図において、入力端子１１に入力された入力信号は位相
比較器２と検波回路６とに入力される。In the figure, an input signal input to an input terminal 11 is input to a phase comparator 2 and a detection circuit 6.
検波回路６は入力信号の振幅レベルを検出し、そのレベ
ルに応じた制御信号をＬＰＦ４とＶＣＯ１との間に設け
られたスイッチ７に与える。スイッチ７は振幅レベルが
所定レベル以上であれば、ＬＰＦ４とＶＣＯ１とを接続
し、振幅レベルが所定レベル以下であれば、可変電圧源
５とＶＣＯＩとを接続するように制御される。また、検
波回路６には可変電圧源５を調整する際に用いるテスト
状態設定端子１３が設けられる。その他の構成は前述し
た第３図に示す従来の位相同期回路と同様である。The detection circuit 6 detects the amplitude level of the input signal and provides a control signal corresponding to the level to the switch 7 provided between the LPF 4 and the VCO 1. The switch 7 is controlled to connect the LPF 4 and the VCO 1 when the amplitude level is above a predetermined level, and to connect the variable voltage source 5 and the VCO I when the amplitude level is below a predetermined level. Further, the detection circuit 6 is provided with a test state setting terminal 13 used when adjusting the variable voltage source 5. The rest of the configuration is similar to the conventional phase locked circuit shown in FIG. 3 described above.
次に動作について説明する。まず通常動作に先立って以
下に示すように可変電圧源５の調整を行い、前述した第
５図に示すＶＣＯｌの自走発振周波数ｆ を設定する。Next, the operation will be explained. First, prior to normal operation, the variable voltage source 5 is adjusted as shown below, and the free-running oscillation frequency f 1 of the VCO1 shown in FIG. 5 mentioned above is set.
まず、入力端子１１の人力信号の振幅レベルを減少させ
るか、または、テスト状態設定端子１３にテスト状態を
示す信号を印加することにより、スイッチ７を強制的に
可変電圧源５側に切り換える。この状態で、ｖＣＯｌの
出力の周波数を計数しながら、可変電圧源５を調整し、
ＶＣＯＩが自走発振周波数ｆ で発振する電圧Ｖ に設
定しておく。なお、テスト状態設定端子１３を用いた方
が、自走発振周波数ｆ の設定が容易に行える。First, the switch 7 is forcibly switched to the variable voltage source 5 side by reducing the amplitude level of the human input signal at the input terminal 11 or by applying a signal indicating the test state to the test state setting terminal 13. In this state, while counting the frequency of the output of vCOl, adjust the variable voltage source 5,
It is set to a voltage V at which the VCOI oscillates at a free-running oscillation frequency f. Note that the free-running oscillation frequency f can be more easily set using the test state setting terminal 13.
次に通常動作について説明する。人力信号の振幅レベル
が所定レベル以上であれば、スイッチ７はＬＰＦ４側を
選択し、前述した第３図に示す従来の位相同期回路と同
様の動作となる。Next, normal operation will be explained. If the amplitude level of the human input signal is equal to or higher than a predetermined level, the switch 7 selects the LPF 4 side, and the operation is similar to that of the conventional phase synchronization circuit shown in FIG. 3 described above.
人力信号の振幅レベルが所定レベル以下になると、検波
回路６の作用によってスイッチ７は可変電圧源５側を選
択する。そのため、位相比較器２からの不正確な制御電
圧のかわりに電圧Ｖ がＶＣＯＩに与えられる。この期
間においては、第５図に示すように、ＶＣＯｌは自走発
振周波数ｆ。When the amplitude level of the human input signal becomes below a predetermined level, the switch 7 selects the variable voltage source 5 side by the action of the detection circuit 6. Therefore, instead of the inaccurate control voltage from phase comparator 2, voltage V 2 is applied to VCOI. During this period, as shown in FIG. 5, VCO1 has a free-running oscillation frequency f.
で発振する。そのため、このロックはずれの期間におい
ては、周波数ｆ −ｆ と周波数差ｆ。oscillates. Therefore, during this out-of-lock period, the frequency f - f and the frequency difference f.
ｆｆ１ａＸ ａ
−ｆ とがほぼ等しくなっており、再度ロックＩＩｎ
状態への引き込みを行うに際して、上側のロック範囲と
下側のロック範囲とがほぼ等しくなっている。また、上
側からの再引き込み特性と下側からの再引き込み特性と
がほぼ同様の特性となる。ff1aX a −f are almost equal, and when pulling into the lock IIn state again, the upper lock range and the lower lock range are approximately equal. Furthermore, the re-entrainment characteristics from above and the re-entraction characteristics from below are almost the same.
また入力信号の振幅レベルの変動が大きく、ロック限界
付近で上下する場合でも、ロックはずれの状態ではＶＣ
Ｏ１は自走発振周波数ｆ で発振しており、再引き込み
に要する時間が短くなる。Furthermore, even if the amplitude level of the input signal fluctuates greatly and goes up and down near the lock limit, in an out-of-lock state, the VC
O1 oscillates at a free-running oscillation frequency f 1 , and the time required for re-pulling is shortened.
以上のように、入力信号の振幅レベルが小さくロックは
ずれが起きた時にはＶＣＯ１が自走発振周波数ｆ で発
振するように位相同期回路を構成したので、再引き込み
のロック範囲を上側と下側とてほぼ等しくすることがで
き、またその特性もほぼ同様の特性とすることができる
。As described above, the phase synchronization circuit is configured so that VCO1 oscillates at the free-running oscillation frequency f when the amplitude level of the input signal is small and loss of lock occurs, so the re-locking range is set to the upper and lower sides. They can be made almost equal, and their characteristics can also be made almost similar.
さらに入力信号の振幅レベルが不安定な場合においても
再引き込みに要する時間を短くすることができる。Furthermore, even when the amplitude level of the input signal is unstable, the time required for re-drawing can be shortened.
第２図はこの発明の他の実施例による位相同期回路の構
成を示すブロック図である。スイッチ７とＶＣＯＬとの
間に、直流増幅器８が設けられている。スイッチ７の共
通端子が直流増幅器８の正入力端子に、可変電圧源５の
正電位側端子が直流増幅器８の負入力端子に接続される
。スイッチ７と直流増幅器８はスイッチ回路７ａを構成
している。その他の構成は前述した第１図に示す位相同
期回路と同様である。FIG. 2 is a block diagram showing the configuration of a phase locked circuit according to another embodiment of the invention. A DC amplifier 8 is provided between the switch 7 and the VCOL. A common terminal of the switch 7 is connected to a positive input terminal of a DC amplifier 8 , and a positive potential side terminal of the variable voltage source 5 is connected to a negative input terminal of the DC amplifier 8 . The switch 7 and the DC amplifier 8 constitute a switch circuit 7a. The other configurations are similar to the phase locked circuit shown in FIG. 1 described above.
位相同期回路の一部または全体を集積回路化した場合に
、集積回路内部の直流増幅器３の増幅度が固定となり、
かつ充分でないことがある。そのような場合には、集積
回路外部に第２図に示すような直流増幅器８を追加する
。When part or all of the phase-locked circuit is integrated into an integrated circuit, the amplification degree of the DC amplifier 3 inside the integrated circuit is fixed.
And sometimes it's not enough. In such a case, a DC amplifier 8 as shown in FIG. 2 is added outside the integrated circuit.
次に動作について説明する。入力信号の振幅レベルが所
定レベル以上の時には、検波回路６はスイッチ７を切換
えてＬＰＦ４と直流増幅器８の正入力端子とを接続状態
にする。ＬＰＦ４の出力は、可変電圧源５の電圧付近で
変動する。直流増幅器８は差動入力形式となっており、
第２図の位相同期回路においてはＶＣＯＩに対してＯｖ
付近の出力を制御電圧として与える。なお、この例にお
いてはｖＣＯｌはＯｖの制御電圧を与えられると自走発
振するように構成されている。Next, the operation will be explained. When the amplitude level of the input signal is above a predetermined level, the detection circuit 6 switches the switch 7 to connect the LPF 4 and the positive input terminal of the DC amplifier 8. The output of the LPF 4 fluctuates around the voltage of the variable voltage source 5. The DC amplifier 8 has a differential input type,
In the phase-locked circuit shown in Fig. 2, Ov with respect to VCOI
Give nearby output as control voltage. In this example, vCOl is configured to self-oscillate when a control voltage of Ov is applied.
人力信号の振幅レベルが所定レベル以下になると、検波
回路６はスイッチ７を切り換えて直流増幅器８の正およ
び負入力端子のそれぞれに可変電圧源５を接続する。直
流増幅器８の出力はｏＶとなり、ＶＣＯＩはその自走発
振周波数で発振する。When the amplitude level of the human input signal becomes below a predetermined level, the detection circuit 6 switches the switch 7 to connect the variable voltage source 5 to each of the positive and negative input terminals of the DC amplifier 8. The output of the DC amplifier 8 becomes oV, and the VCOI oscillates at its free-running oscillation frequency.
このように、スイッチ７と直流増幅器８とで構成される
スイッチ回路７ａによって、ロックはずれが起きた時に
は、ＶＣＯＩが自走発振周波数で発振するような制御電
圧が与えられる。In this manner, the switch circuit 7a composed of the switch 7 and the DC amplifier 8 provides a control voltage that causes the VCOI to oscillate at the free-running oscillation frequency when lock loss occurs.
以上のように第２図に示す位相同期回路においても、検
波回路６およびスイッチ回路７ａを設けて入力信号の振
幅レベルに応じてＶＣＯＩに与える制御電圧を切り換え
、第１図に示す位相同期回路と同様にロックはずれが起
きた時にはＶＣＯＩが自走発振周波数で発振するように
位相同期回路を構成したので、再引き込みのロック範囲
を上側と下側とでほぼ等しくすることができ、またその
特性もほぼ同様の特性とすることができる。As mentioned above, the phase-locked circuit shown in FIG. 2 is also provided with the detection circuit 6 and the switch circuit 7a to switch the control voltage applied to the VCOI according to the amplitude level of the input signal, and the phase-locked circuit shown in FIG. Similarly, since the phase locked circuit is configured so that the VCOI oscillates at the free-running oscillation frequency when locking occurs, the re-locking range can be made almost equal between the upper and lower sides, and its characteristics can also be improved. Almost the same characteristics can be achieved.
さらに入力信号の振幅レベルが不安定な場合においても
再引き込みに要する時間を短くすることができる。Furthermore, even when the amplitude level of the input signal is unstable, the time required for re-drawing can be shortened.
以上のようにこの発明によれば、検波回路は、入力信号
の振幅レベルを検出し、振幅レベルが所定レベル以上の
時には、スイッチ回路を制御して低域濾波器と電圧制御
発振器とを接続し、振幅レベルが所定レベル以下の時に
は、スイッチ回路を制御して電圧源と電圧制御発振器を
接続する。As described above, according to the present invention, the detection circuit detects the amplitude level of the input signal, and when the amplitude level is above a predetermined level, controls the switch circuit to connect the low-pass filter and the voltage-controlled oscillator. , when the amplitude level is below a predetermined level, the switch circuit is controlled to connect the voltage source and the voltage controlled oscillator.
そのため、再引き込みのロック範囲および再引き込み特
性を上側と下側とで同様にし、ロック外れからの再引き
込み時間を短縮した位相同期回路を得ることができる。Therefore, it is possible to obtain a phase-locked circuit in which the re-locking range and re-pulling characteristics are the same on the upper and lower sides, and the re-pulling time from unlocking is shortened.
第１図はこの発明の一実施例による位相同期回路の構成
を示すブロック図、第２図はこの発明の他の実施例によ
る位相同期回路の構成を示すブロック図、第３図は従来
の位相同期回路の構成を示すブロック図、第４図は第３
図に示す位相同期回路の同調回路の回路図、第５図は第
３図に示す位相同期回路の特性を示すグラフである。
図において、１は電圧制御発振回路、２は位相比較器、
４は低域濾波器、５は可変電圧源、６は検波回路、７は
スイッチ、７ａはスイッチ回路、８は直流増幅器、１１
は入力端子、１２は出力端子である。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing the configuration of a phase-locked circuit according to an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a phase-locked circuit according to another embodiment of the invention, and FIG. 3 is a block diagram showing the configuration of a phase-locked circuit according to another embodiment of the invention. A block diagram showing the configuration of the synchronous circuit, Figure 4 is the third
A circuit diagram of a tuning circuit of the phase-locked circuit shown in the figure, and FIG. 5 is a graph showing the characteristics of the phase-locked circuit shown in FIG. 3. In the figure, 1 is a voltage controlled oscillation circuit, 2 is a phase comparator,
4 is a low-pass filter, 5 is a variable voltage source, 6 is a detection circuit, 7 is a switch, 7a is a switch circuit, 8 is a DC amplifier, 11
is an input terminal, and 12 is an output terminal. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
器から出力される出力信号との位相を比較し、前記入力
信号と前記出力信号との間の位相差に応じた出力を発生
する位相比較器と、 前記位相比較器の出力の高周波成分を除去した後、前記
電圧制御発振器に前記出力を与え、前記位相比較器と前
記電圧制御発振器とともに位相同期ループを構成する低
域濾波器と、 前記低域濾波器と前記電圧制御発振器との間に設けられ
、前記低域濾波器と、前記電圧制御発振器の自走発振周
波数に対応した所定の電位を与える電圧源とを前記電圧
制御発振器に選択的に接続するスイッチ回路と、 前記入力信号の振幅レベルを検出し、前記振幅レベルが
所定レベル以上の時には前記スイッチ回路によって前記
低域濾波器と前記電圧制御発振器とを接続し、前記振幅
レベルが所定レベル以下の時には前記スイッチ回路によ
って前記電圧源と前記電圧制御発振器とを接続する検波
回路とを備えた位相同期回路。(1) Phase comparison that compares the phase of the input signal applied to the input terminal and the output signal output from the voltage controlled oscillator, and generates an output according to the phase difference between the input signal and the output signal. a low-pass filter that removes high frequency components of the output of the phase comparator and then applies the output to the voltage controlled oscillator, forming a phase-locked loop together with the phase comparator and the voltage controlled oscillator; A voltage source provided between a low-pass filter and the voltage-controlled oscillator and providing a predetermined potential corresponding to the low-pass filter and a free-running oscillation frequency of the voltage-controlled oscillator is selected for the voltage-controlled oscillator. a switch circuit that detects the amplitude level of the input signal, and when the amplitude level is equal to or higher than a predetermined level, the switch circuit connects the low-pass filter and the voltage-controlled oscillator; A phase synchronized circuit comprising: a detection circuit that connects the voltage source and the voltage controlled oscillator using the switch circuit when the voltage is below a predetermined level.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127232A JP2644890B2 (en) | 1989-05-18 | 1989-05-18 | Phase locked loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127232A JP2644890B2 (en) | 1989-05-18 | 1989-05-18 | Phase locked loop |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02305024A true JPH02305024A (en) | 1990-12-18 |
| JP2644890B2 JP2644890B2 (en) | 1997-08-25 |
Family
ID=14954996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127232A Expired - Lifetime JP2644890B2 (en) | 1989-05-18 | 1989-05-18 | Phase locked loop |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644890B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159013A (en) * | 2007-12-25 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | Oscillation frequency control circuit |
| JP2009272766A (en) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | Phase comparator, phase-locked loop circuit, and phase-comparison control method |
| JP2011024274A (en) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | Oscillation frequency control circuit |
| US9350363B2 (en) | 2014-02-18 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator circuit and frequency synthesizer |
| JP2017183958A (en) * | 2016-03-30 | 2017-10-05 | Ｎｅｃプラットフォームズ株式会社 | Hold-over control circuit, and hold-over control method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967731A (en) * | 1982-10-12 | 1984-04-17 | Matsushita Electric Ind Co Ltd | Phase locked loop circuit |
| JPS6348928A (en) * | 1986-08-18 | 1988-03-01 | Fujitsu Ltd | Clock control system for network synchronization |
| JPH01293727A (en) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | Pcm optical transmission equipment |
-
1989
- 1989-05-18 JP JP1127232A patent/JP2644890B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967731A (en) * | 1982-10-12 | 1984-04-17 | Matsushita Electric Ind Co Ltd | Phase locked loop circuit |
| JPS6348928A (en) * | 1986-08-18 | 1988-03-01 | Fujitsu Ltd | Clock control system for network synchronization |
| JPH01293727A (en) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | Pcm optical transmission equipment |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159013A (en) * | 2007-12-25 | 2009-07-16 | Nippon Dempa Kogyo Co Ltd | Oscillation frequency control circuit |
| US7884657B2 (en) | 2007-12-25 | 2011-02-08 | Nihon Dempa Kogyo Co., Ltd | Oscillation frequency control circuit |
| JP2009272766A (en) * | 2008-05-01 | 2009-11-19 | Fujitsu Ltd | Phase comparator, phase-locked loop circuit, and phase-comparison control method |
| JP2011024274A (en) * | 2010-11-05 | 2011-02-03 | Nippon Dempa Kogyo Co Ltd | Oscillation frequency control circuit |
| US9350363B2 (en) | 2014-02-18 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator circuit and frequency synthesizer |
| JP2017183958A (en) * | 2016-03-30 | 2017-10-05 | Ｎｅｃプラットフォームズ株式会社 | Hold-over control circuit, and hold-over control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644890B2 (en) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0583804B1 (en) | A phase locked loop circuit | |
| JPH02305024A (en) | Phase locked loop circuit | |
| JP3356244B2 (en) | Television signal receiver | |
| JPH04223716A (en) | Pll synthesizer circuit | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
| JP3250484B2 (en) | Voltage controlled oscillator | |
| JP3712141B2 (en) | Phase-locked loop device | |
| JPH04139917A (en) | Pll circuit | |
| JPH0278322A (en) | Loop switching circuit for phase locked loop oscillator | |
| JPH02111123A (en) | Synchronizing circuit of variable frequency oscillator | |
| JP3097080B2 (en) | Phase locked loop circuit | |
| JPS641825Y2 (en) | ||
| JP2001230670A (en) | Pll oscillation circuit | |
| JPS63204906A (en) | Abnormal lock detection circuit | |
| JPS6177428A (en) | Sample clock signal generator | |
| JP2592675B2 (en) | Phase locked loop circuit adjustment method | |
| JP2810580B2 (en) | PLL detection circuit | |
| JP2705544B2 (en) | Phase locked loop | |
| JPH07273647A (en) | Pll circuit | |
| JPS6350165A (en) | Horizontal defiecting circuit | |
| JPS6321392B2 (en) | ||
| JP2001024507A (en) | System and method for reducing phase noise in frequency synthesizer | |
| JPH0865152A (en) | Phase locked loop circuit | |
| JPH0470213A (en) | Phase locked loop oscillation circuit |