JPH02287624A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02287624A JPH02287624A JP10871189A JP10871189A JPH02287624A JP H02287624 A JPH02287624 A JP H02287624A JP 10871189 A JP10871189 A JP 10871189A JP 10871189 A JP10871189 A JP 10871189A JP H02287624 A JPH02287624 A JP H02287624A
- Authority
- JP
- Japan
- Prior art keywords
- register
- case
- address
- condition
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、ＣＡＳＥ文を多用する高級言語命令を処理
するデータ処理装置に関する。
するデータ処理装置に関する。
（従来の技術）
従来、第２図に示すような高級言語の
ＣＡＳＥ文を処理するデータ処理装置では、ＣＡＳＥ文
の実行は第３図のフローチャートで示されるように行わ
れていた。即ち従来は、まずＣＡＳＥ文で多方向分岐と
なる（条件Ｎの値０．１・・・ｎに対応する）それぞれ
の処理ａＯ。
の実行は第３図のフローチャートで示されるように行わ
れていた。即ち従来は、まずＣＡＳＥ文で多方向分岐と
なる（条件Ｎの値０．１・・・ｎに対応する）それぞれ
の処理ａＯ。
ａｌ・・・ａｎの先頭アドレス（飛び先アドレス）ｘＯ
，ｘｌ・・・ｘｎを、主メモリのアドレスＡから始まる
連続領域に、間隔ｄで格納する（ステップＳｌ）。また
ＣＡＳＥ文の条件（多方向分岐条件）であるＮを生成す
る（ステップＳ２）。モしてＣＡＳＥ命令を次のように
実行する。まずステップＳ２で生成されたＮの値を用い
て Ｘ−Ａ＋ （Ｎｏｄ） の演算を行い、アドレスＸを生成する（ステップＳ３）
。次に、ステップＳ３で生成されたアドレスＸの内容Ｘ
Ｎ（ＣＡＳＥ文で選択される処理ａＮの先頭アドレス）
を読出してロケーションカウンタにセットしくステップ
Ｓ３）、選択された処理ａＮに制御を移す。
，ｘｌ・・・ｘｎを、主メモリのアドレスＡから始まる
連続領域に、間隔ｄで格納する（ステップＳｌ）。また
ＣＡＳＥ文の条件（多方向分岐条件）であるＮを生成す
る（ステップＳ２）。モしてＣＡＳＥ命令を次のように
実行する。まずステップＳ２で生成されたＮの値を用い
て Ｘ−Ａ＋ （Ｎｏｄ） の演算を行い、アドレスＸを生成する（ステップＳ３）
。次に、ステップＳ３で生成されたアドレスＸの内容Ｘ
Ｎ（ＣＡＳＥ文で選択される処理ａＮの先頭アドレス）
を読出してロケーションカウンタにセットしくステップ
Ｓ３）、選択された処理ａＮに制御を移す。
（発明が解決し、ようとする課題）
上記したように従来は、ＣＡＳＥ文での選択対象となる
処理の先頭アドレス（飛び先アドレス）の群が主メモリ
上に置かれるため、ＣＡＳＥ文の条件であるＮの値を用
いて対応する処理の先頭アドレスが置かれている主メモ
リのアドレスを生成し、この生成したアドレスを用いて
主メモリから目的とする先頭アドレスを読み、しかる後
にロケーションカウンタにセットしていたため、分岐完
了までの処理（ＣＡＳＥ命令の処理）に多大な時間を要
するという問題があった。
処理の先頭アドレス（飛び先アドレス）の群が主メモリ
上に置かれるため、ＣＡＳＥ文の条件であるＮの値を用
いて対応する処理の先頭アドレスが置かれている主メモ
リのアドレスを生成し、この生成したアドレスを用いて
主メモリから目的とする先頭アドレスを読み、しかる後
にロケーションカウンタにセットしていたため、分岐完
了までの処理（ＣＡＳＥ命令の処理）に多大な時間を要
するという問題があった。
したがってこの発明の解決すべき課題は、ＣＡＳＥ文の
処理におけるＣＡＳＥ命令の実行が高速に行えるように
することである。
処理におけるＣＡＳＥ命令の実行が高速に行えるように
することである。
［発明の構）戊］
（課題を解決するための手段）
この発明は、ＣＡＳＥ文で選択され得る各処理の先頭ア
ドレスを保持するための複数の第１１ノジスタと、ＣＡ
ＳＥ文の条件を保持するための第２レジスタと、この第
２レジスタに保持されている条件に応じて上記複数の第
１のレジスタの１つを選択する第１選択手段とを設け、
ロケーションカウンタに設定するアドレスを選択するた
めの第２選択手段を、ＣＡＳＥ命令実行時には上記第１
選択手段の出力を選択するように構成したことを特徴と
するものである。
ドレスを保持するための複数の第１１ノジスタと、ＣＡ
ＳＥ文の条件を保持するための第２レジスタと、この第
２レジスタに保持されている条件に応じて上記複数の第
１のレジスタの１つを選択する第１選択手段とを設け、
ロケーションカウンタに設定するアドレスを選択するた
めの第２選択手段を、ＣＡＳＥ命令実行時には上記第１
選択手段の出力を選択するように構成したことを特徴と
するものである。
（作用）
上記の構成によれば、ＣＡＳＥ文の実行に際し１、ＣＡ
ＳＥ文で条件Ｎの値に対応して選択され得る各処理の（
主メモリ上の）先頭アドレスを、それぞれ対応する第１
レジスタに格納し、またＣＡＳＥ文の条件であるＮを生
成して第２レジスタに格納しておくと、複数の第１レジ
スタのうち、第２レジスタに格納されている条件Ｎに対
応する第１レジスタが第１選択手段によって選択され、
この状態でＣＡＳ Ｅ命令を実行すると、第１選択手段
によって選択された第１レジスタの内容、即ち第２レジ
スタの示す条件Ｎの直に対応した処理の先頭アドレスが
第２選択手段によって直ちに選択されてロケ−シランカ
ウンタに設定されるので、ＣＡＳＥ文の処理の際の多方
向分岐が高速に行える。
ＳＥ文で条件Ｎの値に対応して選択され得る各処理の（
主メモリ上の）先頭アドレスを、それぞれ対応する第１
レジスタに格納し、またＣＡＳＥ文の条件であるＮを生
成して第２レジスタに格納しておくと、複数の第１レジ
スタのうち、第２レジスタに格納されている条件Ｎに対
応する第１レジスタが第１選択手段によって選択され、
この状態でＣＡＳ Ｅ命令を実行すると、第１選択手段
によって選択された第１レジスタの内容、即ち第２レジ
スタの示す条件Ｎの直に対応した処理の先頭アドレスが
第２選択手段によって直ちに選択されてロケ−シランカ
ウンタに設定されるので、ＣＡＳＥ文の処理の際の多方
向分岐が高速に行える。
（実施例）
第１図はこの発明の一実施例に係るデータ処理ｖ装置の
ブロック構成図である。第１図のデータ処理装置は、主
メモリ（図示せず）に格納されている命令群を順次読出
して命令を実行する逐次処理型の装置である。
ブロック構成図である。第１図のデータ処理装置は、主
メモリ（図示せず）に格納されている命令群を順次読出
して命令を実行する逐次処理型の装置である。
第１図において、１１は実行すべき命令の主メモリ上の
アドレス（ロケーション）を格納するためのレジスタ（
以下、ロケーションカウンタと称する）、１２はロケー
ションカウンタ１１の示すアトし・スをカウントアツプ
して現在実行されている命令の次の命令のアドレスを生
成するカウントアツプ部である。１３はロケーションカ
ウンタ１１への初期設定値として入力される入力信号、
１４は条件分岐成立時の分岐先アドレスＸを格納するた
めのレジスタである。１５−０．１５−１・・・１５−
口は、ＣＡＳ Ｅ文で選択され得る（ＣＡＳＥ文の条件
Ｎのとり得る値０，１・・・ｎに対応する）それぞれの
処理ａＱ。
アドレス（ロケーション）を格納するためのレジスタ（
以下、ロケーションカウンタと称する）、１２はロケー
ションカウンタ１１の示すアトし・スをカウントアツプ
して現在実行されている命令の次の命令のアドレスを生
成するカウントアツプ部である。１３はロケーションカ
ウンタ１１への初期設定値として入力される入力信号、
１４は条件分岐成立時の分岐先アドレスＸを格納するた
めのレジスタである。１５−０．１５−１・・・１５−
口は、ＣＡＳ Ｅ文で選択され得る（ＣＡＳＥ文の条件
Ｎのとり得る値０，１・・・ｎに対応する）それぞれの
処理ａＱ。
ａｌ・・・ａｎの先頭アドレス（飛び先アドレス、多方
向分岐先アドレス）ｘＯ，ｘｉ・・・ｘｎを格納するた
めのレジスタ、１６はＣＡＳＥ文の条件（多方向分岐の
条件）Ｎ（０≦Ｎｕｎ）を格納するためのレジスタであ
る。１７はレジスタ１５−θ〜１５−〇の１つをレジス
タ１６の示す条件Ｎに応じて選択するセレクタ、１８は
次にロケーションカウンタ１１に設定するためのアドレ
スを選択する入力制御部である。
向分岐先アドレス）ｘＯ，ｘｉ・・・ｘｎを格納するた
めのレジスタ、１６はＣＡＳＥ文の条件（多方向分岐の
条件）Ｎ（０≦Ｎｕｎ）を格納するためのレジスタであ
る。１７はレジスタ１５−θ〜１５−〇の１つをレジス
タ１６の示す条件Ｎに応じて選択するセレクタ、１８は
次にロケーションカウンタ１１に設定するためのアドレ
スを選択する入力制御部である。
この入力制御部１８は、ＣＡＳＥ命令実行時にはセレク
タＬ７の出力を選択するように構成されている。
タＬ７の出力を選択するように構成されている。
次に、第１図の構成の動作を説明する。
まず入力制御部１８は、入力信号１３が与えられると同
化骨１３を選択し、ロケーションカウンタ１１への初期
設定値として同カウンタ１１に設定する。
化骨１３を選択し、ロケーションカウンタ１１への初期
設定値として同カウンタ１１に設定する。
これにより、ロケーションカウンタ１１の設定内容（初
期設定値）の指定する主メモリ上の命令が読出されて実
行される。次に入力制御部１８は、通常状態においては
、ロケーションカウンタ１１の示す値をカウントアツプ
部１２がカウントアツプすることによって生成された次
の命令のロケーションを選択し、ロケーションカウンタ
１１に設定する。以上の動作の繰返しにより、ロケーシ
ョンカウンタｌｌに設定されるロケーションを順次カウ
ントアツプしていくことにより、命令群が１命令ずつ実
行される。この命令処理の過程で条件分岐が成立した際
には、入力制御部１８は条件分岐成立時用のレジスタ１
４を選択し、同レジスタ１４に格納されている分岐先ア
ドレスＸをロケーションカウンタ１１に設定する。この
結果、分岐が実行される。
期設定値）の指定する主メモリ上の命令が読出されて実
行される。次に入力制御部１８は、通常状態においては
、ロケーションカウンタ１１の示す値をカウントアツプ
部１２がカウントアツプすることによって生成された次
の命令のロケーションを選択し、ロケーションカウンタ
１１に設定する。以上の動作の繰返しにより、ロケーシ
ョンカウンタｌｌに設定されるロケーションを順次カウ
ントアツプしていくことにより、命令群が１命令ずつ実
行される。この命令処理の過程で条件分岐が成立した際
には、入力制御部１８は条件分岐成立時用のレジスタ１
４を選択し、同レジスタ１４に格納されている分岐先ア
ドレスＸをロケーションカウンタ１１に設定する。この
結果、分岐が実行される。
さて、本発明に直接関係するＣＡＳＥ文の実行の際には
、まずＣＡＳＥ文で多方向分岐となる（ＣＡＳＥ文の条
件Ｎのとり得る値０．１・・・ｎに対応する）それぞれ
の処理ａＯ，ａｌ・・・ｉｎの先頭アドレスｘＯ，ｘｌ
・・・ｘｎをレジスタ１５−０゜１５−１・・・ｌ ５
−ｎに格納する（第３図のステップＳｌに対応する）動
作が行われる。また、ＣＡＳＥ文の条件（多方向分岐条
件）Ｎ（０≦Ｎ≦ｎ）を生成し、レジスタ１６に格納す
る（第３図のステップＳ２に対応する）動作が行われる
。レジスタ１６に条件Ｎが格納されると、セレクタ１７
はこのＮの値に対応するレジスタ１５−Ｎ （０≦Ｎ≦
ｎ）を選択する。したがって、レジスタ１６に格納され
ているＮの値が０であればレジスタ１５−０が、１であ
ればレジスタ１５−１が、ｎであればレジスタ１５−ｎ
が選択される。
、まずＣＡＳＥ文で多方向分岐となる（ＣＡＳＥ文の条
件Ｎのとり得る値０．１・・・ｎに対応する）それぞれ
の処理ａＯ，ａｌ・・・ｉｎの先頭アドレスｘＯ，ｘｌ
・・・ｘｎをレジスタ１５−０゜１５−１・・・ｌ ５
−ｎに格納する（第３図のステップＳｌに対応する）動
作が行われる。また、ＣＡＳＥ文の条件（多方向分岐条
件）Ｎ（０≦Ｎ≦ｎ）を生成し、レジスタ１６に格納す
る（第３図のステップＳ２に対応する）動作が行われる
。レジスタ１６に条件Ｎが格納されると、セレクタ１７
はこのＮの値に対応するレジスタ１５−Ｎ （０≦Ｎ≦
ｎ）を選択する。したがって、レジスタ１６に格納され
ているＮの値が０であればレジスタ１５−０が、１であ
ればレジスタ１５−１が、ｎであればレジスタ１５−ｎ
が選択される。
以上の状態においてＣＡＳＥ命令が実行されると、入力
制御部１８はセレクタ１７の出力、即ちセレクタ１７に
よって選択されたレジスタｌ ５−Ｎに格納されている
先頭アドレス（多方向分岐先アドレス）ＸＮを選択し、
ロケーションカウンタ１１に設定する。これにより、ロ
ケーションカウンタ１１に設定されたＸＮを先頭アドレ
スとする処理ａＮ（ＸＮ−ｘｏであれば処理ａｏ 、Ｘ
Ｎ ｍｘｎであれば処理ａｎ）に制御が移り、ＣＡＳ
Ｅ文での多方向分岐が完了する。上記のＣＡＳＥ命令の
実行動作は第３図のステップＳ５に相当するもので、従
来と比較すると、第３図のステップＳ３．Ｓ４に相当す
る処理が不要となっており、その分だけＣＡＳＥ命令の
実行速度が高速となる。
制御部１８はセレクタ１７の出力、即ちセレクタ１７に
よって選択されたレジスタｌ ５−Ｎに格納されている
先頭アドレス（多方向分岐先アドレス）ＸＮを選択し、
ロケーションカウンタ１１に設定する。これにより、ロ
ケーションカウンタ１１に設定されたＸＮを先頭アドレ
スとする処理ａＮ（ＸＮ−ｘｏであれば処理ａｏ 、Ｘ
Ｎ ｍｘｎであれば処理ａｎ）に制御が移り、ＣＡＳ
Ｅ文での多方向分岐が完了する。上記のＣＡＳＥ命令の
実行動作は第３図のステップＳ５に相当するもので、従
来と比較すると、第３図のステップＳ３．Ｓ４に相当す
る処理が不要となっており、その分だけＣＡＳＥ命令の
実行速度が高速となる。
［発明の効果］
以上詳述したようにこの発明によれば、ＣＡＳＥ命令が
実行された場合、ＣＡＳＥ文の条件に対応した処理の先
頭アドレスを直ちに選択してロケーションカウンタに設
定することができるので、ＣＡＳＥ文の処理の際の多方
向分岐が高速に行える。
実行された場合、ＣＡＳＥ文の条件に対応した処理の先
頭アドレスを直ちに選択してロケーションカウンタに設
定することができるので、ＣＡＳＥ文の処理の際の多方
向分岐が高速に行える。
第１図はこの発明の一実施例に係るデータ処理装置のブ
ロック構成図、第２図はＣＡＳＥ文の構造を示す図、第
３図は従来のＣＡＳＥ文の処理を説明するためのフロー
チャートである。 １１・・・ロケーションカウンタ、１５−０〜１５−ｎ
・・・レジスタ（第２レジスタ）、１Ｂ・・・レジスタ
（第２レジスタ）、１７・・・セレクタ（第１選択手段
）、１８・・・入力制御部（第２選択手段）。 出願人代理人 弁理士 鈴江武彦
ロック構成図、第２図はＣＡＳＥ文の構造を示す図、第
３図は従来のＣＡＳＥ文の処理を説明するためのフロー
チャートである。 １１・・・ロケーションカウンタ、１５−０〜１５−ｎ
・・・レジスタ（第２レジスタ）、１Ｂ・・・レジスタ
（第２レジスタ）、１７・・・セレクタ（第１選択手段
）、１８・・・入力制御部（第２選択手段）。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 主メモリに格納されている命令群を順次読出して命令を
実行する逐次処理型のデータ処理装置において、 ＣＡＳＥ文で選択され得る各処理の先頭アドレスを保持
するための複数の第１レジスタと、上記ＣＡＳＥ文の条
件を保持するための第２レジスタと、この第２レジスタ
に保持されている条件に応じて上記複数の第１のレジス
タの１つを選択する第１選択手段と、実行すべき命令の
アドレスを保持するためのロケーションカウンタと、こ
のロケーションカウンタに設定するためのアドレスを選
択する第２選択手段とを具備し、 上記第２選択手段は、ＣＡＳＥ命令実行時には、上記第
１選択手段によって選択されている上記第１レジスタの
内容を選択するように構成されていることを特徴とする
データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10871189A JPH02287624A (ja) | 1989-04-27 | 1989-04-27 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10871189A JPH02287624A (ja) | 1989-04-27 | 1989-04-27 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02287624A true JPH02287624A (ja) | 1990-11-27 |
Family
ID=14491657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10871189A Pending JPH02287624A (ja) | 1989-04-27 | 1989-04-27 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02287624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024084809A1 (ja) * | 2022-10-21 | 2024-04-25 | たけおかラボ株式会社 | 間接アドレス指定方式の条件ジャンプ命令を実行するプロセッサ、プログラム記録媒体及び方法 |
-
1989
- 1989-04-27 JP JP10871189A patent/JPH02287624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024084809A1 (ja) * | 2022-10-21 | 2024-04-25 | たけおかラボ株式会社 | 間接アドレス指定方式の条件ジャンプ命令を実行するプロセッサ、プログラム記録媒体及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0138468B1 (ko) | 마이크로 컴퓨터 | |
| KR940009095B1 (ko) | 데이터 처리시스템 | |
| JPH02287624A (ja) | データ処理装置 | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| JP2793357B2 (ja) | 並列演算装置 | |
| JPH06309349A (ja) | プログラム制御のプロセッサ | |
| JP2760649B2 (ja) | 情報処理装置 | |
| JP3358113B2 (ja) | プログラマブルコントローラ用プログラムの作成装置 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPS6398735A (ja) | マイクロ制御装置 | |
| JPH04280325A (ja) | パイプライン型プロセッサ | |
| JPH0248770A (ja) | 情報処理装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPS6227830A (ja) | 割込み制御方式 | |
| JPH0353322A (ja) | 情報処理装置 | |
| JPH03282625A (ja) | データ処理装置 | |
| JPS63268032A (ja) | ル−プ制御回路 | |
| JPS61182135A (ja) | 処理選択方法 | |
| JPH02110739A (ja) | マルチタスク用中央処理装置 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH01200483A (ja) | 画像処理装置 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPS63245526A (ja) | 情報処理装置 | |
| JPH0895781A (ja) | プロセッサの算術論理装置 |