JPH02284423A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02284423A
JPH02284423A JP10625389A JP10625389A JPH02284423A JP H02284423 A JPH02284423 A JP H02284423A JP 10625389 A JP10625389 A JP 10625389A JP 10625389 A JP10625389 A JP 10625389A JP H02284423 A JPH02284423 A JP H02284423A
Authority
JP
Japan
Prior art keywords
hydrogen fluoride
hydrofluoric acid
buffered hydrofluoric
acid solution
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10625389A
Other languages
English (en)
Other versions
JP2522389B2 (ja
Inventor
Koji Yamazaki
孝二 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1106253A priority Critical patent/JP2522389B2/ja
Publication of JPH02284423A publication Critical patent/JPH02284423A/ja
Application granted granted Critical
Publication of JP2522389B2 publication Critical patent/JP2522389B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に拡散層表面
上の一部にチタンシリサイド膜が形成されたシリコン半
導体装置の製造において、良好なシリコン半導体/金属
配線接続及びチタンシリザイド/金属配線接続を得るた
めのシリコン上及びチタンシリサイド上の自然シリコン
酸化膜の除去方法に関する。
〔従来の技術〕
従来、この種の自然酸化膜の除去方法としては、フッ化
水素と水との混合液により除去する方法か、又はフッ化
水素の含有率(フッ化水素/フッ化アンモニウム+フッ
化水素(重量比))が3〜5%であるようなフッ化アン
モニウム、フッ化水素、及び水とからなるバッファード
フッ酸溶液により除去する方法があった。
〔発明が解決しようとする課題〕
上述した従来の自然酸化膜の除去方法で用いられている
フッ化水素と水との混合溶液又はバッファードフッ酸液
に対してはチタンシリサイド膜はエツチングされ、その
エツチングレートはシリコン1t41Jのエツチングレ
ートよりも高い。
したがって、第3図のようにチタンシリサイド膜302
とシリコン表面303が混在する半導体基板上の自然酸
化膜を従来法によ除去する時、シリコン表面303上の
自然酸化膜の除去を十分に行うとチタンシリサイド膜3
02の除去量も多くなるという問題があり、これは半導
体装置の特性を劣下させる。
したがって、チタンシリサイド膜の除去量をできるだけ
少なくするために、チタンシリサイド膜のエッチレート
がシリコン酸化膜のエッチレートよりも小さくなるよう
な、自然酸化膜の除去方法が望まれていた。
〔課題を解決するための手段〕
本発明の自然酸化膜の除去方法は、フッ化水素の含有率
がフッ化水素/フッ化アンモニウム+フッ化水素(重量
比)50.5%であるようなフッ化アンモニウム、フッ
化水素及び水とからなるバッファードフッ酸溶液を用い
る。
シリコン酸化膜とチタンシリサイド膜とのエッチレート
の比のバッファードフッ酸溶液のフッ化水素含有率に対
する依存性を第4図に示す。この図かられかるように、
フッ化水素の含有率が0.5%以下ではチタンシリサイ
ド膜のエツチングレートはシリコン酸化膜のエツチング
レートよりも小さくなる。
したがって、フッ化水素の含有率0.5%以下のバッフ
ァードフッ酸溶液を用いることにより、チタンシリサイ
ド膜の除去量が従来よりも少なくして、シリコン表面上
の自然酸化膜が除去できる。
したがって、良好なシリコン半導体/金属配線接続、及
びチタンシリサイド/金属配線接続が得られ、半導体装
置の特性が向上するという効果がある。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)〜(h)は本発明の第1の実施例を説明す
るための縦断面図である。
まず、第1図(a)に示すように、Si基板10上にL
OCO8法により膜厚6000人の素子分離酸化膜11
を形成する。
次に、第1図(b)に示すように、Asイオンを70 
k eV、 5 X 1015c++r−2の条件で半
導体基板10に注入し、900℃の温度で30分間熱処
理し、不純物を活性化し、N+拡散層12を形成する。
次に、第1図(c)に示すようにCVD法により半導体
基板全面に膜厚500人の酸化膜13を形成した後、一
部のN+拡散層12上の酸化膜をリアクティブイオンエ
ツチングにより除去する。
次に、第1図(d)に示すように、スパッタ法により半
導体基板全面に膜厚1000人のTi膜14を形成する
次に、第1図(e)に示すように、窒素雰囲気の600
℃の熱処理により、酸化膜13におおわれていないN+
拡散層上にTiシリサイド膜15を形成し、板応Ti膜
14をアンモニア、過酸化水素、水の混合液により除去
する。
次に、第1図(「)に示すように、CVD法により膜厚
6000人のボロンリンガラス(B P S G)膜1
6を半導体基板全面に形成した後、900℃30分の熱
処理によりBPSG膜16をリフローさせる。
次に、第1図(g)に示すように、通常のリングラフイ
ー法により1μm径のコンタクト形成領域をパターニン
グ後、リアクティブイオンエツチングによりコンタクト
穴17を形成する。
次に、第1図(h)に示すように、本発明の請求の範囲
に含まれるフッ化水素含有率0.5%のバッファードフ
ッ酸溶液にこの半導体基板を200秒入れ、Si表面の
自然酸化膜を除去する。その後、スパッタ法により半導
体基板全面にSi含有A418を形成し、通常のリソグ
ラフィ法により、バターニング後リアクティブイオンエ
ツチングにより配線を形成する。
このようにして、製作されたシリコン半導体装置におい
ては、チタンシリサイド膜15とSi含有アルミニウム
配線18とのコンタクト抵抗は3Ω、N+拡散層12と
Si含有アルミニウム配線18とのコンタクト抵抗は2
0Ωと良好なコンタクト特性が得られた。
また、自然酸化膜除去のエツチング時間を100秒から
300秒まで変えて、コンタクト抵抗の評価を行ったが
、上記と同様のコンタクト抵抗が得られた。したがって
、本発明のバッファードフッ酸溶液はエツチング時間の
マージンが広く、十分使用できるものと確認された。
第2図は、本発明の第2の実施例で用いた、自然酸化膜
を除去する装置の縦断面図である。すなわち、第1の実
施例で作成した半導体装置の自然酸化膜を除去するプロ
セス(第1図(g))でこの装置を用いた。
この装置を用いた処理プロセスを簡単に説明する。本発
明の特許請求の範囲に記されたバッファードフッ酸溶液
が入れられたバッファードフッ酸溶液タンク24中の溶
液をバッファードフッ酸霧状化装置23により霧状化し
、パイプ25によりこの霧状化した気体をチャンバー2
0に輸送する。
この霧状化気体により、Siウェハ支えピン22上のS
iウェハー21を処理し、自然酸化膜を除去する。
この装置によれば、第1の実施例で得られたと同じ効果
が得られ、更に、消費されるバッファードフッ酸溶液は
低減されるという利点を有する。
〔発明の効果〕
以上説明したように本発明は、フッ化水素の含有率が0
.5%以下のバッファードフッ酸溶液に対するチタンシ
リサイド膜のエツチングレートはシリコン酸化膜のエツ
チングレートよりも小さくなるという特性を用いること
により、チタンシリサイド膜の除去量が従来よりも少な
くて、シリコン表面の自然酸化膜が除去できる。
したがって、良好なシリコン半導体/金属配線接続、及
びチタンシリサイド/金属配線接続が得られ、半導体装
置の特性が向上するという効果がある。
含有Aρ配線、21・・・・・・Siウェハ、20・・
・・・・チャンバー 22・・・・・・Siウェハ支え
ピン、23・・・・・・バッファードフッ酸溶液霧状化
装置、24・・・・・・バッファードフッ酸タンク、2
5・・・・・・パイプ。
代理人 弁理士  内 原   晋
【図面の簡単な説明】 第1図(a)〜(h)は本発明の第1の実施例を説明す
るためのシリコン半導体装置の縦断面図である。第2図
は本発明の第2の実施例に用いた自然酸化膜除去装置を
説明するための縦断面図である。 第3図は従来の技術の問題点を説明するために用いた、
シリコン半導体装置の縦断面図である。第4図は本発明
のバッファードフッ酸溶液の特性を説明するグラフであ
る。 11・・・・・・素子分離酸化膜、10・・・・・・S
i基板、12・・・・・・N+拡散層、13・・・・・
・酸化膜、14・・・・・・Ti膜、15・・・・・・
Tiシリサイド膜、16・・・・・・層間絶縁膜、17
・・・・・・コンタクト穴、18・・・・・・Si/7
コンタクト穴 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板の表面の一部にチタンシリサイド膜を
    形成する工程と、フッ化水素の含有率 (フッ化水素/フッ化アンモニウム+フッ化水素(重量
    比))が0.5%以下であるようなフッ化アンモニウム
    、フッ化水素及び水とからなるバッファードフッ酸溶液
    により上記半導体基板をエッチングする工程とを含むこ
    とを特徴とする半導体装置の製造方法。
  2. (2)半導体基板に設けられた拡散層表面上の一部にチ
    タンシリサイド膜を形成する工程と、前記半導体基板全
    面に層間絶縁膜を形成する工程と、金属配線と前記拡散
    層との接続及び、前記金属配線と前記チタンシリサイド
    膜との接続をとるためのコンタクト穴を前記層間絶縁膜
    に設ける工程と、フッ化水素の含有率(フッ化水素/フ
    ッ化アンモニウム+フッ化水素(重量比))が0.5%
    以下であるようなフッ化アンモニウム、フッ化水素、及
    び水とからなるのバッファードフッ酸溶液により前記半
    導体基板をエッチングする工程と、前記金属配線を形成
    する工程とを含むことを特徴とする半導体装置の製造方
    法。
JP1106253A 1989-04-25 1989-04-25 半導体装置の製造方法 Expired - Fee Related JP2522389B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1106253A JP2522389B2 (ja) 1989-04-25 1989-04-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1106253A JP2522389B2 (ja) 1989-04-25 1989-04-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02284423A true JPH02284423A (ja) 1990-11-21
JP2522389B2 JP2522389B2 (ja) 1996-08-07

Family

ID=14428940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1106253A Expired - Fee Related JP2522389B2 (ja) 1989-04-25 1989-04-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2522389B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215436A (ja) * 1990-12-14 1992-08-06 Shin Etsu Handotai Co Ltd シリコンウェハの洗浄方法及びその洗浄装置
US6210489B1 (en) 1996-03-05 2001-04-03 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215436A (ja) * 1990-12-14 1992-08-06 Shin Etsu Handotai Co Ltd シリコンウェハの洗浄方法及びその洗浄装置
US6210489B1 (en) 1996-03-05 2001-04-03 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity
US6399504B1 (en) 1996-03-05 2002-06-04 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity

Also Published As

Publication number Publication date
JP2522389B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
EP0032024B1 (en) Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
JPH10223900A (ja) 半導体装置及び半導体装置の製造方法
JPH0381298B2 (ja)
JP2903884B2 (ja) 半導体装置の製法
KR100444811B1 (ko) 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및전도성 규화물 접촉부 형성방법
US5652172A (en) Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer
JPH02284423A (ja) 半導体装置の製造方法
JP2002217414A (ja) 半導体装置およびその製造方法
JPH0298133A (ja) 半導体基板の洗浄方法
JPS61139026A (ja) 半導体装置の製造方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JPH01187847A (ja) キヤパシタの形成方法
RU1389603C (ru) Способ создани металлизации интегральных схем
JPS6197825A (ja) 半導体装置の製造方法
JPH0799178A (ja) 半導体装置の製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JPH01109727A (ja) 半導体装置およびその製造方法
JPH07283218A (ja) 層間膜の平坦化方法
JPH0232537A (ja) 半導体装置の製造方法
JPH03105916A (ja) 半導体装置の製造方法
JPH0817762A (ja) 半導体装置の製造方法
JPH0729852A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees