JPH01187847A - キヤパシタの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリーＬＳＩのキャパシタの製造方法に係
り、特にキャパシタの容量を増大させるのに好適なキャ
パシタの製造方法に関する。

〔従来の技術〕

近年、半導体を用いたメモリーＬＳ　Ｉ、特にダイナミ
ックＲＡ　Ｍ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍ
ｏｒｙ）　ＬＳＩは著しく高集積化が進み、その高集積
化を実現するため、最も小さな面積で実現できるひとつ
のスイッチングトランジスターとひとつのキャパシタか
らなるメモリーセル（記憶素子の最小単位）が提案され
、現在主流になっている。このような構成のもとで、さ
らに高い集積度を達成するため、最近では、平面面積を
縮少しても容量が減少しないキャパシタの構造上の工夫
が種々提案されている。そのひとつの方法としてキャパ
シタを基板表面より上方に形成するいわゆる積層容量型
（ＳＴＣ型）のメモリーセルがある。その−例が時間昭
５９−１０４１５６号に述べられている。

〔発明が解決しようとする問題点〕

上記ＳＴＣ型給造による従来技術を用いた上でのＬＳＩ
の集積度向上に対する要求は、キャパシ夕絶縁膜の膜厚
を薄くすることにより達成されてきた。しかし、膜厚も
薄くすることは絶縁膜を通して流れる漏洩電流の増大に
つながり記憶性能を低下させる原因となる。従って絶縁
膜の薄膜化にも限界があり、例えば６４メガビツトのｄ
−ＲＡＭをＳＴＣ構造で実現することは、キャパシタ容
量の確保が難しいという点で極めて困難な状況になって
いるのが現状である。

本発明の目的は、かかる状況にあって設計上許容し得る
キャパシタの平面面積が減少した場合においても実質的
な容量を確保することが可能なキャパシタの製造方法を
提供することにある。

〔問題点を解決するための手段〕

上記目的は、キャパシタを構成する電極表面に、リソグ
ラティーを用いた微細加工技術で得ることが可能な最小
寸法よりもはるかに小さな寸法からなる極微細な凹凸を
設けて実質的キャパシタの面積を確保することにより達
成される。この場合、凹凸を設ける方法が極めて重要で
ある０発明者は。

５ｉＨａ（モノシラン）とＮ　ｘ　Ｏあるいは５ｉＨｚ
ＣＱ　ｚ（ジクロロシラン）とＮ２．Ｏ等のガスを用い
て、その流量比と形成される膜の特性との関連を種々調
べてきた。その中で適当な流量比を選択することによっ
て、Ｓｉと５ｉＯｚが混合共存した状態の膜として存在
することをつきとめた。さらに、このような混合膜をＨ
Ｆ（フッ酸）溶液に浸漬した場合にはＳｉだけを島状に
残存させ、逆にＳｉだけを選択的にエツチングできる条
件でエツチングした場合には５ｉＯｚだけを島状に残存
させ得ることもわかった。本発明の主旨は、Ｓｉから成
る第一の薄膜を形成する手段と、ＳｉとＳｉ化合物が共
存する第二の薄膜を第一の薄膜上に重ねて形成する手段
と、第二の薄膜中に含まれるＳｉ化合物を選択的に除去
する手段を備えたことにある。

〔作用〕

上記Ｓｉから成る第一の薄膜は、第二の薄膜中からＳｉ
化合物をエツチング除去した際に生じる複数の島状Ｓｉ
の電気的導通を確保するための基板として設ける。Ｓｉ
とＳｉ化合物から成る第二の薄膜は、凹凸を形成するた
めに用いる。さらにＳｉ化合物を選択的にエツチング除
去することによって実質的な凹凸の形成を完了する。

〔実施例〕

以下、本発明の一実施例をダイナミックＲＡＭ（ｄ　−
ＲＡＭ）のキャパシタを例にとって説明する。

第１図にＳＴＣ構造のメモリーセルの一断面を示した。

また、第２図に第１図に示した断面構造に至るまでの工
程の概略図を示した。

最初に第２図（ａ）について説明する。ｐ型の（１００
）面方位を有するＳｉ基板１０１表面に周知のＬＯＣＯ
３法を用いて厚さ６００ｎｍのＳ　ｉ　Ｏ２１０２を熱
酸化法により形成し、ゲート酸化膜となる厚さ２５ｎｍ
の５ｉＯｚ１０３を同じく熱酸化法により形成し、ゲー
ト電極となる厚さ３５０ｎｍの多結晶５ｉ１０４を化学
気相成長法（ＣＶＤ法）により形成し、多結晶５ｉ１０
４に熱拡散法により燐を導入し、表面に形成されたリン
ガラスを除去した後、ＣＶＤ法により厚さ２００ｎｍの
ＳｉＯ’ｚ１０５を形成し、周知のリソグラフィーとド
ライエツチング法を用いて多結晶５ｉ１０４と５ｉＯｚ
１０５のパターンを形成し、ＣＶＤ法により厚さ２００
ｎｍのＳ　ｉ　０２を形成した後、全面ドライエツチン
グにより多結晶５ｉ１０４の側壁にのみ５ｉＯｚ１０６
を残存させ、イオン打ち込み法により砒素を選択的にＳ
ｉ基板に導入し。

熱処理を行なってｎ型拡散層１０７を形成した。

以上の工程を経ることによりｄ−ＲＡＭのスイッチング
用ＭＯＳトランジスターの形成を完了した。

次にキャパシタの形成工程となる。まず、リソグラフィ
ーとドライエツチング法により所定のｎ型拡散層上のＳ
ｉ○２１０３を除去した。次に露出したｎ型拡散層表面
の汚染物う６を除去する目的で洗浄を行ない、ＣＶＤ法
により厚さ２００ｎｍの多結晶Ｓ　ｉ、　１０８を形成
し下地電極を構成する第一の薄膜とした。なお、多結晶
５ｉ１０Ｂの形成時、ｎ型拡散層表面に導通不良の原因
となる自然成長酸化膜が成長しないように配慮した。ま
た、多結晶Ｓｉ　１０８は横型拡散炉による低圧ＣＶ　
ｒ）装置を用い、５ｉＨａを原料ガスとして温度６３０
℃、圧力０　、８　Ｔｏｒｒの条件で形成した。次に、
同じ装置を用いて連続的に５ｉＨａとＮｚＯを原料ガス
として、温度６３０℃、圧力Ｑ　、　８　Ｔｏｒｒの条
件で厚さ１５０ｎｍのＳｉとＳｉｎｇが混在する第二の
薄膜（Ｓ　ｉ　Ｏｗｌ　１４）を形成した。なお、コノ
時ＮｚＯ／ＳｉＨ４流量比が０．２５　　になルヨうに
制御した。

第２図（ｂ）により以下の工程を説明する。

５ｉＯ２１１４を形成した状態でＨＦ（フッ酸）：　Ｈ
ｚＯ＝　１　／　１０から成るエツチング液に２分間浸
漬した。純水洗浄、乾燥工程を経て、その表面を走査型
電子顕微鏡（ＳＥＭ）で観察したところ直径約０．１μ
ｍのＳｉ核１０９がほぼ均一な密度で残存していた。次
に熱拡散法により、多結晶５ｉ１０８およびＳｉ核１０
９に燐を導入した。

この時、後の熱処理工程も含めて燐がＳｉ基板の拡散層
１０７の不純物分布を乱さないように条件を制御した。

熱拡散時に表面に形成されたリンガラスを除去した。続
いてリソグラフィーとドライエツチング法を用いてバタ
ーニングし第一の電極とした。以下第１図により説明す
る。次に行なうキャパシタ絶縁膜の形成は以下の方法に
よった。

まず、ＮＨｓ（アンモニアガス）を用いた熱窒化法によ
り第一の電極表面に熱窒化膜（実際には第一の電極表面
に存在する自然酸化膜により酸素を含有した窒化膜にな
る）を形成する。熱窒化の条件は、大気圧で９００℃、
２０分間とした。次にＳ　ｉ　ｌ１ｚＣＱｚ（ジクロロ
シラン）とＮ　Ｈａを原料ガスとする低圧に　Ｖ　Ｄ法
により厚さ５ｎｍのＳｉ、ａＮ４膜を形成した。形成条
件は、７７０℃、Ｑ　、　６　Ｔｏｒｒとした。次に水
素燃焼方式によるＨ２０雰囲気においてＳ　ｊｓＮａ表
面に厚さｌｎｍのＳｉ　Ｏｘ膜を形成して、三層構造か
ら成る実質５ｎｍのキャパシタ絶縁膜１１０とした。続
いて第二のｍｔｉとなる多結晶５ｉｌｌｌをＳｉＨ４を
用いた低圧ＣＶＤ法により形成した。厚さは３５０ｎｍ
とした。さらに熱拡散法により多結晶５１１１１に虜を
導入して活性化処理を行なった。以下、周知の手法によ
り層間絶縁膜としてリンガラス１１２の形成、ＡＱ配線
１１３の形成を行なった。

なお第３図から第５図に、Ｓｉと５ｉＯｚを混在して含
有する膜の形成条件依存性を示した。第３図は、堆積速
度の温度依存性と形成した膜の屈折率の関係を表わして
いる。温度の上昇に伴なって５ｉＨｉの分解が律速とな
って堆積速度は上昇するが、７００℃を越えると一旦減
少する。しかし、８００℃を越えるとＮ２０の分解が律
速となって再び堆積速度は上昇する。屈折率からも明ら
かなように、８００℃を堺にして低温側では５ｉｒｉｃ
ｈ　Ｓ　ｉ　Ｏｚが、高温側では５ｉＯｚに近い膜が形
成されている。第４図は、膜厚と堆積時間の関係を示し
ている。膜厚は、時間と共に直線的に増加しているが、
屈折率は２．５で安定するまで約１５分程度要している
。この結果から、膜厚は時間で制御できることが明らか
である。第５図は、ＮＺ○／ＳｉＨ４比を変えた時の比
誘電率と屈折率の関係を示している。Ｎ２０／５ｉＨａ
比が０．５を境にして小さい方ではＳｉとＳｉＣ２の共
存領域に、また、大きい方ではＳｉｎｇ単層領域になっ
ていると推察される。すなわち、−数的に用いられる５
ｉＯｚの屈折率は約１．５で比誘電率は約４．０である
のに対してＳｉの屈折率は約３．７で比誘電率は約１２
であり、ＮｚＯ／Ｓ　ｉＨａ比を小さくすることにより
屈折率、比誘電率共にＳｉとＳ　ｉ　０２の中間領域に
シフトしている。

以上の結果は、Ｎ　ｘ　ＯとＳｉＨ４の流量比を制御す
ることによりＳｊとＳｉＣ２が共存する膜を形成できる
ことを示しており、実際に共存していることはＨＦ等を
用いたエツチングとＳＥＭ［ＦＸにより明らかである。

本実施例によれば、Ｎ　２０とＳｉＨ４の流量比を制御
することによりＳｉとＳｉＣ２が共存する薄膜を形成で
き、その後、ＬＳＩプロセスにおいて一般的に用いられ
ているＨＦ液に浸漬するだけの簡便な工程を経るだけで
容易にＳｉ核を形成できる効果がある。また、本実施例
ではＮ２０　とＳｉＮ＋を用いたが、反応温度領域を選
択することによりＮ　２０と５ｉＨｚＣｆｌｚとの組み
合わせを用いることもできる。また５ｉＨ２ｃＱｘとＮ
　Ｉ（δの流量比を制御してＳｉ　ｒｉｃｈ　ＳｉＮ　
（Ｓｉ含有量の多いＳｉ窒化膜）を形成し、その後熱リ
ン酸でＳｉＮだけをエツチングしてＳｉ核を残すことも
可能である。これらの組み合わせにおいては、膜形成時
に反応に最適な温度領域を選択する必要があるが、基本
的に重要な事項は、Ｓｉ含有量の多い膜を得るために原
料ガスの流量比を制御することにある。

また、キャパシタ絶縁膜として用いた熱窒化膜／　Ｓ　
ｉ　ａＮａＦＭ／　Ｓ　ｉ　Ｏｘは極メチ段差被覆性に
優れており、さらに上部電極に用いた多結晶Ｓｉも同様
に段差被覆性が良好であるため、本実施例で述べた微細
凹凸を有する電極であってもキャパシタ絶縁膜の信頼性
を損なうことは全くなかった。

〔発明の効果〕

本発明によれば１通常の気相成長法を用い原料ガスの流
量比を制御するだけでＳｉとＳｉ化合物の共存した薄膜
を形成でき、且つ極めて簡便な湿式エツチング処理を施
すだけで表面に微細な凹凸を有するＳｉ薄膜を実現でき
る。これをキャパシタの電極に用いることにより、従来
の微細凹凸のない場合に比べて２〜２．５倍電極面積を
拡大することが可能で、従って容量を増大させることが
できる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す断面図、第２図は本
発明のキャパシタ製造方法を示す図、第３図、第４図お
よび第５図はそれぞれ本発明の詳細な説明するための曲
線図である。 １０１−８ｉ基板、１０２　”　Ｓ　ｘ　Ｏｚ、１０５
　・・・５ｉＯｚ、１０６・・・５ｉＯｚ、１０８・・
・多結晶Ｓｉ。 １０９・・・Ｓｊ、１１０・・・キャパシタ絶縁膜、１
１１・・・多結晶Ｓｘ。 代理人　弁理士　小川勝男：１．．　＋フ□第　　１　
　図 ／ρｔＳ導赦 冨　２　図 ｖ　３　圓　　　　　　　篤４　団 慕　５　図 １２θ／、５７／−／４力

Claims (1)

1. 【特許請求の範囲】 １、下記の工程を含むことを特徴とするキャパシタの形
   成方法、 （１）Ｓｉから成る第一の薄膜を形成する工程、（２）
   Ｓｉと酸化ＳｉあるいはＳｉと窒化Ｓｉが共存する第二
   の薄膜を上記第一の薄膜上に形成し二層構造にする工程
   。 （３）上記第二の薄膜中に含まれる酸化Ｓｉあるいは窒
   化Ｓｉを選択的にエッチング除去し、残存したＳｉから
   成る凹凸を形成する工程、 （３）上記第一の薄膜を含むＳｉ膜中に不純物を導入し
   、活性化する工程。 （５）上記、不純物を含有したＳｉ膜に所望のパターン
   を形成して第一の電極とする工程。