JPH02284251A - ハードディスクのデータ転送制御方式 - Google Patents
ハードディスクのデータ転送制御方式Info
- Publication number
- JPH02284251A JPH02284251A JP10677689A JP10677689A JPH02284251A JP H02284251 A JPH02284251 A JP H02284251A JP 10677689 A JP10677689 A JP 10677689A JP 10677689 A JP10677689 A JP 10677689A JP H02284251 A JPH02284251 A JP H02284251A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- buffer memory
- hard disk
- host computer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 64
- 239000000872 buffer Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 13
- 230000003139 buffering effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000012536 storage buffer Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はハードディスクのデータ転送制御方式ホストコ
ンピュータからハードディスクドライブに対して、ある
いはその逆方向に、バッファメモリを介してデータ転送
を行なうハードディスクのデータ転送制御方式としては
、シングルバッファリング方式とダブルバッファリング
方式とがある。
ンピュータからハードディスクドライブに対して、ある
いはその逆方向に、バッファメモリを介してデータ転送
を行なうハードディスクのデータ転送制御方式としては
、シングルバッファリング方式とダブルバッファリング
方式とがある。
ホストコンピュータからノ1−ドディスクドライブに対
するデータ転送を行なう場合、シングルバッファリング
方式においては、ホストコピユータからバッファメモリ
に対してデータ転送を実行し、それが完了してからバッ
フ7メモリからノ\−ドディスクドライブに対してデー
タ転送を実行するようになっている。
するデータ転送を行なう場合、シングルバッファリング
方式においては、ホストコピユータからバッファメモリ
に対してデータ転送を実行し、それが完了してからバッ
フ7メモリからノ\−ドディスクドライブに対してデー
タ転送を実行するようになっている。
ダブルバッファリング方式においては、バッファメモリ
を2つのブロック(バッファメモリAおよびB)に分離
独立させ、ホストコンピュータからバッファメモリA1
バッファメモリBからハードディスクドライブにそれぞ
れ独立にデータ転送を実行し、バッファメモリAがフル
の状態になり、かつバッファメモリBが空になると、バ
ッファメモリを切替え、ホストコンピュータからバッフ
7メモリB1バッファメモリAからハードディスクドラ
イブにデータ転送を開始する。この動作を繰返し実行す
るようになっている。
を2つのブロック(バッファメモリAおよびB)に分離
独立させ、ホストコンピュータからバッファメモリA1
バッファメモリBからハードディスクドライブにそれぞ
れ独立にデータ転送を実行し、バッファメモリAがフル
の状態になり、かつバッファメモリBが空になると、バ
ッファメモリを切替え、ホストコンピュータからバッフ
7メモリB1バッファメモリAからハードディスクドラ
イブにデータ転送を開始する。この動作を繰返し実行す
るようになっている。
上述した従来のシングルバッファリング方式においては
、一方のデータ転送か完了しないと、他方のデータ転送
が行なえない。
、一方のデータ転送か完了しないと、他方のデータ転送
が行なえない。
また、ダブルバッファリング方式においては、シングル
バッファリング方式に比較して効率の良い転送が行なえ
ても、一方のデータ転送が終了して、他方のデータ転送
が終了しない限り(すなわち、両方のデータ転送が終了
しない限り)、バッファメモリの切替えによって、デー
タ転送の継続ができない。
バッファリング方式に比較して効率の良い転送が行なえ
ても、一方のデータ転送が終了して、他方のデータ転送
が終了しない限り(すなわち、両方のデータ転送が終了
しない限り)、バッファメモリの切替えによって、デー
タ転送の継続ができない。
発明の目的
したがって、本発明の目的は、効率のよいデータ転送が
行なえるハードディスクのデータ転送制御方式を提供す
ることである。
行なえるハードディスクのデータ転送制御方式を提供す
ることである。
発明の構成
本発明によれば、コンピュータシステムに接続されるバ
ッファメモリを持ち、ホストコンピュータとハードディ
スクドライブとの間のデータ転送をバッファメモリを介
してダイレクトメモリアクセス方式で行なう際、前記バ
ッファメモリを少なくとも三つのブロックに分離し、前
記少なくとも三つのバッファメモリブロックをシフトさ
せながら、前記データ転送を行なうことを特徴とするハ
ードディスクのデータ転送制御方式が得られる。
ッファメモリを持ち、ホストコンピュータとハードディ
スクドライブとの間のデータ転送をバッファメモリを介
してダイレクトメモリアクセス方式で行なう際、前記バ
ッファメモリを少なくとも三つのブロックに分離し、前
記少なくとも三つのバッファメモリブロックをシフトさ
せながら、前記データ転送を行なうことを特徴とするハ
ードディスクのデータ転送制御方式が得られる。
実施例
次に、本発明の一実施例を示した図面を参1!ダシて、
本発明の詳細な説明する。
本発明の詳細な説明する。
第1図は本発明の一実施例によるデータ転送方式のブロ
ック図である。本実施例においては、ホストコンピュー
タ1からハードディスクドライブ2(ハードディスクコ
ントローラ3)に対して、あるいはその逆方向に、バッ
ファメモリ4を介してデータ転送を行なうが、説明を簡
単にするために、以下の説明においては、ホストコンピ
ュータ1からハードディスクドライブ2(ハードディス
クコントローラ3)に対するライト動作の場合について
述べる。
ック図である。本実施例においては、ホストコンピュー
タ1からハードディスクドライブ2(ハードディスクコ
ントローラ3)に対して、あるいはその逆方向に、バッ
ファメモリ4を介してデータ転送を行なうが、説明を簡
単にするために、以下の説明においては、ホストコンピ
ュータ1からハードディスクドライブ2(ハードディス
クコントローラ3)に対するライト動作の場合について
述べる。
ホストコンピュータ1からのダイレクトメモリアクセス
(以下、DMAという)要求信号aをDM A IQ
8回路5に出力し、ホストコンピュータ1からバッファ
メモリ4Aにデータ転送を開始する。
(以下、DMAという)要求信号aをDM A IQ
8回路5に出力し、ホストコンピュータ1からバッファ
メモリ4Aにデータ転送を開始する。
DMA制御回路5からアップダウンカウンタ6Aに入る
アップ信号すによって、ホストコンピュータ1からバッ
ファメモリ4Aへのデータ転送数がカウントされる。カ
ウトタ6Aのカウント値が、バッファメモリ4Aがフル
の状態を表す値になると、データ転送制御部3から三つ
のバッファメモリ4 (4A、4B、4C)に対して、
制御信号Cが出力される。
アップ信号すによって、ホストコンピュータ1からバッ
ファメモリ4Aへのデータ転送数がカウントされる。カ
ウトタ6Aのカウント値が、バッファメモリ4Aがフル
の状態を表す値になると、データ転送制御部3から三つ
のバッファメモリ4 (4A、4B、4C)に対して、
制御信号Cが出力される。
制御信号Cには、バッファメモリ4をホストコンピュー
タ1とつなぐライトイネーブル信号およびハードディス
クコントローラ3とつなぐリードイネーブル信号とがあ
る。この制御信号Cによって、三つのバッファメモリ4
がシフトし、ホストコンピュータ1は空の状態のバッフ
ァメモリ4Bか4C(この場合はバッファメモリ4Bと
する)とデータ転送を実行し、またフルの状態となった
バッファメモリ4Aはハードディスクコントロラ3とデ
ータ転送を実行する。バッファメモリ4Aからハードデ
ィスクコントローラ3へのデータ転送に先立ち、ハード
ディスクコントローラ3から、D M A要求信号dが
出力される。
タ1とつなぐライトイネーブル信号およびハードディス
クコントローラ3とつなぐリードイネーブル信号とがあ
る。この制御信号Cによって、三つのバッファメモリ4
がシフトし、ホストコンピュータ1は空の状態のバッフ
ァメモリ4Bか4C(この場合はバッファメモリ4Bと
する)とデータ転送を実行し、またフルの状態となった
バッファメモリ4Aはハードディスクコントロラ3とデ
ータ転送を実行する。バッファメモリ4Aからハードデ
ィスクコントローラ3へのデータ転送に先立ち、ハード
ディスクコントローラ3から、D M A要求信号dが
出力される。
ホストコンピュータ1の転送能力とハードディスクコン
トローラ3の転送能力とに差があるとき、ホストコンピ
ュータ1からバッファメモリ4Bへのデータ転送の方が
早く終了した場合(すなわち、バッファメモリ4Bがフ
ルの状態になる方が早い場合)、三つのバッファメモリ
4に制御信号Cが入力されて池の空の状態あるバッファ
メモリ4Cに対してホストコンピュータ1がデータ転送
を実行する。バッファメモリ4Aからハードディスクコ
ントローラ3へのデータ転送は、そのまま継続される。
トローラ3の転送能力とに差があるとき、ホストコンピ
ュータ1からバッファメモリ4Bへのデータ転送の方が
早く終了した場合(すなわち、バッファメモリ4Bがフ
ルの状態になる方が早い場合)、三つのバッファメモリ
4に制御信号Cが入力されて池の空の状態あるバッファ
メモリ4Cに対してホストコンピュータ1がデータ転送
を実行する。バッファメモリ4Aからハードディスクコ
ントローラ3へのデータ転送は、そのまま継続される。
転送が終了する(バッファメモリ4Aが空の状態になる
)と、三つのバッファメモリ4に制御信号Cが人力され
、フルの状態にあるバッファメモリ4Bからハードディ
スクコントローラ3へのデータ転送が実行される。
)と、三つのバッファメモリ4に制御信号Cが人力され
、フルの状態にあるバッファメモリ4Bからハードディ
スクコントローラ3へのデータ転送が実行される。
ホストコンピュータ1からバッファメモリ4Cへのデー
タ転送が終了しても、まだバッファメモリ4Aからハー
ドディスクコントローラ3へのデータ転送が終了してい
ない場合は、データ転送制御部7からホストコンピュー
タ1へ、ライトマスク信号eを出力してバッファメモリ
への書込を停止し、バッファメモリ4Aからハードディ
スクコントローラ3へのデータ転送が終了するのを待つ
。
タ転送が終了しても、まだバッファメモリ4Aからハー
ドディスクコントローラ3へのデータ転送が終了してい
ない場合は、データ転送制御部7からホストコンピュー
タ1へ、ライトマスク信号eを出力してバッファメモリ
への書込を停止し、バッファメモリ4Aからハードディ
スクコントローラ3へのデータ転送が終了するのを待つ
。
データ転送が終了すると、ライトマスク信号eをクリア
する。
する。
次に、バッファメモリ4Aからハードディスクコントロ
ーラ3へのデータ転送の方が、早く終了した場合、デー
タ転送制御部7からノ1−ドディスクコントローラ3ヘ
リードマスク信号fを出力してバッファメモリ4Bから
の読出しを停止し、ホストコンピュータ1からバッファ
メモリ4Bへのデータ転送が終了するのを待つ。
ーラ3へのデータ転送の方が、早く終了した場合、デー
タ転送制御部7からノ1−ドディスクコントローラ3ヘ
リードマスク信号fを出力してバッファメモリ4Bから
の読出しを停止し、ホストコンピュータ1からバッファ
メモリ4Bへのデータ転送が終了するのを待つ。
データ転送が終了すると、リードマスク信号fをクリア
する。同時に、三つのバッファメモリ4に制御信号Cが
入力され、ホストコンピュータ1からバッファメモリ4
C,バッファメモリ4Bからハードディスクコントロー
ラ3へのデータ転送をそれぞれ実行する。
する。同時に、三つのバッファメモリ4に制御信号Cが
入力され、ホストコンピュータ1からバッファメモリ4
C,バッファメモリ4Bからハードディスクコントロー
ラ3へのデータ転送をそれぞれ実行する。
ホストコンピュータ1からバッファメモリ4へのデータ
転送において、最後のデータがバッファメモリがフルの
状態に達しないで終了した場合、ホストコンピュータ1
からの転送カウント終了信号gを用いて、データ転送制
御部7から三つのバッファメモリ4へ制御信号Cを入力
させ最後のバッファメモリ4からハードディスクコント
ローラ3へのデータ転送を実行する。
転送において、最後のデータがバッファメモリがフルの
状態に達しないで終了した場合、ホストコンピュータ1
からの転送カウント終了信号gを用いて、データ転送制
御部7から三つのバッファメモリ4へ制御信号Cを入力
させ最後のバッファメモリ4からハードディスクコント
ローラ3へのデータ転送を実行する。
また、転送方向がハードディスクコントローラ3からの
リード動作の場合は、上述した説明の論理条件が相反す
るだけである。
リード動作の場合は、上述した説明の論理条件が相反す
るだけである。
発明の詳細
な説明したように、本発明によれば、ホストコンピュー
タとハードディスクドライブとの間に設けられたバッフ
ァメモリを少くとも三つのブロックに分割し、それらを
シフトさせながら、ホストコンピュータとハードディス
クドライブとの間のデータ転送を実行することにより、
効率的な高速データ転送が実現できる。
タとハードディスクドライブとの間に設けられたバッフ
ァメモリを少くとも三つのブロックに分割し、それらを
シフトさせながら、ホストコンピュータとハードディス
クドライブとの間のデータ転送を実行することにより、
効率的な高速データ転送が実現できる。
第1図は本発明の一実施例のブロック図である。
主要部分の符号の説明
1・・・・・・ホストコンピュータ
2・・・・・・ハードディスクドライブ3・・・・・・
ハードディスクコントローラ4 (4A、4B、4C) ・・・・・データ格納用バッファメモリ5・・・・・D
MA制御回路 出願人 日本電気株式会社(外1名)
ハードディスクコントローラ4 (4A、4B、4C) ・・・・・データ格納用バッファメモリ5・・・・・D
MA制御回路 出願人 日本電気株式会社(外1名)
Claims (1)
- (1)コンピュータシステムに接続されるバッファメモ
リを持ち、ホストコンピュータとハードディスクドライ
ブとの間のデータ転送をバッファメモリを介してダイレ
クトメモリアクセス方式で行なう際、前記バッファメモ
リを少なくとも三つのブロックに分離し、前記少なくと
も三つのバッファメモリブロックをシフトさせながら、
前記データ転送を行なうことを特徴とするハードディス
クのデータ転送制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10677689A JPH02284251A (ja) | 1989-04-26 | 1989-04-26 | ハードディスクのデータ転送制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10677689A JPH02284251A (ja) | 1989-04-26 | 1989-04-26 | ハードディスクのデータ転送制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02284251A true JPH02284251A (ja) | 1990-11-21 |
Family
ID=14442307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10677689A Pending JPH02284251A (ja) | 1989-04-26 | 1989-04-26 | ハードディスクのデータ転送制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02284251A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192210A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
JP2008192211A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
JP2008192209A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
-
1989
- 1989-04-26 JP JP10677689A patent/JPH02284251A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192210A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
JP2008192211A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
JP2008192209A (ja) * | 2007-02-01 | 2008-08-21 | Marvell World Trade Ltd | 磁気ディスクコントローラおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0340868B2 (ja) | ||
JPH02284251A (ja) | ハードディスクのデータ転送制御方式 | |
JPH04311219A (ja) | データバックアップ方式 | |
JPH02226454A (ja) | コンピユータ・システムおよびそのデータ転送方法 | |
JPS61127026A (ja) | 光デイスク制御装置 | |
JPS6368957A (ja) | 情報処理装置におけるデ−タ転送方式 | |
JP2906739B2 (ja) | 記憶装置 | |
JPH06348645A (ja) | Dma回路 | |
JPS61127025A (ja) | 光デイスク制御装置 | |
JPS61193230A (ja) | 磁気デイスク制御装置 | |
JPH05173934A (ja) | データ転送方法および装置 | |
JPH0578859B2 (ja) | ||
JPH03103958A (ja) | 周辺制御装置 | |
JPS59128621A (ja) | Dma制御装置 | |
JPS61285566A (ja) | 入出力制御装置 | |
JPS63167948A (ja) | コンピユ−タシステム | |
JPH03189755A (ja) | メモリ間転送装置 | |
JPH01314350A (ja) | Ms制御方式 | |
JPS58101358A (ja) | メモリ制御方式 | |
JPS63201810A (ja) | 情報処理システムの時刻方式 | |
JPH0520182A (ja) | 情報処理システム | |
JPH02122357A (ja) | 入出力制御装置 | |
JPS63211169A (ja) | 磁気テ−プ制御機構 | |
JPH02148125A (ja) | 磁気ディスク制御装置 | |
JPH05181614A (ja) | 並列磁気ディスク装置のデータ退避/復旧装置及び方法 |