JPH02278768A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH02278768A JPH02278768A JP1099209A JP9920989A JPH02278768A JP H02278768 A JPH02278768 A JP H02278768A JP 1099209 A JP1099209 A JP 1099209A JP 9920989 A JP9920989 A JP 9920989A JP H02278768 A JPH02278768 A JP H02278768A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- type
- transfer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000003384 imaging method Methods 0.000 claims description 18
- 230000003014 reinforcing effect Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 25
- 239000010703 silicon Substances 0.000 abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 7
- 230000002787 reinforcement Effects 0.000 abstract description 5
- 238000003860 storage Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 63
- 239000012535 impurity Substances 0.000 description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 229920005591 polysilicon Polymers 0.000 description 27
- 108091006146 Channels Proteins 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010408 sweeping Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 210000003127 knee Anatomy 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基板の貼り合わせにより装置が構成されるフレ
ームトランスファー型の固体撮像装置に〔発明の概要〕 本発明は、基板の裏面に補強用基板が貼り合わされる固
体撮像装置において、転送電極を基板間に配し1、基板
の表面で複数の画素が形成され、転送電極の取り出し、
をその表面で行い、その画素の周囲を高濃度不純物領域
で囲んでなるフレームトランスファー型とすることによ
り、不要電荷の掃き出し動作等を実現するものである。
ームトランスファー型の固体撮像装置に〔発明の概要〕 本発明は、基板の裏面に補強用基板が貼り合わされる固
体撮像装置において、転送電極を基板間に配し1、基板
の表面で複数の画素が形成され、転送電極の取り出し、
をその表面で行い、その画素の周囲を高濃度不純物領域
で囲んでなるフレームトランスファー型とすることによ
り、不要電荷の掃き出し動作等を実現するものである。
一般に、CCD (電荷結合デバイス)等の固体撮像装
置は、基板の一方の主面に各画素が配列されて形成され
る構造を有している。第7図は従来の典型的な固体撮像
装置の一例を示しており、シフコン基板+01にp型の
ウェル領域102が形成されている。その基板表面上に
形成された遮光膜103の下には転送電極104が形成
され、その転送電極104の下部のウェル領域102に
形成されたn型の不純物領域が電荷転送部105とされ
る。各画素の受光部1(16は、その電荷転送部105
とゲート部107を介して連続し、各画素はn型の不純
物領域からなるチャンネルストッパー領域108に囲ま
れる。
置は、基板の一方の主面に各画素が配列されて形成され
る構造を有している。第7図は従来の典型的な固体撮像
装置の一例を示しており、シフコン基板+01にp型の
ウェル領域102が形成されている。その基板表面上に
形成された遮光膜103の下には転送電極104が形成
され、その転送電極104の下部のウェル領域102に
形成されたn型の不純物領域が電荷転送部105とされ
る。各画素の受光部1(16は、その電荷転送部105
とゲート部107を介して連続し、各画素はn型の不純
物領域からなるチャンネルストッパー領域108に囲ま
れる。
この固体撮像装置は、縦型のオーバーフロードレイン構
造とされており、受光部106に不要な電荷が生じた時
、基板に所定の電圧を印加することによって、不要な電
荷がシリコン基板101へ掃き出される機構になってい
る。また、オーバーフローの制1Itlだけではなく、
電子シャッター動作も可能である。
造とされており、受光部106に不要な電荷が生じた時
、基板に所定の電圧を印加することによって、不要な電
荷がシリコン基板101へ掃き出される機構になってい
る。また、オーバーフローの制1Itlだけではなく、
電子シャッター動作も可能である。
また、シリコン基板等の半導体基板の一方の主面に、そ
れぞれ受光部を有した画素を配列させ、その基板の他方
の主面側に電荷転送部を形成し、その基板を補強するた
めに基板同士の貼り合わせを行う構造の固体撮像装置も
知られており、例えば特開昭63−12966+号公報
にもその技術の記載がある。
れぞれ受光部を有した画素を配列させ、その基板の他方
の主面側に電荷転送部を形成し、その基板を補強するた
めに基板同士の貼り合わせを行う構造の固体撮像装置も
知られており、例えば特開昭63−12966+号公報
にもその技術の記載がある。
上述のように、縦型オーバーフロードレイン構造では、
基板へ不要な電荷を掃き出すことができる。しかし、上
記公報記載の技術のように基板同士を貼り合わせた構造
のものでは、受光部が形成される基板側が画素単位に削
られるために、基板への不要な電荷の掃き出しが困難で
ある。
基板へ不要な電荷を掃き出すことができる。しかし、上
記公報記載の技術のように基板同士を貼り合わせた構造
のものでは、受光部が形成される基板側が画素単位に削
られるために、基板への不要な電荷の掃き出しが困難で
ある。
これに対して、横型のオーバーフロードレイン構造とす
ることで、基板同士を貼り合わせる構造の固体撮像装置
でも不要な電荷の掃き出しが可能となる。しかし、オー
バーフローのための令■域を形成するために受光面積が
減少することになって、感度の劣化が生ずる。
ることで、基板同士を貼り合わせる構造の固体撮像装置
でも不要な電荷の掃き出しが可能となる。しかし、オー
バーフローのための令■域を形成するために受光面積が
減少することになって、感度の劣化が生ずる。
そこで、本発明は、基板同士の貼り合わせ技術を利用し
た固体撮像装置を提供することを目的とし、特に不要な
電荷の掃き出し動作等を実現するような固体撮像装置の
提供を目的とする。
た固体撮像装置を提供することを目的とし、特に不要な
電荷の掃き出し動作等を実現するような固体撮像装置の
提供を目的とする。
[課題を解決するための手段]
上述の目的を達成するために、本発明の固体撮像装置は
、フレームトランスファー型の固体1最像装置であって
、基板と、その基板の表面側に形成される複数の画素領
域と、上記基板の裏面に形成され且つ上記画素領域の間
に取り出される転送電極と、上記基板の裏面側に貼り合
わされる補強用基板と、上記画素領域の一部がエミッタ
とされるバイポーラトランジスタとを有し、上記基板の
表面側から上記バイポーラトランジスタのベース電位が
与えられて上記画素領域の蓄積電前世が制御Bされるこ
とを持(牧とする。
、フレームトランスファー型の固体1最像装置であって
、基板と、その基板の表面側に形成される複数の画素領
域と、上記基板の裏面に形成され且つ上記画素領域の間
に取り出される転送電極と、上記基板の裏面側に貼り合
わされる補強用基板と、上記画素領域の一部がエミッタ
とされるバイポーラトランジスタとを有し、上記基板の
表面側から上記バイポーラトランジスタのベース電位が
与えられて上記画素領域の蓄積電前世が制御Bされるこ
とを持(牧とする。
〔作用]
上記補強用基板を上記基板の裏面側に貼り合わせた貼り
合わせ構造とすることで、基板の表面側に複数の画素を
形成し、且つ転送電極を基板の裏面側に形成する構造に
できる。このため受光側である表面側には転送電極が形
成されず1.受光面積を大きく採れる。上記転送電極は
上記基板と上記補強用基板に挟まれることになるが、上
記画素の間に取り出されるために、シャント用の金属電
極等を表面側に配することができ、信号電荷の高速転送
が可能となる。また、そのように画素間で取り出す構造
から、その金属電極等の仕事関数によるポテンシャル上
の悪影響が防止される。そして、上記画素領域にエミッ
タを有するバイポーラトランジスタを形成し、その制m
を基板の表面側から行うことで、電子シャッター動作や
オーバーフローの制御が可能となる。
合わせ構造とすることで、基板の表面側に複数の画素を
形成し、且つ転送電極を基板の裏面側に形成する構造に
できる。このため受光側である表面側には転送電極が形
成されず1.受光面積を大きく採れる。上記転送電極は
上記基板と上記補強用基板に挟まれることになるが、上
記画素の間に取り出されるために、シャント用の金属電
極等を表面側に配することができ、信号電荷の高速転送
が可能となる。また、そのように画素間で取り出す構造
から、その金属電極等の仕事関数によるポテンシャル上
の悪影響が防止される。そして、上記画素領域にエミッ
タを有するバイポーラトランジスタを形成し、その制m
を基板の表面側から行うことで、電子シャッター動作や
オーバーフローの制御が可能となる。
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の固体撮像装置は、基板同士を貼り合わ仕たフ
レームトランスファー型CCDの例である。先ず、その
CCDの構造について説明する。
レームトランスファー型CCDの例である。先ず、その
CCDの構造について説明する。
第1図〜第3図に示すように、本実施例のCODは、補
強用基板であるn型のシリコン基板2に、複数の画素M
hi 3を表面側に配列させたシリコン基板1を貼り
合わせた構造を有している。
強用基板であるn型のシリコン基板2に、複数の画素M
hi 3を表面側に配列させたシリコン基板1を貼り
合わせた構造を有している。
各画素領域3の平面形状ば、第5図に示すように、1つ
のセルがほぼ矩形状のパターンにされ2、各画素領域3
ばマトリクス状に配列されている。
のセルがほぼ矩形状のパターンにされ2、各画素領域3
ばマトリクス状に配列されている。
それら各画素領域3は、図中■方向として示す転送方向
でばP゛型の高濃度不純物領域4により分離され、その
転送方向と垂直な図中H方向では、同様にp゛型の高濃
度不純物領域4により分離されると共に、そのp゛型の
高濃度不純物領域4の間に形成されるシリコン酸化膜5
と、さらにそのシリコン酸化膜5の間に形成された転送
電極取り出し部6とによっても分離される。そして、各
画素領域3内で、図中■方向、H方向共にp゛型の高濃
度不純物領域4に囲まれた領域が受光部として機能する
。またP°型の高濃度不′4F@物領域4は、その画素
領域3を囲む領域であり、チャンネルストッパーとして
機能する。このp°型の高濃度不純物領域4は、図中H
方向の各画素領域3の間で基板1の表面から裏面に亘っ
て該画素領域3の側部を覆い、図中■方向では、各画素
領域3の間で基板lの表面から埋め込みチャンふル層1
1までの間に形成される。このpゝ型の高濃度不純物領
域4は十分に高い不純物濃度にされる。このようなp°
型の高濃度不純物領域4に囲まれた領域を受光部とする
本実施例のCCDは、その受光部の受光面では遮光部や
転送電極等の部材が形成されないために、その受光部自
体を大きな面積にできる。また、換言すると、受光面積
を大きく採れるため、p゛型の高濃度不純物領域4の不
純物濃度を十分高くしても受光面積が損なわれることが
ない。従って、前述のようにp°型の高濃度不純物領域
4の不純物濃度を十分に高くでき、その結果、ニー効果
を低減させることができる。
でばP゛型の高濃度不純物領域4により分離され、その
転送方向と垂直な図中H方向では、同様にp゛型の高濃
度不純物領域4により分離されると共に、そのp゛型の
高濃度不純物領域4の間に形成されるシリコン酸化膜5
と、さらにそのシリコン酸化膜5の間に形成された転送
電極取り出し部6とによっても分離される。そして、各
画素領域3内で、図中■方向、H方向共にp゛型の高濃
度不純物領域4に囲まれた領域が受光部として機能する
。またP°型の高濃度不′4F@物領域4は、その画素
領域3を囲む領域であり、チャンネルストッパーとして
機能する。このp°型の高濃度不純物領域4は、図中H
方向の各画素領域3の間で基板1の表面から裏面に亘っ
て該画素領域3の側部を覆い、図中■方向では、各画素
領域3の間で基板lの表面から埋め込みチャンふル層1
1までの間に形成される。このpゝ型の高濃度不純物領
域4は十分に高い不純物濃度にされる。このようなp°
型の高濃度不純物領域4に囲まれた領域を受光部とする
本実施例のCCDは、その受光部の受光面では遮光部や
転送電極等の部材が形成されないために、その受光部自
体を大きな面積にできる。また、換言すると、受光面積
を大きく採れるため、p゛型の高濃度不純物領域4の不
純物濃度を十分高くしても受光面積が損なわれることが
ない。従って、前述のようにp°型の高濃度不純物領域
4の不純物濃度を十分に高くでき、その結果、ニー効果
を低減させることができる。
このような平面形状を有する各画素領域3の深さ方向の
構造は、第1図及び第2図に示すように、表面側1sか
らシリコン酸化膜1.’aいp型の不純物領域8.p型
のウェル領域9. n型のウェル領域10が順に形成
されている。最も表面側1sに形成されたシリコン酸化
膜7は、基板表面を被覆してなる膜であり、シャント用
に基板表面に形成されるAl電極層31とnpnトラン
ジスタ20の制御電極層21の層間の分離にも用いられ
る。
構造は、第1図及び第2図に示すように、表面側1sか
らシリコン酸化膜1.’aいp型の不純物領域8.p型
のウェル領域9. n型のウェル領域10が順に形成
されている。最も表面側1sに形成されたシリコン酸化
膜7は、基板表面を被覆してなる膜であり、シャント用
に基板表面に形成されるAl電極層31とnpnトラン
ジスタ20の制御電極層21の層間の分離にも用いられ
る。
シリコン酸化II(J7の裏面側に形成されるp型の不
純物領域8は、低雑音化のために形成される領域であり
、次のp型のウェル領域9に連続する。このp型のウェ
ル領域9の裏面側にはn型のウェル領域10が続いて形
成される。このn型のウェル領域10とp型のウェル領
域9の間にボテンシャルの山が形成され、被写体からの
光が入射した場合、n型のウェル領域10側に光電子が
信号電荷として集められる。また、n型のウェル領域1
0とp型のウェル領域9の深さは、その分光怒度によっ
て決定される。
純物領域8は、低雑音化のために形成される領域であり
、次のp型のウェル領域9に連続する。このp型のウェ
ル領域9の裏面側にはn型のウェル領域10が続いて形
成される。このn型のウェル領域10とp型のウェル領
域9の間にボテンシャルの山が形成され、被写体からの
光が入射した場合、n型のウェル領域10側に光電子が
信号電荷として集められる。また、n型のウェル領域1
0とp型のウェル領域9の深さは、その分光怒度によっ
て決定される。
このn型のウェルj]域10の裏面側には、埋め込みチ
ャンネル層11が形成される。この埋め込みチャンネル
N11は、第3図に示すように、V方向に並んだ画素領
域3の間で各列共通に用いられ、各画素領域3の各n型
のウェル領域lOの裏面側で■方向に連続される。従っ
て、本実施例のCCDはフレーム転送可能となる。この
埋め込みチャンネル層11の裏面側にはシリコン酸化+
125が形成され、そのシリコン酸化膜5を挟んで基板
裏面側に転送電極32.33が形成される。上記転送電
極32.33は、2層のポリシリコン層からなり、転送
方向に所定間隔で1層目と2層目のポリシリコン層が交
互に配列され、転送方向に垂直な方向を長手方向として
各転送列で共通な電極パターンに形成されている。各転
送電極32.33には、次に説明する配置線の構成で駆
動信号が供給され、例えばその駆動信号は2相とされる
。上記埋め込みチャンネルN11には、第3図に示すよ
うに、これら転送電極32.33のパターンを反映しな
がら、階段状のポテンシャルからなるストレージ部とト
ランスファ一部を構成するように、ロー型の不純物領域
34とn゛型の不純物領域35が交互に形成される。こ
れら転送電極32.33の裏面側には、眉間絶縁膜36
が形成され、この層間絶縁膜36により各転送電極32
.33が被覆される。転送電極32.33をシリコン基
板1の裏面側lb側に配することで、転送電極を受光面
側に形成するCCDと比較して各画素領域3の受光部の
面積を大きく採れる。上記層間絶縁膜36上には薄いポ
リシリコンN37が全面に形成され、この薄いポリシリ
コン層37の裏面で上記n型のシリコン基ui2が補強
のために貼り合わせられる。その薄いポリシリコン層3
7は不要電荷の掃き出し用にも用いられる。
ャンネル層11が形成される。この埋め込みチャンネル
N11は、第3図に示すように、V方向に並んだ画素領
域3の間で各列共通に用いられ、各画素領域3の各n型
のウェル領域lOの裏面側で■方向に連続される。従っ
て、本実施例のCCDはフレーム転送可能となる。この
埋め込みチャンネル層11の裏面側にはシリコン酸化+
125が形成され、そのシリコン酸化膜5を挟んで基板
裏面側に転送電極32.33が形成される。上記転送電
極32.33は、2層のポリシリコン層からなり、転送
方向に所定間隔で1層目と2層目のポリシリコン層が交
互に配列され、転送方向に垂直な方向を長手方向として
各転送列で共通な電極パターンに形成されている。各転
送電極32.33には、次に説明する配置線の構成で駆
動信号が供給され、例えばその駆動信号は2相とされる
。上記埋め込みチャンネルN11には、第3図に示すよ
うに、これら転送電極32.33のパターンを反映しな
がら、階段状のポテンシャルからなるストレージ部とト
ランスファ一部を構成するように、ロー型の不純物領域
34とn゛型の不純物領域35が交互に形成される。こ
れら転送電極32.33の裏面側には、眉間絶縁膜36
が形成され、この層間絶縁膜36により各転送電極32
.33が被覆される。転送電極32.33をシリコン基
板1の裏面側lb側に配することで、転送電極を受光面
側に形成するCCDと比較して各画素領域3の受光部の
面積を大きく採れる。上記層間絶縁膜36上には薄いポ
リシリコンN37が全面に形成され、この薄いポリシリ
コン層37の裏面で上記n型のシリコン基ui2が補強
のために貼り合わせられる。その薄いポリシリコン層3
7は不要電荷の掃き出し用にも用いられる。
上記転送電極32.33は、シリコン基板1の裏面側1
bに配され、結局、補強用に貼り合わせられたシリコン
基板2とシリコン基板1の間に形成されるが、それら転
送電極32.33の取り出しは基板の表面側1sから行
われる。すなわち、シリコン基板1の表面側isには、
シャント用の低抵抗なアルミニウム配線層30.31が
形成される。このアルミニウム配線層30.31には微
量のシリコンが含まれる。なお、シャント用には他の金
属配線層を用いることも可能である。これらアルミニウ
ム配線層30.31には、それぞれ信号Φ6.Φ2が供
給され、各画素領域3の間の領域上を■方向を長手方向
として配線される。これらアルミニウム配線層30.3
1は、基板表面を覆うシリコン酸化膜7を開口した開口
部36を介して、ポリシリコン層からなる転送電極取り
出し部6に接続される。この転送電極取り出し部6は、
画素領域3の各列毎の間に設けられたp°型の高濃度不
純物領域4と、その間に形成されるシリコン酸化膜5と
に挟まれた領域で、基板10表面と裏面を貫通する溝内
に形成された電極の一部である。この電極取り出し部6
は、転送電極32.33の一方と連続して形成され、ア
ルミニウム配線層30.31から電極取り出し部6を介
して転送電極32.33に信号Φ1.Φ2の一方が供給
されることになる。このように本実施例のCCDは、貼
り合わせ構造にされるため基板間に形成される転送電極
32.33の取り出しが画素領域3の間で行われ、且つ
その表面側Isでアルミニウム配線層32.33にシャ
ントされるため、転送電極全体の低抵抗化を図ることが
でき、高速転送に有利となる。また、そのアルミニウム
配線層32゜33も画素領域3の間の分離領域で形成さ
れるため、受光面積を小さくすることもない。さらに、
アルミニウム配線層30.31が転送電極取り出し部6
を介して接続されるために、アルミニウム配線層30.
31の仕事関数が転送電極32.33に影響してポテン
シャルが変動するような弊害も防止される。
bに配され、結局、補強用に貼り合わせられたシリコン
基板2とシリコン基板1の間に形成されるが、それら転
送電極32.33の取り出しは基板の表面側1sから行
われる。すなわち、シリコン基板1の表面側isには、
シャント用の低抵抗なアルミニウム配線層30.31が
形成される。このアルミニウム配線層30.31には微
量のシリコンが含まれる。なお、シャント用には他の金
属配線層を用いることも可能である。これらアルミニウ
ム配線層30.31には、それぞれ信号Φ6.Φ2が供
給され、各画素領域3の間の領域上を■方向を長手方向
として配線される。これらアルミニウム配線層30.3
1は、基板表面を覆うシリコン酸化膜7を開口した開口
部36を介して、ポリシリコン層からなる転送電極取り
出し部6に接続される。この転送電極取り出し部6は、
画素領域3の各列毎の間に設けられたp°型の高濃度不
純物領域4と、その間に形成されるシリコン酸化膜5と
に挟まれた領域で、基板10表面と裏面を貫通する溝内
に形成された電極の一部である。この電極取り出し部6
は、転送電極32.33の一方と連続して形成され、ア
ルミニウム配線層30.31から電極取り出し部6を介
して転送電極32.33に信号Φ1.Φ2の一方が供給
されることになる。このように本実施例のCCDは、貼
り合わせ構造にされるため基板間に形成される転送電極
32.33の取り出しが画素領域3の間で行われ、且つ
その表面側Isでアルミニウム配線層32.33にシャ
ントされるため、転送電極全体の低抵抗化を図ることが
でき、高速転送に有利となる。また、そのアルミニウム
配線層32゜33も画素領域3の間の分離領域で形成さ
れるため、受光面積を小さくすることもない。さらに、
アルミニウム配線層30.31が転送電極取り出し部6
を介して接続されるために、アルミニウム配線層30.
31の仕事関数が転送電極32.33に影響してポテン
シャルが変動するような弊害も防止される。
各画素領域3の裏面側には、上述のような埋め込みチャ
ンネル層11が形成されるが、各画素領域3ではその埋
め込みチャンネルillに連続して、それぞれnpn型
のバイポーラトランジスタ20が形成される。まず、こ
のバイポーラトランジスタ20のエミッタは、画素領域
3の内の裏面側に形成された埋め込みチャンネル層11
であり、そのヘースはその1里め込みチャンネル層11
に隣接して基板の裏面側にシリコン酸化膜5に沿って形
成されるp゛型の不純物領域22である。このp゛型の
不純物領域22は各画素領域3を囲んで形成されるp゛
型の高濃度不純物領域4に接続される。このp゛型の高
濃度不純Off領域4は、基板lの裏面から表面に亘っ
て形成されており、基板lの表面でp°型のチャンネル
ストンパー領域23に接続される。p°型のチャンネル
ストッパー領域23には、基板表面側Isに形成された
制御電極層21から電位が与えられており、この制’+
8電極層21にベース電位を供給することにより、np
n型のバイポーラトランジスタ20がコントロールされ
る。このnpn型のバイポーラトランジスタ20のコレ
クタは、p°型の不純物領域22と、そのp°型の不純
物領域22の表面側に形成されたp型の不純物領域25
とに囲まれたn゛型の不純物領域24である。このn゛
型の不純物領域24は裏面側でポリソリコン層26に接
続される。そのポリシリコン層26は、コレクタである
n゛型の不純物領域24と上記薄いポリシリコン層37
の間の配線として用いられる層である。
ンネル層11が形成されるが、各画素領域3ではその埋
め込みチャンネルillに連続して、それぞれnpn型
のバイポーラトランジスタ20が形成される。まず、こ
のバイポーラトランジスタ20のエミッタは、画素領域
3の内の裏面側に形成された埋め込みチャンネル層11
であり、そのヘースはその1里め込みチャンネル層11
に隣接して基板の裏面側にシリコン酸化膜5に沿って形
成されるp゛型の不純物領域22である。このp゛型の
不純物領域22は各画素領域3を囲んで形成されるp゛
型の高濃度不純物領域4に接続される。このp゛型の高
濃度不純Off領域4は、基板lの裏面から表面に亘っ
て形成されており、基板lの表面でp°型のチャンネル
ストンパー領域23に接続される。p°型のチャンネル
ストッパー領域23には、基板表面側Isに形成された
制御電極層21から電位が与えられており、この制’+
8電極層21にベース電位を供給することにより、np
n型のバイポーラトランジスタ20がコントロールされ
る。このnpn型のバイポーラトランジスタ20のコレ
クタは、p°型の不純物領域22と、そのp°型の不純
物領域22の表面側に形成されたp型の不純物領域25
とに囲まれたn゛型の不純物領域24である。このn゛
型の不純物領域24は裏面側でポリソリコン層26に接
続される。そのポリシリコン層26は、コレクタである
n゛型の不純物領域24と上記薄いポリシリコン層37
の間の配線として用いられる層である。
これらn゛型の不純物9A域24とポリシリコン層37
を接続するために、シリコン酸化膜5.そのシリコン酸
化膜5の裏面側に配される転送電極32、その転送電極
32の裏面側に配される眉間絶縁膜36を貫通するよう
に貫通溝27が形成される。その転送電極32の貫通溝
27の側壁にはシリコン酸化膜28が形成され、このシ
リコン酸化膜28により転送電極32とポリシリコン層
26の間が絶縁される。
を接続するために、シリコン酸化膜5.そのシリコン酸
化膜5の裏面側に配される転送電極32、その転送電極
32の裏面側に配される眉間絶縁膜36を貫通するよう
に貫通溝27が形成される。その転送電極32の貫通溝
27の側壁にはシリコン酸化膜28が形成され、このシ
リコン酸化膜28により転送電極32とポリシリコン層
26の間が絶縁される。
このようなバイポーラトランジスタ20は、オーバーフ
ローのコントロールや、電子シャッターとして機能し、
埋め込みチャンネル層11の不要な電荷をポリシリコン
層26を介してポリシリコン層37に掃き出すことがで
きる。その掃き出しの制御は、基板の表面に配線された
制御電極層21の電圧による。第4図は各画素における
等価回路を示す。フォトダイオード51の陰極側がバイ
ポーラトランジスタ52のエミッタに接続し、このエミ
ッタに光が入射した時の信号電荷が蓄積される。不要な
電荷を掃き出す時では、バイポーラトランジスタ52の
ベースに所要の電圧を与えて、不要な電荷をバイポーラ
トランジスタ52のコレクタへ掃き出す。これにより、
バイポーラトランジスタ52は、電子シャンク−やオー
バーフロードレインとして機能することになる。
ローのコントロールや、電子シャッターとして機能し、
埋め込みチャンネル層11の不要な電荷をポリシリコン
層26を介してポリシリコン層37に掃き出すことがで
きる。その掃き出しの制御は、基板の表面に配線された
制御電極層21の電圧による。第4図は各画素における
等価回路を示す。フォトダイオード51の陰極側がバイ
ポーラトランジスタ52のエミッタに接続し、このエミ
ッタに光が入射した時の信号電荷が蓄積される。不要な
電荷を掃き出す時では、バイポーラトランジスタ52の
ベースに所要の電圧を与えて、不要な電荷をバイポーラ
トランジスタ52のコレクタへ掃き出す。これにより、
バイポーラトランジスタ52は、電子シャンク−やオー
バーフロードレインとして機能することになる。
このような構造を有する本実施例のCCDは、シリコン
基板1,2同士の貼り合わせ構造であるために、転送電
極32.33を基板間に)配することができる。このた
めに画素領域3の受光面には、転送電極を設ける必要が
なく、受光面積を大きく採ることができる。従って、チ
ャンネルストッパーとして機能するp゛型の高濃度不純
物領域4を十分に高い不純物濃度にさせることができ、
その結果ニー効果を低減させることができる。
基板1,2同士の貼り合わせ構造であるために、転送電
極32.33を基板間に)配することができる。このた
めに画素領域3の受光面には、転送電極を設ける必要が
なく、受光面積を大きく採ることができる。従って、チ
ャンネルストッパーとして機能するp゛型の高濃度不純
物領域4を十分に高い不純物濃度にさせることができ、
その結果ニー効果を低減させることができる。
また、その高い不純物濃度にできるp゛型の高4度不純
物領域4は、チャンネルストッパーとして機能するのみ
ならずバイポーラトランジスタ20の制御のための配線
としても機能する。このため高密度化が容易となる。
物領域4は、チャンネルストッパーとして機能するのみ
ならずバイポーラトランジスタ20の制御のための配線
としても機能する。このため高密度化が容易となる。
また、本実施例のCODでは、転送電極32゜33がシ
リコン基板1.2の貼り合わせ構造のために、基板間に
配設される。しかし、それら転送電i32.33は各画
素領域3の間で基板lの表面側1sに取り出されるため
、表面側にシャント用のアルミニウム配線層30.31
を配することができる。従って、高速転送が可能であり
、また、アルミニウム配線層30.31の仕事関数によ
るポテンシャルの変動の影響を埋め込みチャンネル1’
W11に与えることはない。
リコン基板1.2の貼り合わせ構造のために、基板間に
配設される。しかし、それら転送電i32.33は各画
素領域3の間で基板lの表面側1sに取り出されるため
、表面側にシャント用のアルミニウム配線層30.31
を配することができる。従って、高速転送が可能であり
、また、アルミニウム配線層30.31の仕事関数によ
るポテンシャルの変動の影響を埋め込みチャンネル1’
W11に与えることはない。
また、本実施例のCCDでは、埋め込みチャンネル層1
1に連続してバイポーラトランジスタ20が形成される
ため、電子シャッター動作やオーバーフローの制御が可
能である。
1に連続してバイポーラトランジスタ20が形成される
ため、電子シャッター動作やオーバーフローの制御が可
能である。
次に、第6図a〜第6図rを参照して本実施例のCCD
の製造方法の一例について説明する。
の製造方法の一例について説明する。
まず、第6図aに示すように、p型のシリコン基板61
上にn型のエピタキシャル層62を形成し、そのn型の
エピタキシャル層62の主面に、n型の不純物を導入し
てn型の不純物領域63を形成する。このn型の不純物
領域63は埋め込みチャンネル層として用いられる。ま
た、n型の不純物領域63の形成と共に、各画素領域毎
にp型の不純物領域64が形成される。このp型の不純
物領域64はnpn型のバイポーラトランジスタのベー
ス領域として機能する。このようなn型の不純物領域6
3とp型の不純物領域64が形成されたn型の工、ピタ
キシャルII!162の主面からエツチングを行って、
各画素領域の列の間を分離するような溝65を形成する
。この溝65は、p型のシリコン基板61まで削って構
成され、いわゆるトレンチ技術によりRIE法によって
行われる。
上にn型のエピタキシャル層62を形成し、そのn型の
エピタキシャル層62の主面に、n型の不純物を導入し
てn型の不純物領域63を形成する。このn型の不純物
領域63は埋め込みチャンネル層として用いられる。ま
た、n型の不純物領域63の形成と共に、各画素領域毎
にp型の不純物領域64が形成される。このp型の不純
物領域64はnpn型のバイポーラトランジスタのベー
ス領域として機能する。このようなn型の不純物領域6
3とp型の不純物領域64が形成されたn型の工、ピタ
キシャルII!162の主面からエツチングを行って、
各画素領域の列の間を分離するような溝65を形成する
。この溝65は、p型のシリコン基板61まで削って構
成され、いわゆるトレンチ技術によりRIE法によって
行われる。
また、溝65は上記p型の不純物領域64に接して形成
される。
される。
次に、第6図すに示すように、各画素領域の列の間を分
離するように形成された溝65の側部及び底部に高濃度
にp型の不純物を導入する。このp型の不純物の導入に
より、分離用の溝65の側部及び底部にp゛型の高濃度
不純物領域66が形成される。このp°型の高4度不純
物領域66はp型の不純物領域64に接続する。
離するように形成された溝65の側部及び底部に高濃度
にp型の不純物を導入する。このp型の不純物の導入に
より、分離用の溝65の側部及び底部にp゛型の高濃度
不純物領域66が形成される。このp°型の高4度不純
物領域66はp型の不純物領域64に接続する。
次に、第6図Cに示すように、全面にシリコン酸化膜6
7が形成される。シリコン酸化膜67の形成は、表面酸
化やCVD法により行うことができる。このシリコン酸
化If!67により各画素領域の列毎の分離がなされる
と共に、信号電荷の転送のためのチャンネルがMO3構
造とされる。
7が形成される。シリコン酸化膜67の形成は、表面酸
化やCVD法により行うことができる。このシリコン酸
化If!67により各画素領域の列毎の分離がなされる
と共に、信号電荷の転送のためのチャンネルがMO3構
造とされる。
次に、第6図dに示すように、第1N目のポリシリコン
層68が形成され、この第1層目のポリシリコン層68
は転送方向に所定の間隔を有し且つその垂直な方向を長
手方向とする転送電極のパターンにパターニングされる
。この第1層目のポリシリコン層68は上記溝65内に
も充填され、その充填された部分が転送電極取り出し部
として機能する。その第1層目のポリシリコン層68の
パターニングの後、そのポリシリコン層68の表面は酸
化される。そして、そのポリシリコン層68をマスクと
して選択的なイオン注入を行い、上記n型の不純物領域
63を階段状のポテンシャルを存するようなストレージ
部及びトランスファー部が形成されたものにさせる。次
に、全面に第2層目のポリシリコン層69を形成し、こ
れを各第1層目のポリシリコン層6Bの間の領域で残存
するように転送電極のパターンにパターニングする。
層68が形成され、この第1層目のポリシリコン層68
は転送方向に所定の間隔を有し且つその垂直な方向を長
手方向とする転送電極のパターンにパターニングされる
。この第1層目のポリシリコン層68は上記溝65内に
も充填され、その充填された部分が転送電極取り出し部
として機能する。その第1層目のポリシリコン層68の
パターニングの後、そのポリシリコン層68の表面は酸
化される。そして、そのポリシリコン層68をマスクと
して選択的なイオン注入を行い、上記n型の不純物領域
63を階段状のポテンシャルを存するようなストレージ
部及びトランスファー部が形成されたものにさせる。次
に、全面に第2層目のポリシリコン層69を形成し、こ
れを各第1層目のポリシリコン層6Bの間の領域で残存
するように転送電極のパターンにパターニングする。
これで2層構造の転送電極がシリコン酸化膜67上に配
されることになる。
されることになる。
次に、層間絶縁膜70を転送電極となる第1層目及び第
2層目のポリシリコン[68,69上に形成する。この
層間絶縁膜70は、例えばりフロー可能な膜であり、C
VD法により形成後、熱処理により平坦化される。層間
絶縁膜70の形成後、図示を省略するが、層間絶縁膜7
0.第171目のポリシリコン層68及びシリコン酸化
膜67を貫通する貫通溝が形成される。その貫通溝は内
部が酸化され、ポリシリコン層68との間に絶縁膜が形
成される。このような貫通溝が形成された後、全面にポ
リシリコン層71が形成され、貫通溝内も充填される。
2層目のポリシリコン[68,69上に形成する。この
層間絶縁膜70は、例えばりフロー可能な膜であり、C
VD法により形成後、熱処理により平坦化される。層間
絶縁膜70の形成後、図示を省略するが、層間絶縁膜7
0.第171目のポリシリコン層68及びシリコン酸化
膜67を貫通する貫通溝が形成される。その貫通溝は内
部が酸化され、ポリシリコン層68との間に絶縁膜が形
成される。このような貫通溝が形成された後、全面にポ
リシリコン層71が形成され、貫通溝内も充填される。
そして、第6図eに示すように、ポリシリコン層71上
に或いは酸化膜を介してシリコン基板72が補強用に貼
り合わせられる。
に或いは酸化膜を介してシリコン基板72が補強用に貼
り合わせられる。
次に、シリコン基板72が貼り合わせられた面の反対側
の面から、第6図fに示すように、p型のシリコン基板
61を削る。このp型のシリコン基板61を溝65の深
さまで削ることにより、まずp型のシリコン基板は各列
毎に分離され、さらに転送電極となるポリシリコン層6
8.69の取り出し部が基板表面73に露出する。続い
て、各列内の画素領域間の分離を行うだめのp°型の高
濃度不純物領域74の形成や制御電極に接続するp゛型
の高濃度不純物領域の形成、さらに低雑音化用の表面蓄
積層としてのp型の不純物領域をイオン注入等によって
行う。次に、バイポーラトランジスタの制御のための制
御電極を形成し、眉間絶縁++gを形成し、コンタクト
ホールの形成後、シャント用のアルミニウム配線層を形
成する等の工程を経て素子を完成する。
の面から、第6図fに示すように、p型のシリコン基板
61を削る。このp型のシリコン基板61を溝65の深
さまで削ることにより、まずp型のシリコン基板は各列
毎に分離され、さらに転送電極となるポリシリコン層6
8.69の取り出し部が基板表面73に露出する。続い
て、各列内の画素領域間の分離を行うだめのp°型の高
濃度不純物領域74の形成や制御電極に接続するp゛型
の高濃度不純物領域の形成、さらに低雑音化用の表面蓄
積層としてのp型の不純物領域をイオン注入等によって
行う。次に、バイポーラトランジスタの制御のための制
御電極を形成し、眉間絶縁++gを形成し、コンタクト
ホールの形成後、シャント用のアルミニウム配線層を形
成する等の工程を経て素子を完成する。
く画素を形成できるために、その画素jl域の周りに高
1度の不純物領域を形成しても画素の面積を…なうこと
がなく、その不純物領域を高濃度にできることからニー
効果の低減を図ることができる。
1度の不純物領域を形成しても画素の面積を…なうこと
がなく、その不純物領域を高濃度にできることからニー
効果の低減を図ることができる。
また、転送電極は画素の間から表面側に取り出されてい
るために、アルミニウム配m層等の金属配線層を低抵抗
化のために形成でき、高速転送に有利である。
るために、アルミニウム配m層等の金属配線層を低抵抗
化のために形成でき、高速転送に有利である。
本発明の固体撮像装置は、基板同士の貼り合わせ構造と
され且つ転送電極が基板と;1i強用基板の間の6■域
に配設されるために、基板の表面側に大きく画素を形成
することができる。このため信号電荷量が増大して感度
が高くなる。また、画素領域にバイポーラトランジスタ
が形成され、このバイポーラトランジスタは表面側から
ベース電位が与えられて制御されるために、電子シャッ
ター動作やオーバーフローの制御等の不要な電荷の掃き
出しが実現される。さらに、基板の表面側に太き
され且つ転送電極が基板と;1i強用基板の間の6■域
に配設されるために、基板の表面側に大きく画素を形成
することができる。このため信号電荷量が増大して感度
が高くなる。また、画素領域にバイポーラトランジスタ
が形成され、このバイポーラトランジスタは表面側から
ベース電位が与えられて制御されるために、電子シャッ
ター動作やオーバーフローの制御等の不要な電荷の掃き
出しが実現される。さらに、基板の表面側に太き
第1図は本発明の固体撮像装置の一例の要部断面の斜視
図、第2図はその一例の電荷転送方向に垂直な面に沿っ
た要部断面図、第3図は上記−例の電荷転送方向に沿っ
た要部断面図、第4図は上記−例における各画素の等価
回路図、第5図は上記−例の要部平面図である。また、
第6図a〜第6図rは上記固体撮像装置の一例の製造方
法の一例を示すそれぞれ工程断面斜視図であり、第7図
は従来の固体撮像装置の一例を示す要部断面図である。 2・・・シリコン基板 ・・・画素領域 ・・・高濃度不純物領域 ・・・シリコン酸化膜 ・・・転送電極取り出し部 ・・・n型のウェル領域 0・・・n型のウェル領域 1・・・埋め込みチャンネル層 0・・・バイポーラトランジスタ ト・・制御電極層 0.31・・・アルミニウム配線層 2.33・・・転送電極 6・・・層間絶縁膜 7・・・ポリシリコン層 特許出願人 ソニー株式会社 代理人弁理士 小池 晃(他2名) 第2図 第3!!I 第5図 第6図d 第6図e 第6+!Ic 第6図f 第7図
図、第2図はその一例の電荷転送方向に垂直な面に沿っ
た要部断面図、第3図は上記−例の電荷転送方向に沿っ
た要部断面図、第4図は上記−例における各画素の等価
回路図、第5図は上記−例の要部平面図である。また、
第6図a〜第6図rは上記固体撮像装置の一例の製造方
法の一例を示すそれぞれ工程断面斜視図であり、第7図
は従来の固体撮像装置の一例を示す要部断面図である。 2・・・シリコン基板 ・・・画素領域 ・・・高濃度不純物領域 ・・・シリコン酸化膜 ・・・転送電極取り出し部 ・・・n型のウェル領域 0・・・n型のウェル領域 1・・・埋め込みチャンネル層 0・・・バイポーラトランジスタ ト・・制御電極層 0.31・・・アルミニウム配線層 2.33・・・転送電極 6・・・層間絶縁膜 7・・・ポリシリコン層 特許出願人 ソニー株式会社 代理人弁理士 小池 晃(他2名) 第2図 第3!!I 第5図 第6図d 第6図e 第6+!Ic 第6図f 第7図
Claims (1)
- 基板と、その基板の表面側に形成される複数の画素領域
と、上記基板の裏面に形成され且つ上記画素領域の間に
取り出される転送電極と、上記基板の裏面側に貼り合わ
される補強用基板と、上記画素領域の一部がエミッタと
されるバイポーラトランジスタとを有し、上記基板の表
面側から上記バイポーラトランジスタのベース電位が与
えられて上記画素領域の蓄積電荷量が制御されるフレー
ムトランスファー型の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1099209A JPH02278768A (ja) | 1989-04-19 | 1989-04-19 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1099209A JPH02278768A (ja) | 1989-04-19 | 1989-04-19 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02278768A true JPH02278768A (ja) | 1990-11-15 |
Family
ID=14241263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1099209A Pending JPH02278768A (ja) | 1989-04-19 | 1989-04-19 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02278768A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003032395A1 (en) * | 2001-10-03 | 2003-04-17 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-sate imaging device |
JP2007088502A (ja) * | 2006-11-13 | 2007-04-05 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
JP2008103764A (ja) * | 2007-12-27 | 2008-05-01 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
-
1989
- 1989-04-19 JP JP1099209A patent/JPH02278768A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003032395A1 (en) * | 2001-10-03 | 2003-04-17 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-sate imaging device |
US7285438B2 (en) | 2001-10-03 | 2007-10-23 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device |
US7285808B2 (en) | 2001-10-03 | 2007-10-23 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device |
CN100456485C (zh) * | 2001-10-03 | 2009-01-28 | 索尼株式会社 | 固态成像装置及制造固态成像装置的方法 |
KR100895737B1 (ko) * | 2001-10-03 | 2009-04-30 | 소니 가부시끼 가이샤 | 고체 촬상 소자 및 고체 촬상 소자의 제조 방법 |
JP2007088502A (ja) * | 2006-11-13 | 2007-04-05 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
JP4645578B2 (ja) * | 2006-11-13 | 2011-03-09 | ソニー株式会社 | 固体撮像素子および固体撮像素子の製造方法 |
JP2008103764A (ja) * | 2007-12-27 | 2008-05-01 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5446297A (en) | CCD type solid-state image sensor | |
JPH0666914B2 (ja) | 固体撮像装置 | |
JP2874668B2 (ja) | 固体撮像装置の製造方法 | |
JPH0458698B2 (ja) | ||
JPH02278768A (ja) | 固体撮像装置 | |
JPH02278767A (ja) | 固体撮像装置 | |
JP2964571B2 (ja) | 固体撮像素子 | |
JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
JP2798289B2 (ja) | 電荷転送素子およびその製造方法 | |
JPH0529599A (ja) | 固体撮像素子とその製造方法及び駆動方法 | |
JPS63312669A (ja) | 固体撮像素子 | |
JP3020537B2 (ja) | 電荷結合素子 | |
JPH01204465A (ja) | 積層型固体撮像素子 | |
JP2611634B2 (ja) | 電荷転送素子 | |
US6383834B1 (en) | Charge coupled device | |
JPH03135069A (ja) | 固体撮像素子 | |
JP2870048B2 (ja) | 固体撮像装置 | |
JPH06296008A (ja) | 固体撮像素子の製造方法 | |
JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
JPH0322755B2 (ja) | ||
JPH02119266A (ja) | 縦形オーバフロードレイン構造の固体撮像装置 | |
JPH03119758A (ja) | 固体撮像装置及びその製造方法 | |
JPS5851673A (ja) | 固体撮像装置 | |
JPH0480541B2 (ja) | ||
JPH03108730A (ja) | 電荷結合素子 |