JPH02268046A - パケット多重化装置 - Google Patents
パケット多重化装置Info
- Publication number
- JPH02268046A JPH02268046A JP1090102A JP9010289A JPH02268046A JP H02268046 A JPH02268046 A JP H02268046A JP 1090102 A JP1090102 A JP 1090102A JP 9010289 A JP9010289 A JP 9010289A JP H02268046 A JPH02268046 A JP H02268046A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- destination
- length
- microcontroller
- packet length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 45
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はローカルエリアネットワークのパケット交換処
理を高速に行なうパケット多重化装置に関するものであ
る。
理を高速に行なうパケット多重化装置に関するものであ
る。
従来の技術
従来のパケット多重化装置を第６図に示す。パケット多
重化装置ｌは、システムバス２によりホストコンピュー
タ３と接続され、メモリ４を介してデータの送受信を行
う。
重化装置ｌは、システムバス２によりホストコンピュー
タ３と接続され、メモリ４を介してデータの送受信を行
う。
尚、本装置はメディアアクセス方式には関係ないが、例
を具体化するために、トークンリング方式により説明す
る。
を具体化するために、トークンリング方式により説明す
る。
ネットワークへのパケット送信は、伝送路１０から伝送
回路１１を経て、ＭＡＣ（Ｍ ｅ ｄ ｉ ｕ ｍＡｃ
ｃｅｓｓ Ｃｏｎｔｒｏｌ）制御回路１２がトークン
を検出し、マイクロコントローラ１３に送信化信号２０
を与えることで閏始される。マイクロコントローラは、
バスインタフェース回路１４を制御し、システムバス２
を介し、第２図に示すような送信要求を読み取り、宛先
アドレス８２、パケット長８３と送信信号２１をＭＡＣ
制御回路１２に与え、メモリ４上にあるデータを伝送回
路を経て送信を行う。
回路１１を経て、ＭＡＣ（Ｍ ｅ ｄ ｉ ｕ ｍＡｃ
ｃｅｓｓ Ｃｏｎｔｒｏｌ）制御回路１２がトークン
を検出し、マイクロコントローラ１３に送信化信号２０
を与えることで閏始される。マイクロコントローラは、
バスインタフェース回路１４を制御し、システムバス２
を介し、第２図に示すような送信要求を読み取り、宛先
アドレス８２、パケット長８３と送信信号２１をＭＡＣ
制御回路１２に与え、メモリ４上にあるデータを伝送回
路を経て送信を行う。
ネットワークからのパケット受信は、伝送路１０から伝
送回路１１を経て、ＭＡＣ制御回路１２が自分宛のパケ
ットを選別し、受信信号２２をもって、マイクロコント
ローラ１３に通知し、予め決められた所定のアドレスに
格納されることで完了する。
送回路１１を経て、ＭＡＣ制御回路１２が自分宛のパケ
ットを選別し、受信信号２２をもって、マイクロコント
ローラ１３に通知し、予め決められた所定のアドレスに
格納されることで完了する。
発明が解決しようとする課題
しかし、このような構成では、１度に送信できるパケッ
トは１つであり、データベースサーバやファイルサーバ
等の情報処理装置のように他の情報処理装置に比べてネ
ットワークの負荷が集中する場合に、ネットワークの処
理能力がシステムのボトルネックになる可能性がある。
トは１つであり、データベースサーバやファイルサーバ
等の情報処理装置のように他の情報処理装置に比べてネ
ットワークの負荷が集中する場合に、ネットワークの処
理能力がシステムのボトルネックになる可能性がある。
本発明はこのようなネットワークの負荷が集中する情報
処理装置のパケット交換処理を高速に行なうことができ
るパケット多重化装置を提供することを目的とする。
処理装置のパケット交換処理を高速に行なうことができ
るパケット多重化装置を提供することを目的とする。
課題を解決するための手段
本発明は、複数の情報処理装置が伝送路を介して相互に
データ交換を行うネットワークにおいて、宛先判定回路
と最大パケット長判定回路とタイマ及び受信パケット長
計数回路とマイクロコントローラとを有するようにする
ものである。
データ交換を行うネットワークにおいて、宛先判定回路
と最大パケット長判定回路とタイマ及び受信パケット長
計数回路とマイクロコントローラとを有するようにする
ものである。
作用
本発明は前記の構成により、パケットを送信する際、次
に送信するパケットの宛先が、宛先判定回路により、現
在送信しているパケットの宛先と同一の宛先であり、か
つ、最大パケット長判定回路により、現在まで連続して
送信したパケットの長さの合計と次に送信するパケット
の長さの合計が、最大パケット長を越えないことが確認
された場合に、マイクロコントローラが、タイマを制御
して一定時間経過後に、現在送信中のパケットに連続し
て送信し、この動作をその時点での全ての送信要求に対
して行うようにし、また、宛先アドレス、送信元アドレ
ス、データ長、データから構成されるパケットを複数個
多重化したフレームを受信する際、受信パケット長計数
回路が受信パケット中のデータ長が示す値を計数し終る
毎に、マイクロコントローラが、１つのパケットとして
受信処理を行うようにするものである。
に送信するパケットの宛先が、宛先判定回路により、現
在送信しているパケットの宛先と同一の宛先であり、か
つ、最大パケット長判定回路により、現在まで連続して
送信したパケットの長さの合計と次に送信するパケット
の長さの合計が、最大パケット長を越えないことが確認
された場合に、マイクロコントローラが、タイマを制御
して一定時間経過後に、現在送信中のパケットに連続し
て送信し、この動作をその時点での全ての送信要求に対
して行うようにし、また、宛先アドレス、送信元アドレ
ス、データ長、データから構成されるパケットを複数個
多重化したフレームを受信する際、受信パケット長計数
回路が受信パケット中のデータ長が示す値を計数し終る
毎に、マイクロコントローラが、１つのパケットとして
受信処理を行うようにするものである。
実施例
本発明のパケット多重化装置の一実施例を第１図に示す
。尚、従来例と同一カ所には同一番号を付し説明を省略
する。
。尚、従来例と同一カ所には同一番号を付し説明を省略
する。
図において、５０はパケット多重化装置である。
宛先判定回路５２は、パケット送信時にマイクロコント
ローラ５１から与えられた宛先アドレスと現在送信中の
パケットのアドレスの一致を判定し、結果をマイクロコ
ントーラ５１に返す。
ローラ５１から与えられた宛先アドレスと現在送信中の
パケットのアドレスの一致を判定し、結果をマイクロコ
ントーラ５１に返す。
最大パケット長判定回路５３は、パケット送信時にマイ
クロコントローラ５１から与えられたパケット長をすで
に連続して送信したパケット長の合計に加算し、初期化
時に与えられた最大バケツト長を越えていないかを判定
し、結果をマイクロコントローラ５１に返す。
クロコントローラ５１から与えられたパケット長をすで
に連続して送信したパケット長の合計に加算し、初期化
時に与えられた最大バケツト長を越えていないかを判定
し、結果をマイクロコントローラ５１に返す。
受信パケット長計数回路５４は、ＭＡＣ制御回路１２か
らメモリ４に転送されるデータを計数し、パケット受信
時にＭＡＣ制御回路１２からマイクロコントローラ５１
を経由して与えられた受信フレーム内のデータ長と一致
するとマイクロコントローラ５１に結果を返す。
らメモリ４に転送されるデータを計数し、パケット受信
時にＭＡＣ制御回路１２からマイクロコントローラ５１
を経由して与えられた受信フレーム内のデータ長と一致
するとマイクロコントローラ５１に結果を返す。
タイマ５５は、マイクロコントローラ５１の制御の元に
動作し、パケット連続送信の際のパケット間の間隔を開
けるのに使用する。
動作し、パケット連続送信の際のパケット間の間隔を開
けるのに使用する。
第２図に、ホストコンピュータからの送信要求の一構成
例を示す。この送信要求は、次の要求が格納されている
場所を示す次送信要求へのポインタ８１、パケットの宛
先アドレス８２、パケット長８３、及びデータが格納さ
れている場所を示すデータ゛へのポインタ８４から構成
され、メモリ４上に配置される。
例を示す。この送信要求は、次の要求が格納されている
場所を示す次送信要求へのポインタ８１、パケットの宛
先アドレス８２、パケット長８３、及びデータが格納さ
れている場所を示すデータ゛へのポインタ８４から構成
され、メモリ４上に配置される。
まず、第１の発明について説明する。ＭＡＣ制御回路１
２から送信可信号をマイクロコントローラ５１が受ける
と、第３図に示す手順でマイクロコントローラ５１がパ
ケット送信を制御する。
２から送信可信号をマイクロコントローラ５１が受ける
と、第３図に示す手順でマイクロコントローラ５１がパ
ケット送信を制御する。
最初の判定９０でマイクロコントローラ５１は送信要求
の有無を調べる。これは送信要求の次へのポインタ８１
が空を示しているか否かで判定する。もし、空で有れば
何も送信しない。もし、空でなければ次の処理に進む。
の有無を調べる。これは送信要求の次へのポインタ８１
が空を示しているか否かで判定する。もし、空で有れば
何も送信しない。もし、空でなければ次の処理に進む。
２番目の処理９１では、マイクロコントローラ５１は送
信要求から宛先アドレス８２とパケット長８３を、それ
ぞれ、宛先判定回路５２と最大パケット長判定回路５３
にロードする。一連の送信の最初の場合に限り、ロード
に先立ち両方の回路をリセットする。これにより、宛先
判定回路５２には回報アドレスが、最大パケット長判定
回路５３にはパケット長０が判定比較基準として与えら
れ、必ず１パケツトは送信される。
信要求から宛先アドレス８２とパケット長８３を、それ
ぞれ、宛先判定回路５２と最大パケット長判定回路５３
にロードする。一連の送信の最初の場合に限り、ロード
に先立ち両方の回路をリセットする。これにより、宛先
判定回路５２には回報アドレスが、最大パケット長判定
回路５３にはパケット長０が判定比較基準として与えら
れ、必ず１パケツトは送信される。
次の判定処理９２で、マイクロコントローラ５１は宛先
が一連の連続送信するパケットと同一であるか否かの判
定の結果を宛先判定回路５２から受は取る。同一でなけ
れば、送信を終了する。同一であれば、判定比較基準を
今回ロードされた値に置き換えて、次の判定に移る。
が一連の連続送信するパケットと同一であるか否かの判
定の結果を宛先判定回路５２から受は取る。同一でなけ
れば、送信を終了する。同一であれば、判定比較基準を
今回ロードされた値に置き換えて、次の判定に移る。
次の判定処理９３で、マイクロコントローラ５１は一連
の連続送信するパケットの長さが最大パケット長を越え
ていないか否かの判定の結果を最大パケット長判定回路
５３から受は取る。越えていれば、送信を終了する。越
えて無ければ、判定比較基準に今回ロードされた値を加
算して次の処理に移る。
の連続送信するパケットの長さが最大パケット長を越え
ていないか否かの判定の結果を最大パケット長判定回路
５３から受は取る。越えていれば、送信を終了する。越
えて無ければ、判定比較基準に今回ロードされた値を加
算して次の処理に移る。
最後に処理９４て、判定パケットを次の送信パケットと
してＭＡ、Ｃ制御口′＃ｉ１２に与え、再度判定９０を
繰り返す。
してＭＡ、Ｃ制御口′＃ｉ１２に与え、再度判定９０を
繰り返す。
また、マイクロコントローラ５１は、パケットを連続し
て送出する際、タイマ５５を用いて、ＭＡＣ制御装置１
２にダミー信号５６を与え、パケット間に一定の間隔を
設けることができる。これにより、先に示した判定処理
に要する時間やパケット受信側での処理時閉を稼ぐこと
ができる。
て送出する際、タイマ５５を用いて、ＭＡＣ制御装置１
２にダミー信号５６を与え、パケット間に一定の間隔を
設けることができる。これにより、先に示した判定処理
に要する時間やパケット受信側での処理時閉を稼ぐこと
ができる。
次に、送信処理を第４図に示す８つの送信要求に当ては
めて説明する。図中の矩形は１つの送信要求を表してお
り、左側に宛先アドレス、右側にパケット長が示されて
いる。また、最大パケット長は４０９６バイトとする。
めて説明する。図中の矩形は１つの送信要求を表してお
り、左側に宛先アドレス、右側にパケット長が示されて
いる。また、最大パケット長は４０９６バイトとする。
まず、先頭の送信要求１００が送信される。この時残り
の送信要求の中から宛先が０１の要求が選択され１０２
．１０４が順に送信される。１０５は宛先が０１である
が、合計のパケット長が４３５２となり４０９６をこえ
るので送信されない。
の送信要求の中から宛先が０１の要求が選択され１０２
．１０４が順に送信される。１０５は宛先が０１である
が、合計のパケット長が４３５２となり４０９６をこえ
るので送信されない。
これで、第１回目の一連の送信が終了する。
次の送信では、１０１が先頭の送信要求なので、同様の
手順で、１０１．１０３が送信される。
手順で、１０１．１０３が送信される。
次の送信では、１０２はすでに送信されているので、１
０３と１０６が送信される。
０３と１０６が送信される。
最後に１０５が送信され、この送信要求はすべて処理さ
れる。
れる。
このように従来８回の送信が４回で完了することができ
、パケット交換を高速化できる。また、この時、同一の
宛先を持つパケットが１度の送信で処理されるので、多
くの送信要求のある宛先、すなわち負荷の高い宛先が優
先的に処理されることになり、負荷分配も行える。
、パケット交換を高速化できる。また、この時、同一の
宛先を持つパケットが１度の送信で処理されるので、多
くの送信要求のある宛先、すなわち負荷の高い宛先が優
先的に処理されることになり、負荷分配も行える。
次に第２の発明について説明する。第５図は、同一宛先
のパケットが複数個多重化されたフレームを受信する処
理を示す図である。この例では、３つのパケットｌｌ０
Ａ、ｌｌ０Ｂ、ｌｌ０Ｃが１つのフレームに多重化され
、それぞれ、宛先アドレス（ＤＡ） １１１Ａ、 Ｂ
、 Ｃ１送信元アドレス（ＳＡ） ｌ １２Ａ、
Ｂ、 Ｃ、パケット長（Ｌ Ｉ）］１３Ａ、 Ｂ、
Ｃ、データ（ＤＡＴＡ）１１４Ａ。
のパケットが複数個多重化されたフレームを受信する処
理を示す図である。この例では、３つのパケットｌｌ０
Ａ、ｌｌ０Ｂ、ｌｌ０Ｃが１つのフレームに多重化され
、それぞれ、宛先アドレス（ＤＡ） １１１Ａ、 Ｂ
、 Ｃ１送信元アドレス（ＳＡ） ｌ １２Ａ、
Ｂ、 Ｃ、パケット長（Ｌ Ｉ）］１３Ａ、 Ｂ、
Ｃ、データ（ＤＡＴＡ）１１４Ａ。
Ｂ、 Ｃをもち、多重化されたパケットを先頭を示す
スタートデリミタ（ＳＤ）１１５、フレームチエツクシ
ーケンス（ＦＣＳ）１１６、末尾を示すエントデリミタ
（ＥＤ）１１７で囲まれる。
スタートデリミタ（ＳＤ）１１５、フレームチエツクシ
ーケンス（ＦＣＳ）１１６、末尾を示すエントデリミタ
（ＥＤ）１１７で囲まれる。
パケットを受信すると、ＭＡＣ＄ｌ［回路は、データ長
をマイクロコントローラ５１を通して、受信パケット長
計数回路５４に与える。受信パケット長計数回路５４は
、ＭＡＣ制御回路１２からメモリ４に転送されるデータ
を計数し、パケット受信時にＭＡＣ制御回路１２からマ
イクロコントローラ５１を経由して与えられた受信フレ
ーム内のデータ長と一致するとマイクロコントローラ５
１に結果を返す。
をマイクロコントローラ５１を通して、受信パケット長
計数回路５４に与える。受信パケット長計数回路５４は
、ＭＡＣ制御回路１２からメモリ４に転送されるデータ
を計数し、パケット受信時にＭＡＣ制御回路１２からマ
イクロコントローラ５１を経由して与えられた受信フレ
ーム内のデータ長と一致するとマイクロコントローラ５
１に結果を返す。
マイクロコントローラ５１は、パケット１１０Ａの末尾
を受信パケット長計数回路５４から通知されると、パケ
ット長１２０Ａ、データへのポインタ１２１Ａ、データ
１２２Ａを格納し、次受信要求ポインタ１２３Ａを末尾
に設定する。
を受信パケット長計数回路５４から通知されると、パケ
ット長１２０Ａ、データへのポインタ１２１Ａ、データ
１２２Ａを格納し、次受信要求ポインタ１２３Ａを末尾
に設定する。
引き続いて、マイクロコントローラ５１は、バケツ）Ｉ
ＩＯＢの末尾を受信パケット長計数回路５４から通知さ
れ、パケット長１２０Ｂ、データへのポインタ１２１Ｂ
、データ１２２Ｂを格納し、次受信要求ポインタ１２３
Ａをバケツ）ＩＩＯＢの格納場所に設定し、次受信要求
ポインタ１２３Ｂを末尾に設定する。パケットｌｌ０ｃ
についても同様の処理を行い、パケット長１２０Ｃ、デ
ータへのポインタ１２１Ｃ、データ１２２Ｃを格納し、
次受信要求ポインタ１２３Ｃを設定する。
ＩＯＢの末尾を受信パケット長計数回路５４から通知さ
れ、パケット長１２０Ｂ、データへのポインタ１２１Ｂ
、データ１２２Ｂを格納し、次受信要求ポインタ１２３
Ａをバケツ）ＩＩＯＢの格納場所に設定し、次受信要求
ポインタ１２３Ｂを末尾に設定する。パケットｌｌ０ｃ
についても同様の処理を行い、パケット長１２０Ｃ、デ
ータへのポインタ１２１Ｃ、データ１２２Ｃを格納し、
次受信要求ポインタ１２３Ｃを設定する。
このようにすると、多重化されたパケットを受信する際
、フレーム全体を１つのバッファブロックに格納する必
要がなくなり、バッファブロックのサイズを小さくでき
バッファの使用効率がよい。
、フレーム全体を１つのバッファブロックに格納する必
要がなくなり、バッファブロックのサイズを小さくでき
バッファの使用効率がよい。
また、従来のパケットを多重化しない場合と同様のシス
テムコンフィグレーションで実現でき汎用性の点でも有
用である。
テムコンフィグレーションで実現でき汎用性の点でも有
用である。
発明の詳細
な説明したように、本発明によれば、パケット交換処理
を同一宛先のパケットの多重化により高速化できる。ま
た、負荷の集中している宛先へのパケットを優先的に処
理することになり、負荷分配の点からみても効果がある
。さらに、受信側バッファのブロックサイズを拡張する
必要がないため、バッファの使用効率も良くきわめて有
用である。
を同一宛先のパケットの多重化により高速化できる。ま
た、負荷の集中している宛先へのパケットを優先的に処
理することになり、負荷分配の点からみても効果がある
。さらに、受信側バッファのブロックサイズを拡張する
必要がないため、バッファの使用効率も良くきわめて有
用である。
第１図は本発明のパケット多重化装置の一実施例の構成
図、第２図は本発明の実施例で使用される送信要求の説
明図、第３図は本発明の実施例で使用されるパケット多
重処理手順の説明図、第４図は本発明の実施例に与えら
れる送信要求の説明図、第５図は本発明の実施例の多重
化パケットの受信手順の説明図、第６図は従来のパケッ
ト多重化装置の構成を示す図である。 ２・・・システムバス、３・・・ホストコンピュータ、
４・・・メモリ、ｌＯ・・・伝送路、１１・・・伝送回
路、１２・・・ＭＡＣ制御回路、２０・・・送信可信号
、２１・・・送信信号、２２・・・受信信号、５０・・
・パケット多重化装置、５１・・・マイクロコントロー
ラ、５２・・・宛先判定回路、５３・・・最大パケット
長判定回路、５４・・・受信パケット長計数回路、５５
・・・タイマ、５６・・・ダミー信号、１１０Ａ、
Ｂ、 Ｃ・・・パケット、ＩＩＩＡ、Ｂ、Ｃ・・・宛
先アドレス、１１２Ａ、Ｂ、Ｃ・・・送信元アドレス、
１１３Ａ。 Ｂ、 Ｃ・・・パケット長、１１４Ａ、 Ｂ、
Ｃ・・・データ、 １１５・φ・スタートデリミツタ、
１１６・・・フレームチエツクシーケンス、１１７・・
・エンドデリミツタ。 代理人の氏名 弁理士 粟野重孝 はか１名第 第 図 図 送１ｇ終了 図 箔 図 送消ｔポ 爪１列 第 図 萬 図
図、第２図は本発明の実施例で使用される送信要求の説
明図、第３図は本発明の実施例で使用されるパケット多
重処理手順の説明図、第４図は本発明の実施例に与えら
れる送信要求の説明図、第５図は本発明の実施例の多重
化パケットの受信手順の説明図、第６図は従来のパケッ
ト多重化装置の構成を示す図である。 ２・・・システムバス、３・・・ホストコンピュータ、
４・・・メモリ、ｌＯ・・・伝送路、１１・・・伝送回
路、１２・・・ＭＡＣ制御回路、２０・・・送信可信号
、２１・・・送信信号、２２・・・受信信号、５０・・
・パケット多重化装置、５１・・・マイクロコントロー
ラ、５２・・・宛先判定回路、５３・・・最大パケット
長判定回路、５４・・・受信パケット長計数回路、５５
・・・タイマ、５６・・・ダミー信号、１１０Ａ、
Ｂ、 Ｃ・・・パケット、ＩＩＩＡ、Ｂ、Ｃ・・・宛
先アドレス、１１２Ａ、Ｂ、Ｃ・・・送信元アドレス、
１１３Ａ。 Ｂ、 Ｃ・・・パケット長、１１４Ａ、 Ｂ、
Ｃ・・・データ、 １１５・φ・スタートデリミツタ、
１１６・・・フレームチエツクシーケンス、１１７・・
・エンドデリミツタ。 代理人の氏名 弁理士 粟野重孝 はか１名第 第 図 図 送１ｇ終了 図 箔 図 送消ｔポ 爪１列 第 図 萬 図
Claims (3)
- （１）複数の情報処理装置が伝送路を介して相互にデー
タ交換を行うネットワークにおいて、宛先判定回路と最
大パケット長判定回路とマイクロコントローラとを有し
、パケットを送信する際、次に送信するパケットの宛先
が、前記宛先判定回路により、現在送信しているパケッ
トの宛先と同一の宛先であり、かつ、前記最大パケット
長判定回路により、現在まで連続して送信したパケット
の長さの合計と次に送信するパケットの長さの合計が、
最大パケット長を越えないことが確認された場合に、前
記マイクロコントローラが、現在送信中のパケットに連
続して送信し、この動作をその時点での全ての送信要求
に対して行うことを特徴とするパケット多重化装置。 - （２）宛先判定回路と最大パケット長判定回路とタイマ
とマイクロコントローラとを有し、パケットを送信する
際、次に送信するパケットの宛先が、前記宛先判定回路
により、現在送信しているパケットの宛先と同一の宛先
であり、かつ、前記最大パケット長判定回路により、現
在まで連続して送信したパケットの長さの合計と次に送
信するパケットの長さの合計が、最大パケット長を越え
ないことが確認された場合に、前記マイクロコントロー
ラが、前記タイマを制御して一定時間経過後に現在送信
中のパケットに連続して送信し、この動作をその時点で
の全ての送信要求に対して行うことを特徴とする特許請
求の範囲第１項記載のパケット多重化装置。 - （３）複数の情報処理装置が伝送路を介して相互にデー
タ交換を行うネットワークにおいて、受信パケット長計
数回路とマイクロコントローラを有し、宛先アドレス、
送信元アドレス、データ長、データから構成されるパケ
ットが複数個多重化されたフレームを受信する際、前記
受信パケット長計数回路が各受信パケット中のデータ長
が示す値を計数し終る毎に、前記マイクロコントローラ
が、１つのパケットとして受信処理を行うことを特徴と
するパケット多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090102A JPH02268046A (ja) | 1989-04-10 | 1989-04-10 | パケット多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090102A JPH02268046A (ja) | 1989-04-10 | 1989-04-10 | パケット多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268046A true JPH02268046A (ja) | 1990-11-01 |
Family
ID=13989156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090102A Pending JPH02268046A (ja) | 1989-04-10 | 1989-04-10 | パケット多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268046A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690256A (ja) * | 1992-07-02 | 1994-03-29 | Internatl Business Mach Corp <Ibm> | パケット通信方法ならびにその送信装置および受信装置 |
| JPH0832582A (ja) * | 1994-07-13 | 1996-02-02 | Nec Corp | 無線ｌａｎのコールｉｄ識別システム |
| WO2005122503A1 (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Industrial Co., Ltd. | ルータ装置、通信装置、ルーティング方法、ルーティングプログラム及びルーティングプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US9059916B2 (en) | 2003-03-13 | 2015-06-16 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting packets in a communication system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6160044A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | ブロツク交換方式 |
| JPS61296838A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | パケツト交換網における伝送デ−タ中継制御方式 |
| JPS62108639A (ja) * | 1985-10-30 | 1987-05-19 | ラ−カル・デ−タ・コミユニケ−シヨンズ・インコ−ポレ−テツド | 確率時分割多重方式 |
| JPS62233951A (ja) * | 1986-04-02 | 1987-10-14 | Nec Corp | 多重パケツト伝送方式 |
| JPS63197148A (ja) * | 1987-02-12 | 1988-08-16 | Mitsubishi Electric Corp | パケツト交換装置 |
-
1989
- 1989-04-10 JP JP1090102A patent/JPH02268046A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6160044A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | ブロツク交換方式 |
| JPS61296838A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | パケツト交換網における伝送デ−タ中継制御方式 |
| JPS62108639A (ja) * | 1985-10-30 | 1987-05-19 | ラ−カル・デ−タ・コミユニケ−シヨンズ・インコ−ポレ−テツド | 確率時分割多重方式 |
| JPS62233951A (ja) * | 1986-04-02 | 1987-10-14 | Nec Corp | 多重パケツト伝送方式 |
| JPS63197148A (ja) * | 1987-02-12 | 1988-08-16 | Mitsubishi Electric Corp | パケツト交換装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690256A (ja) * | 1992-07-02 | 1994-03-29 | Internatl Business Mach Corp <Ibm> | パケット通信方法ならびにその送信装置および受信装置 |
| JPH0832582A (ja) * | 1994-07-13 | 1996-02-02 | Nec Corp | 無線ｌａｎのコールｉｄ識別システム |
| US9059916B2 (en) | 2003-03-13 | 2015-06-16 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting packets in a communication system |
| WO2005122503A1 (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Industrial Co., Ltd. | ルータ装置、通信装置、ルーティング方法、ルーティングプログラム及びルーティングプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734649A (en) | Data packet router | |
| US7051112B2 (en) | System and method for distribution of software | |
| WO1999018696A1 (en) | Network interconnect device and protocol for communicating data among packet forwarding devices | |
| CA2341211A1 (en) | Intelligent network interface device and system for accelerating communication | |
| JPH08508592A (ja) | 通信ネットワークのデータステーション内のデータバッファ方法および装置 | |
| JPH0691554B2 (ja) | 情報通信装置 | |
| JPH07334454A (ja) | データ伝送装置及びデータ伝送方法 | |
| EP0512290A2 (en) | Nested frame communication protocol | |
| JPH02268046A (ja) | パケット多重化装置 | |
| JPS61100046A (ja) | ル−プ伝送方法 | |
| US6070201A (en) | Alternate selection of virtual data buffer pathways | |
| JPH07177164A (ja) | フレーム通信装置 | |
| JPH09224066A (ja) | 通信プロトコル並列処理装置 | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JPH02260845A (ja) | Ａｔｍセル多重化装置 | |
| JPH05268291A (ja) | デ−タバッファ管理システム | |
| JP3039828B2 (ja) | Ａｔｍ通信の交換装置 | |
| JPH06295289A (ja) | 複数計算機におけるブート方法 | |
| JP2773198B2 (ja) | データ転送装置 | |
| JP2538901B2 (ja) | バス結合装置 | |
| JP3168254B2 (ja) | 分散処理におけるメッセージ処理方式 | |
| CA2358137C (en) | System and method for distribution of software | |
| JP2000330961A (ja) | マルチｃｐｕシステム | |
| JPS6132629A (ja) | 多回線通信制御方法 | |
| JPH10164176A (ja) | 通信方法 |