JPH02266609A - セット・リセット式フリップフロップ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報論理システムに広（利用可能なディジタ
ル回路の要部となるセット・リセット方式フリップフロ
ップ回路（以下、Ｒ８−ＦＦと記す）技術に関する。

従来の技術 第３図に従来のＲ５−ＦＦの論理構成を示し、第４図に
その動作を表わすタイミング波形図を示す。

第３図に示すＲ８−ＦＦは、２つの２人力ＮＯＲ回路１
１．１２を有し、両方のＮＯＲ回路の片一方側の入力端
子を、それぞれセット入力端子９、リセット入力端子１
０となし、かつ片他方側の入力端子にはそれぞれのＮＯ
Ｒ回路の出力信号１３゜１４をたすき掛けに接続した構
成である。

次にこの従来例のＲ８−ＦＦの動作について説明する。

セット入力端子９が“Ｈ”レベル、リセット入力端子１
０が“Ｌ”レベルの場合、出力端子１３が″Ｌ″レベル
に、出力端子１４が“Ｈ″レベル安定する。セット入力
端子９が“Ｌ″レベルなった場合、出力端子１４が“Ｈ
”レベルであったためＮＯＲ回路１１の出力端子１３は
“Ｌ″レベルまま変化せずにセット後の状態を保持する
。リセット入力端子１０が“Ｈ”レベルになった場合、
ＮＯＲ回路１２の出力端子１４が“Ｌ”レベルに変化し
、それにともないＮＯＲ回路１１の出力端子１３が“Ｈ
”レベルに変化する。その後リセット信号１０が“Ｌ”
レベルになった場合、前述のセット信号９が“Ｌ”レベ
ルになった場合と同様に、各出力状態はリセット後の状
態を保持する。

第３図の従来例のＲ８−ＦＦは、最も基本的な形態のも
のであるが、これをトランジスタによる回路図として示
したのが第５図である。これに示す様に、従来技術によ
れば、基本形のＲ８−ＦＦでも最小限８個のトランジス
タを要する。

発明が解決しようとする課題 近年、エレクトロニクス機器の回路は、製品の多機化・
多用化などといったことから、増々複雑化・大規模化し
てきており、勢い、その制御回路の複雑化・大規模化は
システム設計面でも難題となってきている。制御回路に
おいて、Ｒ３−ＦＦは最も多用されている基本機器回路
の一つであるが、システム全体の簡素化・コンパクト化
・高密度化を図るには、この基本機能回路から簡素化を
図って行（必要が出てきている。

課題を解決するための手段 本発明は、要約するに、ドレインが相互に結合されたト
ランジスタ対の一方側トランジスタのソースを接地し、
他方側トランジスタのソースをリセット入力端子になし
た第１の回路と、第１の回路の出力を入力とするインバ
ータと、このインバータの出力を、ソースを電源電位に
およびドレインを第１の回路のドレイン出力すなわちイ
ンバータの入力に接続されたトランジスタのゲートに接
続するとともに、第１の回路におけるソースをリセット
入力端子に接続されたトランジスタのゲートにも接続し
、かつ、第１の回路の他片側トランジスタのゲートをセ
ット入力端子に接続することから構成される、簡素で回
路規模の小さいＲ８ＦＦである。

作用 本発明によれば、簡素で回路規模の小さいかつ応答性に
も優れたＲ８−ＦＦを提供することができ、エレクトロ
ニクス機器のシステムの簡素化・コンパクト化および高
密度化を図ることができる。

実施例 以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は、本発明の実施例であるＲ８−ＦＦ回路を示す
ものであり、３つのトランジスタ３゜４．５とインバー
タ６とから構成される。なお、トランジスタ５は他のト
ランジスタ３．４に比べ低いドレイン結合のものであり
、１００は電源電位を、９９は接地電位を示す。

３つのトランジスタ３，４．５のドレイン結合された出
力端７を形成し、インバータ６への入力となり、インバ
ータ６の出力端８は、本発明のＲ３−ＦＦのＱ出力端子
であると同時に、トランジスタ３．５のゲートにも接続
される。トランジスタ３のソースは、リセット入力端″
：Ｆ−２に接続され、トランジスタ４のソースは接地電
位に、かつゲートはセット入力端子１に接続、トランジ
スタ５のソースは電源電位に接続されることにより構成
されるＲ８−ＦＦである。

次に本実施例のＲ８−ＦＦの動作について詳細に述べる
。

まず、セット人力１が“Ｈ”レベル、リセット人力２が
′Ｌ”レベルの場合、トランジスタ４がオン、トランジ
スタ３がオフであり、Ｑ出力端子８の以前の状態にかか
わらず、トランジスタ５が低ドライブ能力であるため、
信号線７は“Ｌ”レベルでかつＱ出力端子８は“Ｈ”レ
ベルで安定化する。Ｑ出力端子８が“Ｈ”レベルで、ト
ランジスタ３がオンするが、リセット人力２が“Ｌ”レ
ベルであり、信号線７は、トランジスタ３，４相方から
“Ｌ“レベルにドライブされ回路は安定を保つ。この時
点で、セット入力が“Ｌ”レベルに変化して、トランジ
スタ４がオフ状態になった場合でも、トランジスタ３が
オンであるため、リセット人力２の“Ｌ”レベルが信号
線７に伝達され続け、セット後の状態を保持する。次に
、すセット信号が“Ｈ”レベルに変化した場合、その瞬
間においてＱ出力は“Ｈ″レベルあり、トランジスタ３
はオン状態であるため、リセット信号の“Ｈ″レベル、
信号線７に伝達され、Ｑ出力端子８が“Ｌ”レベルに反
転し、同時にトランジスタ３はオフ、低ドライブ能力の
トランジスタ５のみがオン状態となり、信号線７のを“
Ｈ”レベルにドライブし、回路を安定化させる。その後
、リセット人力２が“Ｌ″レベル変化した場合でも、回
路状態は安定し、リセット後の状態を保持する。この様
に、セット人力１．リセット人力２に従って、Ｑ出力端
子８を“Ｈ”、“Ｌ”に反転させ安定に保持することが
可能である。

第２図に、本発明のＲ８−ＦＦの動作を表すタイミング
波形図を示す。

なお、本発明の実施例によるＲ８−ＦＦは、セット入力
およびリセット人力が相互にオーバーラツプしないこと
、かつ動作に際してセット入力が先行して入力されるこ
とという２つの使用上の制約を有する。前者の制約は、
Ｒ８−ＦＦに対しては普遍的な制約であるため問題無く
、後者の制約についても、あるシステムあるいは回路中
のＲ３−ＦＦに対してセット入力が先行するかりセット
入力が先行するかはシステム設計者により容易に判別可
能であり、システム設計者が目的に応じ使い分けをする
ことも容易であることから、大きな問題では無い。

発明の効果 以上の説明でも明らかな様に、本発明によれば、簡素で
回路規模も小さくかつ応答性にも優れたＲ８−ＦＦ回路
を提供することが可能であり、エレクトロニクス機器の
システムの簡素化囃コンパクト化・高密度化を図ること
ができる。

また、回路規模が小さく抑えることが可能であるという
点から、半導体集積回路においても最適なＲ８−ＦＦ回
路を提供することができる。

【図面の簡単な説明】

第１図は本発明のＲ８−ＦＦの実施例回路図、第２図は
その動作を示すタイミング波形図、第３図は従来技術に
よるＲ８−ＦＦを示す図、第４図はその動作を示すタイ
ミング波形図、第５図は第３図に示す従来のＲ８−ＦＦ
のトランジスタレベルの回路図を示すものである。 １．９・・・・・・セット入力端子、２，１０・・・・
・・リセット入力端子、８，１４・・・・・・Ｑ出力端
子、３゜４．２２，２３．２６．２７・・・・・・Ｎチ
ャネル型トランジスタ、５・・・・・・低ドライブ能力
Ｐチャネル型トランジスタ、２０，２１，２４．２５・
・・・・・Ｐチャネル型トランジスタ、６・・・・・・
インバータ、７・・・・・・信号線、１１．１２・・・
・・・ＮＯＲ回路、９９・・・・・・接地電位、１００
・・・・・・電源電位。 代理人の氏名　弁理士　粟野重孝　ほか１名第２図 Ｖ 第 図 箪 図 ／Ｉ 第 図 ｑ ｑ り９

Claims (1)

【特許請求の範囲】
1. 相互にドレインの結合された第１、第２のトランジスタ
   対の前記第１のトランジスタのソースを接地し、前記第
   ２のトランジスタのソースをリセット入力端子となした
   第１の回路と、前記第１の回路の相互結合ドレインから
   の出力を入力とするインバータと、前記インバータの出
   力を、ソースを電源に、ドレインを前記第１の回路の出
   力端に接続した第３のトランジスタのゲートに接続する
   とともに、前記第１の回路の第２のトランジスタのゲー
   トにも接続し、前記第１の回路の第２のトランジスタの
   ゲートをセット入力端子になしたセット・リセット式フ
   リップフロップ回路。