JPH02245861A - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPH02245861A JPH02245861A JP1067826A JP6782689A JPH02245861A JP H02245861 A JPH02245861 A JP H02245861A JP 1067826 A JP1067826 A JP 1067826A JP 6782689 A JP6782689 A JP 6782689A JP H02245861 A JPH02245861 A JP H02245861A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- bus
- control circuit
- bus driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000015654 memory Effects 0.000 claims abstract description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 17
- 230000003213 activating effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
メモリ及び複数のレジスタが夫々データ送出側データロ
ード側の信号線を介してバスに接続され、バスを介して
、蓄積されているデータを転送する際のデータ転送方法
に関し、 バス及びレジスタの利用効率をよくすることが出来るデ
ータ転送方法の提供を目的とし、レジスタでは、信号線
と共にｎ個のフィルドに分割し、分割されたデータ送出
側の信号線夫々にバスドライバを設け、且つ該各バスド
ライバを夫々制御するバスドライバ制御回路を設け、又
分割された各レジスタ夫々へのデータロードを制御する
レジスタ制御回路を設け、 メモリでは、データ送出側の信号線をｎ個のフィルドに
分割し、分割されたデータ送出側の信号線夫々にバスド
ライバを設け、且つ該各バスドライバを夫々制御するバ
スドライバ制御回路を設け、該各バスドライバ制御回路
及び該レジスタ制御回路にフィルド選択信号を送信する
フィルド選択信号発生部を設け、データを転送する時は
、該フィルド選択信号発生部より所望のフィルド選択信
号を、該当するバスドライバ制御回路に送り、所望のフ
ィルドのバスドライバを制御してデータをバスに送出さ
せ、 一方データをロードする側には、該フィルド選択信号発
生部より所望のフィルド選択信号を、該当するレジスタ
制御回路に送り、分割された所望のレジスタにロード出
来るように構成する。
ード側の信号線を介してバスに接続され、バスを介して
、蓄積されているデータを転送する際のデータ転送方法
に関し、 バス及びレジスタの利用効率をよくすることが出来るデ
ータ転送方法の提供を目的とし、レジスタでは、信号線
と共にｎ個のフィルドに分割し、分割されたデータ送出
側の信号線夫々にバスドライバを設け、且つ該各バスド
ライバを夫々制御するバスドライバ制御回路を設け、又
分割された各レジスタ夫々へのデータロードを制御する
レジスタ制御回路を設け、 メモリでは、データ送出側の信号線をｎ個のフィルドに
分割し、分割されたデータ送出側の信号線夫々にバスド
ライバを設け、且つ該各バスドライバを夫々制御するバ
スドライバ制御回路を設け、該各バスドライバ制御回路
及び該レジスタ制御回路にフィルド選択信号を送信する
フィルド選択信号発生部を設け、データを転送する時は
、該フィルド選択信号発生部より所望のフィルド選択信
号を、該当するバスドライバ制御回路に送り、所望のフ
ィルドのバスドライバを制御してデータをバスに送出さ
せ、 一方データをロードする側には、該フィルド選択信号発
生部より所望のフィルド選択信号を、該当するレジスタ
制御回路に送り、分割された所望のレジスタにロード出
来るように構成する。
本発明は、ディジタル・シグナル・プロセッサ（ＤＳＰ
）等における如く、メモリ及び複数のレジスタが夫々デ
ータ送出側、データロード側の信号線を介してバスに接
続され、バスを介して、蓄積されているデータを転送す
る際のデータ転送方法の改良に関する。
）等における如く、メモリ及び複数のレジスタが夫々デ
ータ送出側、データロード側の信号線を介してバスに接
続され、バスを介して、蓄積されているデータを転送す
る際のデータ転送方法の改良に関する。
最近高精度の演算を実現する為に、メモリやレジスタの
ビット長は拡がる傾向にある。
ビット長は拡がる傾向にある。
ところが、例えば、浮動小数点演算の指数部。
仮数部を夫々用いる等、ある用途に対しては、データの
ビット長は短くてすむ場合がある。
ビット長は短くてすむ場合がある。
このような場合、メモリやレジスタの一部のみを、別の
レジスタの一部に転送出来れば、１つのレジスタには数
個のデータが蓄積出来レジスタの利用効率は良く、又メ
モリやレジスタの一部を転送する場合、同時に複数の一
部のデータを転送出来ればバスの利用効率は良くなるの
で、このようなことの出来るデータ転送方法の提供が要
望されている。
レジスタの一部に転送出来れば、１つのレジスタには数
個のデータが蓄積出来レジスタの利用効率は良く、又メ
モリやレジスタの一部を転送する場合、同時に複数の一
部のデータを転送出来ればバスの利用効率は良くなるの
で、このようなことの出来るデータ転送方法の提供が要
望されている。
第６図は従来例のメモリやレジスタのバスへの接続図で
ある。
ある。
第６図は３２ピントのレジスタやメモリを３２ビツトの
バスへ接続した場合の例であり、メモリ１のデータ送出
側の信号線にはバスドライバ（３ステートバツフア）３
−５が、レジスタ２．９のデータ送出側の信号線にはバ
スドライバ４−５゜１０−５が接続されており、例えば
メモリ１に蓄積されているデータをレジスタ９に転送す
る場合には、バスドライバ３−５を制御して信号線をア
クティブにしてデータを３２ビツトバスに送出させ、 一方、レジスタ９には、データをロードする信号を送り
、データを転送する。
バスへ接続した場合の例であり、メモリ１のデータ送出
側の信号線にはバスドライバ（３ステートバツフア）３
−５が、レジスタ２．９のデータ送出側の信号線にはバ
スドライバ４−５゜１０−５が接続されており、例えば
メモリ１に蓄積されているデータをレジスタ９に転送す
る場合には、バスドライバ３−５を制御して信号線をア
クティブにしてデータを３２ビツトバスに送出させ、 一方、レジスタ９には、データをロードする信号を送り
、データを転送する。
しかしながら、従来のデータ転送方法では、メモリやレ
ジスタに蓄積された一部のデータを転送したい場合でも
、３２ビット単位でしか転送出来ず、蓄積しているデー
タの一部を複数、同時に別のレジスタの一部に転送した
り、又蓄積しているデータの一部を別のレジスタの一部
に転送し、該別のレジスタの残りの領域に又別のレジス
タ又はメモリより一部のデータを転送することが出来ず
、レジスタの有効利用及びバスの有効利用が出来ない問
題点がある。
ジスタに蓄積された一部のデータを転送したい場合でも
、３２ビット単位でしか転送出来ず、蓄積しているデー
タの一部を複数、同時に別のレジスタの一部に転送した
り、又蓄積しているデータの一部を別のレジスタの一部
に転送し、該別のレジスタの残りの領域に又別のレジス
タ又はメモリより一部のデータを転送することが出来ず
、レジスタの有効利用及びバスの有効利用が出来ない問
題点がある。
本発明は、メモリやレジスタの一部のみを、別のレジス
タの一部に転送出来、１つのレジスタには数個のデータ
が蓄積出来レジスタの利用効率が良く、又メモリやレジ
スタの一部を転送する場合、同時に複数の一部のデータ
を転送出来バスの利用効率の良いデータ転送方法の提供
を目的としている。
タの一部に転送出来、１つのレジスタには数個のデータ
が蓄積出来レジスタの利用効率が良く、又メモリやレジ
スタの一部を転送する場合、同時に複数の一部のデータ
を転送出来バスの利用効率の良いデータ転送方法の提供
を目的としている。
第１図は本発明の原理ブロック図である。
メモリ及び複数のレジスタが夫ｈデータ送出側。
データロード側の信号線を介してバスに接続され、バス
を介して、蓄積されているデータを転送するに際し、 第１図に示す如く、レジスタ２では、信号線と共にｎ個
のフィルドに分割し、分割されたデータ送出側の信号線
夫々にバスドライバ４−１．４−２゜４−３．４−４を
設け、且っ該各バスドライバ４−１． ４−２． ４−
３． ４−４を夫々制御するバスドライバ制御回路６を
設け、又分割された各レジスタ２−１． ２−２． ２
−３． ２−４夫々へのデータロードを制御するレジス
タ制御回路７を設ける。
を介して、蓄積されているデータを転送するに際し、 第１図に示す如く、レジスタ２では、信号線と共にｎ個
のフィルドに分割し、分割されたデータ送出側の信号線
夫々にバスドライバ４−１．４−２゜４−３．４−４を
設け、且っ該各バスドライバ４−１． ４−２． ４−
３． ４−４を夫々制御するバスドライバ制御回路６を
設け、又分割された各レジスタ２−１． ２−２． ２
−３． ２−４夫々へのデータロードを制御するレジス
タ制御回路７を設ける。
又メモリｌでは、データ送出側の信号線をｎ個のフィル
ドに分割し、分割されたデータ送出側の信号線夫々にバ
スドライバ３−１． ３−２． ３−３．３−４を設け
、且つ該各バスドライバ３−１゜３−２． ３−３．
３−４を夫々制御するバスドライバ制御回路５を設ける
。
ドに分割し、分割されたデータ送出側の信号線夫々にバ
スドライバ３−１． ３−２． ３−３．３−４を設け
、且つ該各バスドライバ３−１゜３−２． ３−３．
３−４を夫々制御するバスドライバ制御回路５を設ける
。
又該各バスドライバ制御回路５．６及び該レジスタ制御
回路７にフィルド選択信号を送信するフィルド選択信号
発生部８を設け、データを転送する時は、該フィルド選
択信号発生部８より所望のフィルド選択信号を、該当す
るバスドライバ制御回路に送り、所望のフィルドのバス
ドライバを制御してデータをバスに送出させる。
回路７にフィルド選択信号を送信するフィルド選択信号
発生部８を設け、データを転送する時は、該フィルド選
択信号発生部８より所望のフィルド選択信号を、該当す
るバスドライバ制御回路に送り、所望のフィルドのバス
ドライバを制御してデータをバスに送出させる。
一方データをロードする側には、該フィルド選択信号発
生部８より所望のフィルド選択信号を、該当するレジス
タ制御回路７に送り、分割された所望のレジスタにロー
ド出来るようにする。
生部８より所望のフィルド選択信号を、該当するレジス
タ制御回路７に送り、分割された所望のレジスタにロー
ド出来るようにする。
本発明によれば、レジスタは、第１図のレジスタ２の如
く、信号線と共に例えば４個のフィルドに分割し、分割
されたデータ送出側の信号線には、夫々バスドライバ４
−１． ４−２． ４−３． ４−４を設け、且つバス
ドライバ４−１．４−２゜４−３．４−４を夫々制御す
るバスドライバ制御回路６を設け、又分割されたレジス
タ２−１゜２−２． ２−３． ２−４夫々へのデータ
ロードを制御するレジスタ制御回路７を設けている。
く、信号線と共に例えば４個のフィルドに分割し、分割
されたデータ送出側の信号線には、夫々バスドライバ４
−１． ４−２． ４−３． ４−４を設け、且つバス
ドライバ４−１．４−２゜４−３．４−４を夫々制御す
るバスドライバ制御回路６を設け、又分割されたレジス
タ２−１゜２−２． ２−３． ２−４夫々へのデータ
ロードを制御するレジスタ制御回路７を設けている。
又メモリＩは、データ送出側の信号線を、第１図に示す
如く、例えば４個のフィルドに分割し、分割されたデー
タ送出側の信号線には、夫々バスドライバ３−１． ３
−２． ３−３． ３−４を設け、且つバスドライバ３
−１． ３−２． ３−３． ３−４を夫々制御するバ
スドライバ制御回路５を設けている。
如く、例えば４個のフィルドに分割し、分割されたデー
タ送出側の信号線には、夫々バスドライバ３−１． ３
−２． ３−３． ３−４を設け、且つバスドライバ３
−１． ３−２． ３−３． ３−４を夫々制御するバ
スドライバ制御回路５を設けている。
更に、バスドライバ制御回路５，６、レジスタ制御回路
７にフィルド選択信号を送信するフィルド選択信号発生
部８を設けている。
７にフィルド選択信号を送信するフィルド選択信号発生
部８を設けている。
そこで、例えばメモリ１のバスドライバ３−１゜３−２
より夫々のフィルドのデータを、レジスタ２の、分割さ
れたレジスタ２−１．２−２に転送しようとすれば、フ
ィルド選択信号発生部８よりバスドライバ制御回路５に
は、バスドライバ３−１．３−２のフィルドを選択する
フィルド選択信号を送らせ、レジスタ制御回路７には、
レジスタ２−１．２−２を選択するフィルド選択信号を
送らせる。
より夫々のフィルドのデータを、レジスタ２の、分割さ
れたレジスタ２−１．２−２に転送しようとすれば、フ
ィルド選択信号発生部８よりバスドライバ制御回路５に
は、バスドライバ３−１．３−２のフィルドを選択する
フィルド選択信号を送らせ、レジスタ制御回路７には、
レジスタ２−１．２−２を選択するフィルド選択信号を
送らせる。
すると、バスドライバ制御回路５では、バスドライバ３
−１．３−２を制御して信号線をアクティブにして、こ
のフィルドのデータをバスに送出させる。
−１．３−２を制御して信号線をアクティブにして、こ
のフィルドのデータをバスに送出させる。
一方、レジスタ制御回路７は、レジスタ２−１２−２に
データをロードする信号を送り、バスに送出されたデー
タを夫々レジスタ２−１．２−２にロードさせる。
データをロードする信号を送り、バスに送出されたデー
タを夫々レジスタ２−１．２−２にロードさせる。
即ち、データの一部を同時に転送することが出来る。
又レジスタが複数バスに接続されていれば、同様にして
、データの一部を同時に別のレジスタに転送することが
出来るし、又１つのレジスタに別の４つのレジスタの一
部を転送することも出来る。
、データの一部を同時に別のレジスタに転送することが
出来るし、又１つのレジスタに別の４つのレジスタの一
部を転送することも出来る。
従ってバスの利用効率を向上出来、レジスタの利用効率
を良くすることが出来る。
を良くすることが出来る。
尚メモリ１では、ｎビットのデータの一部を転送するこ
とは出来るが、ｎビット領域を分割して夫々の領域にデ
ータをロードすることは出来ないので、データロード側
は分割していない。
とは出来るが、ｎビット領域を分割して夫々の領域にデ
ータをロードすることは出来ないので、データロード側
は分割していない。
〔実施例］
第２図は本発明の実施例のメモリ、レジスタのバスへの
接続図、第３図は本発明の実施例のバスドライバ制御回
路及びレジスタ制御回路のブロック図、第４図は本発明
の実施例のフィルド毎の転送を示す図である。
接続図、第３図は本発明の実施例のバスドライバ制御回
路及びレジスタ制御回路のブロック図、第４図は本発明
の実施例のフィルド毎の転送を示す図である。
第２図は３２ビツトのメモリ１．レジスタ２゜９を夫々
４つのフィルドに分割し、メモリ１の４分割されたデー
タ送出側の信号線には夫々バスドライバ３−１〜３−４
を、レジスタ２，９０４分割されたデータ送出側の信号
線には夫々バスドライバ４−１〜４−４．１０−１〜１
０−４を設け、且つバスドライバ３−１〜３−４．４−
１〜４−４．１０−１〜１０−４を夫々制御するバスド
ライバ制御回路５，６．１１を設けである。
４つのフィルドに分割し、メモリ１の４分割されたデー
タ送出側の信号線には夫々バスドライバ３−１〜３−４
を、レジスタ２，９０４分割されたデータ送出側の信号
線には夫々バスドライバ４−１〜４−４．１０−１〜１
０−４を設け、且つバスドライバ３−１〜３−４．４−
１〜４−４．１０−１〜１０−４を夫々制御するバスド
ライバ制御回路５，６．１１を設けである。
又４分割されたレジスタ２−１〜２−４．９−１〜９−
４夫々へのデータロードを制御するレジスタ制御回路７
．１２を設けている。
４夫々へのデータロードを制御するレジスタ制御回路７
．１２を設けている。
又バスドライバ制御回路５，６．１１及びレジスタ制御
回路７，１２にフィルド選択信号を送信するフィルド選
択信号発生部８を設けている。
回路７，１２にフィルド選択信号を送信するフィルド選
択信号発生部８を設けている。
ここで、バスドライバ制御回路５，６．１１及びレジス
タ制御回路７，１２について説明する。
タ制御回路７，１２について説明する。
これ等は共に第３図に示す構成で、命令コードにより、
フィルド選択信号発生部８にて発生したフィルド選択信
号がデゴーダ１３に入力すると、デゴーダ１３により、
オア回路１４〜１７の中の、フィルド選択信号を送るバ
スドライバ又はレジスタに対応したオア回路にＨレベル
の信号を出力して、バスドライバの場合は信号線をアク
ティブにし、レジスタの場合はデータをロードするよう
にする。
フィルド選択信号発生部８にて発生したフィルド選択信
号がデゴーダ１３に入力すると、デゴーダ１３により、
オア回路１４〜１７の中の、フィルド選択信号を送るバ
スドライバ又はレジスタに対応したオア回路にＨレベル
の信号を出力して、バスドライバの場合は信号線をアク
ティブにし、レジスタの場合はデータをロードするよう
にする。
尚、分割する時は、端子ＭＤにはＬレベルの信号が入力
しており、分割しない時は、端子ＭＤにはＨレベルの信
号が入力するようになっている。
しており、分割しない時は、端子ＭＤにはＨレベルの信
号が入力するようになっている。
従って、メモリ１のバスドライバ３−１．３−２より夫
々のフィルドのデータを、レジスタ２の、分割されたレ
ジスタ２−１．２−２に転送シようとすれば、フィルド
選択信号発生部８よりバスドライバ制御回路５には、バ
スドライバ３−１゜３−２のフィルドを選択するフィル
ド選択信号を送らせ、レジスタ制御回路７には、レジス
タ２−１．２−２を選択するフィルド選択信号を送らせ
る。
々のフィルドのデータを、レジスタ２の、分割されたレ
ジスタ２−１．２−２に転送シようとすれば、フィルド
選択信号発生部８よりバスドライバ制御回路５には、バ
スドライバ３−１゜３−２のフィルドを選択するフィル
ド選択信号を送らせ、レジスタ制御回路７には、レジス
タ２−１．２−２を選択するフィルド選択信号を送らせ
る。
すると、バスドライバ制御回路５では、バスドライバ３
−１．３−２を制御して信号線をアクティブにして、こ
のフィルドのデータをバスに送出させる。
−１．３−２を制御して信号線をアクティブにして、こ
のフィルドのデータをバスに送出させる。
一方、レジスタ制御回路７は、レジスタ２−１゜２−２
にデータをロードする信号を送り、バスに送出されたデ
ータを夫々レジスタ２−１．２−２にロードさせる。
にデータをロードする信号を送り、バスに送出されたデ
ータを夫々レジスタ２−１．２−２にロードさせる。
即ち、データの一部を同時に転送することが出来る。
又レジスタ２のレジスタ２−３のデータをレジスタ９の
レジスタ９−３に転送しようとすると、フィルド選択信
号発生部８よりバスドライバ制御回路６には、バスドラ
イバ４−３のフィルドを選択するフィルド選択信号を送
らせ、レジスタ制御回路１２には、レジスタ９−３を選
択するフィルド選択信号を送らせる。
レジスタ９−３に転送しようとすると、フィルド選択信
号発生部８よりバスドライバ制御回路６には、バスドラ
イバ４−３のフィルドを選択するフィルド選択信号を送
らせ、レジスタ制御回路１２には、レジスタ９−３を選
択するフィルド選択信号を送らせる。
すると、バスドライバ制御回路６では、バスドライバ４
−３を制御して信号線をアクティブにして、このフィル
ドのデータをへ′スに送出させる。
−３を制御して信号線をアクティブにして、このフィル
ドのデータをへ′スに送出させる。
一方、レジスタ制御回路１２は、レジスタ９−３にデー
タをロードする信号を送り、バスに送出されたデータを
レジスタ９−３にロードさせる。
タをロードする信号を送り、バスに送出されたデータを
レジスタ９−３にロードさせる。
このようにすれば、レジスタが多数バスに接続されてい
れば、１つのレジスタに別の４つのレジスタの一部を転
送することも出来る。
れば、１つのレジスタに別の４つのレジスタの一部を転
送することも出来る。
この転送状態を示すと、第４図に示す如くであり、レジ
スタ２．９の分割されたレジスタには、別のレジスタ又
はメモリ１よりデータの一部を夫々転送出来、又同時に
転送することも出来る。
スタ２．９の分割されたレジスタには、別のレジスタ又
はメモリ１よりデータの一部を夫々転送出来、又同時に
転送することも出来る。
従ってバスの利用効率を向上出来、レジスタの利用効率
を良くすることが出来る。
を良くすることが出来る。
第５図は本発明の実施例の演算回路を示す図である。
第５図は（Ａ）（Ｂ）に示す如くレジスタを４分割した
部分にあるデータを、バスに接続された演算部２６にて
夫々側々に演算することにより、（Ｃ）に示す如（、レ
ジスタの４分割した部分に夫々異なるデータを蓄積する
ことが出来ることを示したものである。
部分にあるデータを、バスに接続された演算部２６にて
夫々側々に演算することにより、（Ｃ）に示す如（、レ
ジスタの４分割した部分に夫々異なるデータを蓄積する
ことが出来ることを示したものである。
動作を説明すると、レジスタ２０．２１を夫々４分割し
、４分割したレジスタ２０−１〜２〇−４には夫々デー
タＡ４〜Ａ１が蓄積されており、４分割したレジスタ２
１−１〜２１−４には夫々データ８４〜Ｂ１が蓄積され
ており、夫々分割されたレジスタのデータを本発明のデ
ータ転送方法にて夫々側々に送出出来るものとする。
、４分割したレジスタ２０−１〜２〇−４には夫々デー
タＡ４〜Ａ１が蓄積されており、４分割したレジスタ２
１−１〜２１−４には夫々データ８４〜Ｂ１が蓄積され
ており、夫々分割されたレジスタのデータを本発明のデ
ータ転送方法にて夫々側々に送出出来るものとする。
この場合、セレクタ２４．２５は８ビツト側を選択して
おり、セレクタ２２．２３は送出されてきたデータを選
択するものとする。
おり、セレクタ２２．２３は送出されてきたデータを選
択するものとする。
そこで、最初は、ＬＳＢに近い、レジスタ２０−４のデ
ータＡ１とレジスタ２１−４のデータＢ１をバスを介し
て演算部２６に送らせ、加算を行わさせると、結果は、
レジスタ２７に蓄積されるが、これは（Ｃ）に示す如く
、ＬＳＢに近い部分に蓄積される。
ータＡ１とレジスタ２１−４のデータＢ１をバスを介し
て演算部２６に送らせ、加算を行わさせると、結果は、
レジスタ２７に蓄積されるが、これは（Ｃ）に示す如く
、ＬＳＢに近い部分に蓄積される。
次は、レジスタ２０−３．２１−３のデータＡ２、Ｂ２
をバスを介して演算部２６に送らせ、乗算を行わさせる
と、結果は、（Ｃ）に示す如く、レジスタ２７の次のセ
クションにに蓄積され、次に、レジスタ２０−２．２１
−２のデータＡ３゜Ｂ３の減算を演算部２６にて行わさ
せると、結果は、（Ｃ）に示す如く、レジスタ２７の次
のセクションに蓄積され、次に、レジスタ２０−１．２
１−１のデータＡ４．Ｂ４の除算を演算部２６にて行わ
させると、結果は、（Ｃ）に示す如く、レジスタ２７の
ＭＳＢのセクションに蓄積される。
をバスを介して演算部２６に送らせ、乗算を行わさせる
と、結果は、（Ｃ）に示す如く、レジスタ２７の次のセ
クションにに蓄積され、次に、レジスタ２０−２．２１
−２のデータＡ３゜Ｂ３の減算を演算部２６にて行わさ
せると、結果は、（Ｃ）に示す如く、レジスタ２７の次
のセクションに蓄積され、次に、レジスタ２０−１．２
１−１のデータＡ４．Ｂ４の除算を演算部２６にて行わ
させると、結果は、（Ｃ）に示す如く、レジスタ２７の
ＭＳＢのセクションに蓄積される。
即ち、このようにしても１つのレジスタに４つのデータ
を蓄積することも出来る。
を蓄積することも出来る。
〔発明の効果］
以上詳細に説明せる如く本発明によれば、メモリやレジ
スタの一部のみを、別のレジスタの一部に転送出来、１
つのレジスタには数個のデータが蓄積出来るので、レジ
スタの利用効率を良く出来、又メモリやレジスタの一部
を転送する場合、同時に複数の一部のデータを転送出来
るので、バスの利用効率を良くすることが出来る効果が
ある。
スタの一部のみを、別のレジスタの一部に転送出来、１
つのレジスタには数個のデータが蓄積出来るので、レジ
スタの利用効率を良く出来、又メモリやレジスタの一部
を転送する場合、同時に複数の一部のデータを転送出来
るので、バスの利用効率を良くすることが出来る効果が
ある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のメモリ、レジスタのバスへの
接続図、 第３図は本発明の実施例のバスドライバ制御回路及びレ
ジスタ制御回路のブロック図、 第４図は本発明の実施例のフィルド毎の転送を示す図、 第５図は本発明の実施例の演算回路を示す図、第６図は
従来例のメモリやレジスタのバスへの接続図である。 図において、 １はメモリ、 ２．９．２−１〜２−４．９−１〜９−４．２０２１．
２０−１〜２０〜４．２１−１〜２１〜４゜２７はレジ
スタ、 ３．３−１〜３−５．４−１〜４−５．１０−１〜１０
−５はバスドライバ、 ５．６．１１はバスドライバ制で卸回路、７．１２はレ
ジスタ制御回路、 ８はフィルド選択信号発生部、 １３はデコーダ、 １４〜１７はオア回路、 ２２〜２５はセレクタ、 ２６は演算部を示す。 ＭＤ 来光１１１の尖施イ列のバスドライバ゛制擢ｐ回址詐及
び。 レジスタ制偉阿困路のブロック図 第 ３ 図 本発明の寅他例の演算回路を示す図 ′８Ｓ図 ＳＢ し５Ｂ 本発明の実→包イダ゛ｊのフィルド毎の転意５と示す回
答 ４− 図
接続図、 第３図は本発明の実施例のバスドライバ制御回路及びレ
ジスタ制御回路のブロック図、 第４図は本発明の実施例のフィルド毎の転送を示す図、 第５図は本発明の実施例の演算回路を示す図、第６図は
従来例のメモリやレジスタのバスへの接続図である。 図において、 １はメモリ、 ２．９．２−１〜２−４．９−１〜９−４．２０２１．
２０−１〜２０〜４．２１−１〜２１〜４゜２７はレジ
スタ、 ３．３−１〜３−５．４−１〜４−５．１０−１〜１０
−５はバスドライバ、 ５．６．１１はバスドライバ制で卸回路、７．１２はレ
ジスタ制御回路、 ８はフィルド選択信号発生部、 １３はデコーダ、 １４〜１７はオア回路、 ２２〜２５はセレクタ、 ２６は演算部を示す。 ＭＤ 来光１１１の尖施イ列のバスドライバ゛制擢ｐ回址詐及
び。 レジスタ制偉阿困路のブロック図 第 ３ 図 本発明の寅他例の演算回路を示す図 ′８Ｓ図 ＳＢ し５Ｂ 本発明の実→包イダ゛ｊのフィルド毎の転意５と示す回
答 ４− 図
Claims (1)
- 【特許請求の範囲】 メモリ及び複数のレジスタが夫々データ送出側、データ
ロード側の信号線を介してバスに接続され、バスを介し
て、蓄積されているデータを転送するに際し、 レジスタ（２）では、信号線と共にｎ個のフィルドに分
割し、分割されたデータ送出側の信号線夫々にバスドラ
イバ（４−１，４−２，４−３，４−４）を設け、且つ
該各バスドライバ（４−１，４−２，４−３，４−４）
を夫々制御するバスドライバ制御回路（６）を設け、又
分割された各レジスタ（２−１，２−２，２−３，２−
４）夫々へのデータロードを制御するレジスタ制御回路
（７）を設け、 メモリ（１）では、データ送出側の信号線をｎ個のフィ
ルドに分割し、分割されたデータ送出側の信号線夫々に
バスドライバ（３−１，３−２，３−３，３−４）を設
け、且つ該各バスドライバ（３−１，３−２，３−３，
３−４）を夫々制御するバスドライバ制御回路（５）を
設け、 該各バスドライバ制御回路（５，６）及び該レジスタ制
御回路（７）にフィルド選択信号を送信するフィルド選
択信号発生部（８）を設け、データを転送する時は、該
フィルド選択信号発生部（８）より所望のフィルド選択
信号を、該当するバスドライバ制御回路に送り、所望の
フィルドのバスドライバを制御してデータをバスに送出
させ、一方データをロードする側には、該フィルド選択
信号発生部（８）より所望のフィルド選択信号を、該当
するレジスタ制御回路（７）に送り、分割された所望の
レジスタにロード出来るようにしたことを特徴とするデ
ータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067826A JPH02245861A (ja) | 1989-03-20 | 1989-03-20 | データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067826A JPH02245861A (ja) | 1989-03-20 | 1989-03-20 | データ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02245861A true JPH02245861A (ja) | 1990-10-01 |
Family
ID=13356141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1067826A Pending JPH02245861A (ja) | 1989-03-20 | 1989-03-20 | データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02245861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612346A (ja) * | 1992-06-26 | 1994-01-21 | Fujitsu Ltd | バススタック検出システム |
-
1989
- 1989-03-20 JP JP1067826A patent/JPH02245861A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612346A (ja) * | 1992-06-26 | 1994-01-21 | Fujitsu Ltd | バススタック検出システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008613B1 (ko) | 캐리선견가산기와 캐리전송방법 | |
| US6047120A (en) | Dual mode bus bridge for interfacing a host bus and a personal computer interface bus | |
| EP0138451B1 (en) | Vector data processing system for indirect address instructions | |
| US20080244124A1 (en) | Bus system for use with information processing apparatus | |
| JPH04111127A (ja) | 演算処理装置 | |
| EP0843893B1 (en) | A microcontroller having an n-bit data bus width with less than n i/o pins | |
| JP2983542B2 (ja) | 処理高速化装置 | |
| US6457121B1 (en) | Method and apparatus for reordering data in X86 ordering | |
| US5321400A (en) | Serial data interface circuit dealing with a plurality of receiving modes | |
| EP0286260A2 (en) | Group-relative addressing system | |
| EP0473805A1 (en) | Computer system with improved performance | |
| JPH02245861A (ja) | データ転送方法 | |
| US20080215653A1 (en) | Data Processing Device with Multi-Endian Support | |
| US5918027A (en) | Data processor having bus controller | |
| JPS5979495A (ja) | シフト回路 | |
| EP0359192B1 (en) | Vector processors and vector register control | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JP3119130B2 (ja) | ネットワーク構成 | |
| US6038660A (en) | Method and apparatus for updating a program counter | |
| GB2203574A (en) | Parallel processor arrays | |
| JPS62151028A (ja) | デ−タ変換装置 | |
| US5659783A (en) | Operation unit with plural operation circuits having plural data buses providing plural operation modes | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPH07253872A (ja) | プロセッサの入出力回路 | |
| JPH044612B2 (ja) |