JPH02245739A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置等に用いられるガラス等の透明基
板上に薄膜トランジスタ（ＴＰＴ）を形成したアクティ
ブマトリクス基板の構造およびその製造方法に関する。

〔従来の技術〕

大画面の液晶表示装置を実現する上では、マトリクス状
に形成された配線の抵抗値が問題となる。

配線抵抗が高い場合には液晶への電圧書込みが不足し１
画面のコントラスト比が得られなくなる。

従来のＴＰＴを用いたアクティブマトリクス基板の一例
としては実開昭６２−１２０３５４号公報に記載されて
いる。このアクティブマトリクス基板は直交する配線の
少なくとも一方がシリサイド層あるいはシリサイド層と
シリコンの２層からなる低抵抗配線を用いている。

〔発明が解決しようとする課題〕

上記従来技術は、大画面液晶表示装置を実現する上で、
１）ドレイン配線とゲート配線の交差部に高抵抗のシリ
コン層あるいはＩＴＯが用いられているため抵抗遅延で
液晶に十分電圧が印加されない、２）ドーピング層の不
純物を活性化熱処理する工程で生ずるガラス基板の収縮
の点について配慮されておらず微細加工ホトパターン形
成が実質上困難になるという問題がある。配線抵抗を低
減する方法としては、上記従来発明の実施例においてＡ
Ｑを用いて配線交差部を接続することが考えられるが、
八〇は５００℃以上の熱処理を加えると溶融する。この
ことは、微細加工が必要な配線用ホト以前にドーピング
層の活性化熱処理（通常５５０℃以上）を行う必要を生
じさせる。このことは逆にＡＱ配線のホト時にすでに活
性化熱処理が加えられているため、熱処理によるガラス
基板の収縮が発生していることでホトパターンのズレが
生じてしまうという問題がある。また、ＡＪＲを用いる
場合ＩＴ○で形成された画素電極とのエツチング加工技
術が困難になるという新たな問題が生ずる。すなわち、
ＡＭとＩＴＯは共に硝酸。

塩酸等の混合液でエツチング加工するため１選択的にＡ
ｆｉ、ＩＴＯそれぞれの酸線をエツチング加工すること
が難しい、さらに、ＩＴＯの画素電極とトランジスタの
ソース領域との電気的接続が従来技術では問題になる。

すなわちＩＴＯは酸化物であるためソース電極とＡＱや
シリコンを用いると低温熱処理（２００℃以上）でさえ
も界面に酸化物（例えば、アルミナや５ｉＯｚ）が形成
されるためコンタクト不良になるという問題がある。

本発明は、１）低抵抗配線、２）ガラス基板収縮による
ホトパターン合わせのずれの少ない、３）ＩＴＯと配線
材料との選択エッチ可能でＩＴＯとソース電極とのコン
タクト抵抗の少ないアクティブマトリクス基板の構造お
よび製造方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成する手段としては、基板上に形成された
ドレイン配線とゲート配線の少なくとも直交部分の各々
の配線をシリサイド層あるいはシリコンとシリサイドの
積層構造とする。これにより、低抵抗配線を有したまま
でホトパターンの影響をなくすようにできる。上記他の
手段として、ドレイン配線及びソース電極をゲート配線
上に被覆された絶縁物に形成し、これを絶縁膜上に形成
されたコンタクトスルホールを介してトランジスタのド
レイン及びソース領域と接続し、前記ドレイン配線及び
ソース電極をシリサイド層あるいはシリコンとシリサイ
ドの積層することである。これにより、ＩＴＯの選択エ
ッチ、コンタクト抵抗低減が可能になる。

上記目的を達成するさらに他の手段として、透明基板上
にドレイン配線及び前記ドレイン配線と直交するゲート
配線を備え、マトリクス上に形成された前記ドレイン配
線と前記ゲート配線との交点に、島状のシリコン薄膜を
用いたＭＯＳ型薄膜トランジスタが設けられており、前
記薄膜トランジスタのソース領域に透明電極であるイン
ジウムスズ酸化膜が接続されており、前記ドレイン配線
と前記ゲート配線との直交部分の断面構造が基板上にゲ
ート配線、絶縁膜、ドレイン配線あるいはドレイン配線
、絶縁膜、ゲート配線を有するアクティブマトリクス基
板の製造方法において、前記ドレイン配線と前記ゲート
配線を形成する工程よりも後に、前記島状のシ、リコン
薄膜に注入された不純物の活性化処理を行なうことを特
徴とする。

〔作用〕

ドレイン配線及びゲート配線をシリサイド層あるいはシ
リコンとシリサイド層との積層構造とすることは、配線
の抵抗率は２００μΩ・１以下となり、これは対角１０
インチ以上の液晶表示装置に使用できる低抵抗配線とな
る。また、シリサイド層は６００℃以上の耐熱温度があ
るため、微細加工が必要な配線のホトパターン形成後に
ドーピング層の不純物の活性化熱処理が行えるため、ガ
ラス基板収縮による配線のホトパターンのずれが生じな
い、スルホールを介して絶縁物上に形成されたシリサイ
ド層によるドレイン配線及びソース電極は、ＩＴＯのエ
ツチング液である硝酸や塩酸の混合液に対して侵食され
ないため、ＩＴＯの選択エッチが可能になると共にシリ
サイド層はＡＱやシリサイドに比べて酸化されにくいの
でＩＴＯとソース電極とのコンタクト特性は良い。従っ
て、以上の作用で大画面の液晶表示装置を実現する。

〔実施例〕

以下、本発明の一実施例を第１図、第２図により説明す
る。第２図（ａ）はアクティブマトリクス基板の平面図
、第２図（ｂ）は１画素の平面図。

第１図（ａ）は第２図（ｂ）のＡ−Ａ’線上の断面図、
第１図（ｂ）はＢ−Ｂ’の断面図である。

第１図、第２図において、１はガラス基板、２はゲート
配線、３はドレイン配線、４は薄膜トランジスタである
。第２図（ａ）にアクティブマトリクス基板の働きを説
明する。ゲート配線２及びドレイン配線３がガラス基板
１上にそれぞれが直交するようにマトリクス状に配置さ
れる、それぞれの交点に薄膜トランジスタ４が形成され
ている。

外部からゲート配線２及びドレイン配線３に印加された
電圧は薄膜トランジスタ４を通して液晶容量３０へ充電
し、この充電電圧により液晶を反転させる。この液晶容
量３ｏは、ＩＴＯ画素電極とガラス基板１に対向するよ
うに設けられた、他のガラス基板上に形成された共通電
極と、これらに挾さまれた液晶材料から構成される。第
２図（ｂ）はゲート配ｌｌＡ２とドレイン配線３の１つ
の交点付近の平面図であり、ドレイン配線へ加えられた
電圧はドレインスルホール７、ソーススルホールβ。

ソース電極５、ＩＴＯ画素電極８の経路で伝えられ、液
晶へ電圧を印加する。第２図（ｂ）のＡ−Ａ′の断面構
造図、Ｂ−Ｂ’の断面構造図をそれぞれ第１図（ａ）、
第１図（ｂ）に示す、第１図（ａ）はゲート配線２とド
レイン配線３の交差部の断面構造であり、本発明の特徴
の一つは、本断面構造にある。即ち、配線直交部のドレ
イン配線３及びゲート配線２がシリコンに、例えばリン
をドーピングしたｎ十層とシリサイド層１ｏの積層構造
となっている。配線直交部も含めて、シリサイド配線を
用いているため、配線抵抗が小さく大画面の液晶表示装
置が電圧の遅延を起こすことがなく駆動できる。もちろ
ん、ドレイン配線とゲート配線は眉間絶縁膜１１により
絶縁されている。

第１図（ｂ）は第２図のＢ−Ｂ’縁線上断面構造であり
、いわゆる薄膜トランジスタの断面構造である。それぞ
れの部分の働きは以下の通りである。

ゲート配線２に正の電圧が印加されるとゲート絶縁膜２
３を介して不純物が意識的に添加されていないノンドー
プのシリコン層２４に加おる。この場合、ゲート絶縁膜
２３とノンドープ層２４の界面に電子の反転層が形成さ
れる。ゲート電圧が印加されていると同時にドレイン配
線３に電圧が印加されると、シリコンに、例えば、リン
をドーピングしたｎ＋のドレイン領域２２、反転層が形
成されたノンドープ層２４．２２同様のソース領域２１
、ソース電極１２という電流経路をへて、ＩＴＯ画素電
極８へ電荷を蓄積して、液晶を反転させる。本発明の２
番目の特徴としては、第１図（ｂ）の断面構造であり、
ドレイン配線３及びソース電極１２が層間絶縁膜１１上
にあり、それぞれがスルホールを通してドレイン領域２
２あるいはソース領域２１と接続されており、しかも絶
縁膜上にはｎ＋のシリコン層とシリサイド層１ｏの積層
構造をなしている点である。シリサイド層１０はＩＴＯ
画素電極８をエツチングする硝酸と塩酸の混合液ではエ
ツチングされないためＩＴＯとドレイン配線及びソース
電極に対して選択的にエツチングされる。また、シリサ
イド層はシリコンやＡＱに比べてＩＴＯからの酸素の析
出によってソース電極１２とＩＴＯ画素電極８界面に酸
化膜が形成されにくいのでコンタクト特性は良好となる
。

また、ＴＰＴの島状のシリコン膜上に直接シリサイドを
作る必要がないため、ＴＰＴの島状のシリコン膜を薄く
形成できるという効果がある。

また、スルーホールへ埋込む導電材としてｎ＋シリコン
を用いているが、ＡＩ２等よりもスルーホールのカバレ
ージが良く形成できる。

ドレイン配線３、ゲート配線２及びソース電極１２がシ
リコンとシリサイド層１２の積層構造となっていること
は、シリサイドは耐熱性が高いため、微細加工が必要な
上記の配線のホト工程および膜加工後にｎ十層の不純物
の活性化熱処理を無理なく行える。このことは、熱処理
によって生ずるガラス基板１の収縮が微細ホト工程終了
後に起こるため、基板収縮によるホトパターン合せのズ
レの影響が著しく低減される特徴を有する。

本発明の主要プロセスを第３図の断面構造図を用いて説
明する。第３図（ａ）に示すように、ガラス基板１にノ
ンドープのシリコン層２４を例えばプラズマ化学気相成
長（ＰＣＶＤ）法や減圧化学気相成長（ＬＰＧＶＤ）法
で堆積し、レジスト３０を塗布、島状のマクスで露光、
現象のホト工程を行い、ノンドープのシリコン層２４を
ドライエツチングする。レジスト剥離後に、同図（ｂ）
で示すように、常圧ＣＶＤ法やＰＣＶＤ法により、例え
ば５ｉｎｓの成分からなるゲート絶縁膜２３を堆積する
、続いてリンを含むｎ千手導体であるゲートシリコン層
３５を、ＰＣＶＤ法あるいはＬＰＣＶＤ法で堆積し、レ
ジスト３０を塗布、ホト工程を行った後、シリコン層の
ドライエツチングを行う。以上の膜堆積の温度はガラス
基板の収縮防止のため５００℃以下の温度で行う。レジ
スト剥離後に、白金（ｐｔ）４０をスパッタ法で被覆し
、４００’Ｃの熱処理を施す。この熱処理を行うとゲー
トシリコン３５と接したｐｔ層４０のみがシリコンと反
応してシリコン上に白金シリサイド層を形成する。次に
、絶縁膜２３上の未反応のｐｔ層は、硝酸と塩酸の混合
液によって除去する。

次に、第３図（ｄ）に示すように、リン（Ｐ＋）をイオ
ン打ち込みあるいは高周波プラズマ中でのＰＨ３ガスの
分解によって行なうプラズマドーピング法により打ち込
む。打ち込まれたリンは同図（ｅ）で示すように、ドレ
イン領域２２及びソース領域２１のｎ十層を形成する。

次に、例えば常圧ＣＶＤ法により４８０℃の堆積温度で
層間絶縁膜１１を堆積する。続いて、レジスト３０を塗
布し、ホト工程を径で、ドレイン領域２０及びソース領
域２１に対するスルホールを形成する湿式エツチングを
１行う０次に、ＰＣＶＤ法あるいはＬＰＣＶＤ法により
リンガドープされたドレインシリコン層を堆積する。さ
らに、第３図（ｆ）に示すようにレジスト３ｏを塗布、
露光、現像する。

次に、ドレインシリコン層４５をドライエツチング、レ
ジスト剥離後、第３図（ｃ）で示すと同様に白金をスパ
ッタして、４００’Ｃの熱処理をして、第３図（ｇ）に
示すようにシリサイド層１０（白金シリサイド）を形成
する６次に、第３図（ｈ）に示すように８のＩＴＯ電極
をスパッタ法で形成し、前記同様のホトエツチングによ
りソース電極１２上にＩＴＯ電極８を各画素毎に加工す
る。最終的にｎ十層の抵抗を下げるために６００℃の不
純物活性熱処理を行う、この熱処理はプロセス工程上の
最高温温度であり、この温度でガラス基板１が収縮する
が、微細加工が必要なホト工程が終了しているので基板
収縮が原因となるホトパターンずれは生じない。また、
５００℃以下の熱処理ではガラス基板収縮の影響は少な
いが、ｎ十層は活性化されず、特にドレイン領域２２及
びソース領域２１の抵抗が大きくなり、薄膜トランジス
タの電流値を制限して大画面を駆動できない。

次−に、本発明の第２の実施例について、第４図。

第５図で説明する。第４図は本発明の１つの画素の平面
図、第５図（ａ）は第４図のＡ−Ａ’縁線上断面図、第
５図（ｂ）は第４図のＢ−Ｂ’縁線上断面図である０本
発明の構造上の特徴は、第５図（ａ）及び（ｂ）に示す
ようにゲート配線２の内で、少なくともノンドープ層２
４上にはシリサイド層１０が形成されていないことであ
る。これは、第一の実施例（第１図）に比べて、ノンド
ープ層２４上にシリサイド層ｌＯが形成されていない効
果として、ノンドープ層２４とゲートｎ十層５０の間の
ゲート絶縁膜２３の耐圧が向上する。

これは、シリコン層がシリサイド層に比べてゲート絶縁
膜２３上に現われる表面凹凸が小さく、電界集中が小さ
くできるからである。

次に１本発明の第３の実施例について、第６図。

第７図を用いて説明する。第６図は本発明の１画素の平
面図、第７図（ａ）はＡ−Ａ’縁線上断面図、第７図（
ｂ）はＢ−Ｂ’縁線上断面図である。

第１及び第２の実施例と構造上具なる特徴は、第７図の
断面図で示すように、ＩＴ○画素電極８と平行している
ドレイン配線３が層間絶縁膜１１直下に埋め込まれてい
る。この埋め込まれたドレイン配線３は第１の実施例（
第１図（ｂ））のドレイン領域２２と同一工程でつくら
れたシリコン膜に第７図（ｂ）のシリサイド層１０を被
覆形成したものである０本実施例の特有の効果は第７図
（ｂ）に示すようにドレイン配線３が絶縁膜１１の下に
埋込まれ、逆にＩＴＯ画素電極８は絶縁膜上に設置され
ているため、ＩＴＯをエツチングした際にエツチング不
良により発生する、第６図のＸ印で示した部分で生じや
すいドレイン配線３とＩＴＯ画素電極８との短絡欠陥が
著しく低減されることである。

以上の本発明の実施例では、半導体層を形成するシリコ
ン材料について特定していないが、これはＰＣＶＤ法や
ＬＰＣＶＤ法で形成する多結晶シリコンあるいは非晶質
シリコンである。シリサイド層を形成する金属材料とし
て白金、ドーピングの不純物としてリンを例にとって説
明したが、本発明の主旨から明らかなように、シリサイ
ドを形成する材料としてタングステン、モリブデン、チ
タンパラジウム、不純物としてボロン、ヒ素を用いた場
合にも同様の効果が得られることは言うまでもない。

上記したアクティブマトリクス基板は、制御回路等を有
することによって、液晶表示装置などに使用される。

〔発明の効果〕

本発明によれば、大画面液晶表示装置を実現する低抵抗
配線を有し、しかも熱処理によるガラス基板の収縮によ
るホト合せパターンずれの影響がなく、しかもＩＴＯの
選択エッチやＩＴＯと配線間のコンタクト抵抗も少なく
できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例アクティブマトリクス基
板の断面構造、第２図は第１図に示す基板の平面構造、
第３図は第１図に示す基板の製造工程を示す断面図、第
４図は本発明の第２の実施例のアクティブマトリクス基
板の平面図、第５図は第４図の基板の断面図、第６図は
本発明の第３の実施例のアクティブマトリクス基板の平
面図、第７図は第６図の基板の断面図である。 １・・・ガラス基板、２・・・ゲート配線、３・・・ド
レイン配線、８・・・ＩＴＯ画素電極、１ｏ・・・シリ
サイド層。 代理人　弁理士　小川勝馬９．ど ｌ忙 第 図（ａ） ノリサイド層 第　１　図（ｂ） ２ゲートら己座り 第 図 （ａ） ノ／ドーグ１ １　ガラス基板 第３図（ｂ） 第 図 （Ｃ） 第 図（ａ） ガラス基板 ドレイ／配線 第 図 （ｄ） 第 図 （ｇ） ｌニガラス基板 第 図 （ｈ） 第 図 （、］） 第 図 （ｂ） ドレイノ配線 第 図 ５０：ゲート１３層 第 図

Claims (1)

1. 【特許請求の範囲】 １、透明基板上にドレイン配線及び前記ドレイン配線と
   交差するゲート配線を備え、マトリクス状に形成された
   前記ドレイン配線とゲート配線の交点に、島状のシリコ
   ン薄膜を用いたＭＯＳ型薄膜トランジスタが設けられて
   おり、前記トランジスタのソース領域に透明電極が接続
   されており、前記ドレイン配線とゲート配線の交差部分
   の断面構造が基板上にゲート配線、絶縁膜、ドレイン配
   線あるいはドレイン配線、絶縁膜、ゲート配線を有する
   アクティブマトリクス基板において、少なくとも配線直
   交部分のゲート配線及びドレイン配線がシリサイド層あ
   るいはシリコンとシリサイド層の積層構造からなること
   を特徴とするアクティブマトリクス基板。 ２、特許請求の範囲第１項において、前記透明基板がガ
   ラス基板であることを特徴とするアクティブマトリクス
   基板。 ３、透明基板上にドレイン配線及び前記ドレイン配線と
   直交するゲート配線を備え、マトリクス上に形成された
   前記ドレイン配線と前記ゲート配線との交点に、島上の
   シリコン薄膜を用いたＭＯＳ型薄膜トランジスタが設け
   られており、前記薄膜トランジスタのソース領域に透明
   電極であるインジウムスズ酸化膜が接続されており、前
   記ドレイン配線と前記ゲート配線との直交部分の断面構
   造が基板上にゲート配線、絶縁膜、ドレイン配線あるい
   はドレイン配線、絶縁膜、ゲート配線を有するアクティ
   ブマトリクス基板において、前記ドレイン配線及びイン
   ジウムスズ酸化物（ＩＴＯ）と接続されるソース電極が
   ゲート配線上に被覆された絶縁膜上に形成され、前記ド
   レイン配線及びソース電極が絶縁膜に開けられたコンタ
   クトスルホールを介してトランジスタのドレイン及びソ
   ース領域に電気的に接続された構造を有し、前記ドレイ
   ン配線及びソース電極がシリサイド層あるいはシリコン
   とシリサイドの積層構造からなることを特徴とするアク
   ティブマトリクス基板。 ４、特許請求の範囲第１または２項において、前記ゲー
   ト配線に電圧を印加した場合にゲート絶縁膜を介して電
   子あるいは正孔が誘起されるチャネルシリコン層上のゲ
   ート配線のシリコン層にシリサイド層が形成されていな
   いことを特徴とするアクティブマトリクス基板。 ５、特許請求の範囲第１、第２、第３又は第４項におい
   て、前記シリサイド層が白金シリサイド、モリブデンシ
   リサイド、タングステンシリサイド、チタンシリサイド
   あるいはパラジウムシリサイドであることを特徴とする
   アクティブマトリクス基板。 ６、特許請求の範囲第１、第２、第３又は第４項におい
   て、シリコン層がポリシリコンあるいはアモルファスシ
   リコンまたは両者の複合膜であることを特徴とするアク
   ティブマトリクス基板。 ７、所定の基板上に、少なくとも、複数の島状のシリコ
   ン薄膜を用いたＭＯＳ型薄膜トランジスタと、前記薄膜
   トランジスタの１端子領域に接続された画素電極とを有
   するアクティブマトリクス基板において、前記画素電極
   はインジウムスズ酸化膜より構成され、シリサイド層と
   シリコンとを介して前記薄膜トランジスタの１端子領域
   に接続されたことを特徴とするアクティブマトリクス基
   板。 ８、所定の基板上に、少なくとも、複数の島状のシリコ
   ン薄膜を用いたＭＯＳ型薄膜トランジスタと、前記薄膜
   トランジスタの１端子領域に接続された画素電極とを有
   するアクティブマトリクス基板において、前記薄膜トラ
   ンジスタ上には層間絶縁膜が設けられ、前記層間絶縁膜
   にもうけられたスルーホールにはシリコンが充填され、
   前記層間絶縁膜外において前記シリコン上に形成された
   シリサイド層上に画素電極が接続されたことを特徴とす
   るアクティブマトリクス基板。 ９、透明基板上にドレイン配線及び前記ドレイン配線と
   直交するゲート配線を備え、マトリクス上に形成された
   前記ドレイン配線と前記ゲート配線との交点に、島状の
   シリコン薄膜を用いたＭＯＳ型薄膜トランジスタが設け
   られており、前記薄膜トランジスタのソース領域に透明
   電極であるインジウムスズ酸化膜が接続されており、前
   記ドレイン配線と前記ゲート配線との直交部分の断面構
   造が基板上にゲート配線、絶縁膜、ドレイン配線あるい
   はドレイン配線、絶縁膜、ゲート配線を有するアクティ
   ブマトリクス基板において、少なくとも配線直交部分の
   ゲート配線及びドレイン配線が、不純物の活性化を行う
   ための高温処理に耐え且つ透明電極より低抵抗の材料か
   らなることを特徴とするアクティブマトリクス基板。 １０、請求項第１項乃至請求項第９項のいずれか記載の
   アクティブマトリクス基板を用いた液晶表示装置。 １１、透明基板上にドレイン配線及び前記ドレイン配線
   と直交するゲート配線を備え、マトリクス上に形成され
   た前記ドレイン配線と前記ゲート配線との交点に、島状
   のシリコン薄膜を用いたＭＯＳ型薄膜トランジスタが設
   けられており、前記薄膜トランジスタのソース領域に透
   明電極であるインジウムスズ酸化膜が接続されており、
   前記ドレイン配線と前記ゲート配線との直交部分の断面
   構造が基板上にゲート配線、絶縁膜、ドレイン配線ある
   いはドレイン配線、絶縁膜、ゲート配線を有するアクテ
   ィブマトリクス基板の製造方法において、前記ドレイン
   配線と前記ゲート配線を形成する工程よりも後に、前記
   島状のシリコン薄膜に注入された不純物の活性化処理を
   行なうことを特徴とするアクティブマトリクス基板の製
   造方法。 １２、ホトリソグラフイ工程によつて、透明基板上に半
   導体素子を含む回路パターンを形成するアクティブマト
   リクス基板の製造方法において、前記ホトリソグラフイ
   工程後に、前記半導体素子中の不純物の活性化を行うた
   めの高温処理工程を行なうことを特徴とするアクティブ
   マトリクス基板の製造方法。