JP3149739B2 - 多層配線形成法 - Google Patents

多層配線形成法

Info

Publication number
JP3149739B2
JP3149739B2 JP20159195A JP20159195A JP3149739B2 JP 3149739 B2 JP3149739 B2 JP 3149739B2 JP 20159195 A JP20159195 A JP 20159195A JP 20159195 A JP20159195 A JP 20159195A JP 3149739 B2 JP3149739 B2 JP 3149739B2
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon oxide
oxide film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20159195A
Other languages
English (en)
Other versions
JPH0936117A (ja
Inventor
隆久 山葉
雄史 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP20159195A priority Critical patent/JP3149739B2/ja
Priority to US08/679,738 priority patent/US5821162A/en
Publication of JPH0936117A publication Critical patent/JPH0936117A/ja
Application granted granted Critical
Publication of JP3149739B2 publication Critical patent/JP3149739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の製造
に用いるに好適な多層配線形成法に関し、特に水素シル
セスキオキサン樹脂膜に基づいて形成された酸化シリコ
ン膜の上に該酸化シリコン膜の表面に生じた微小突起を
反映しない絶縁膜を形成して層間絶縁膜の平坦化を可能
としたことにより配線形成歩留りの向上を図ったもので
ある。
【０００２】
【従来の技術】従来、水素シルセスキオキサン樹脂膜を
用いて多層配線構造における層間絶縁膜を形成すること
が知られている（例えば、特開平６−１８１２０４号公
報参照）。
【０００３】このような層間絶縁膜形成法にあっては、
半導体デバイスの表面に水素シルセスキオキサン樹脂膜
を回転塗布法等により形成した後、樹脂膜にＮ2 等の不
活性ガス雰囲気中で熱処理を施して樹脂膜をプレセラミ
ック状の酸化シリコン膜とし、更に酸化シリコン膜にＯ
2 ガス等の酸化性雰囲気中で熱処理を施して酸化シリコ
ン膜をセラミック状の酸化シリコン膜とする。ここで、
プレセラミック状の酸化シリコンとは、セラミック状の
酸化シリコンの前駆体であり、セラミック状の酸化シリ
コンよりも架橋が進行しておらず、しかも有機溶剤に対
して不溶なものである。
【０００４】このような方法によれば、クラックのない
厚さ１μｍ以上の酸化シリコン膜を得ることができる。
このような酸化シリコン膜は、層間絶縁膜として有用で
ある。
【０００５】
【発明が解決しようとする課題】発明者の研究によれ
ば、上記した従来技術には、セラミック状の酸化シリコ
ン膜の表面に直径０．１μｍ程度の微小突起が発生する
ため、配線形成歩留りの低下を招くという問題点がある
ことが判明した。
【０００６】図５〜８は、従来技術を応用した多層配線
形成法を示すもので、この方法に関して問題点を説明す
る。
【０００７】図５の工程では、半導体基板１０の表面を
覆うシリコンオキサイド等の絶縁膜１２の上に配線層１
４を形成した後、プラズマＣＶＤ（ケミカル・ベーパー
・デポジション）法により絶縁膜１２及び配線層１４を
覆ってシリコンオキサイドからなる絶縁膜１６を形成す
る。そして、水素シルセスキオキサン樹脂をＭＩＢＫ
（メチル・イソブチル・ケトン）で溶解した溶液を回転
塗布法により基板上面に塗布することにより絶縁膜１６
の上に水素シルセスキオキサン樹脂膜１８Ａを平坦状に
形成する。
【０００８】図６の工程では、樹脂膜１８Ａに不活性ガ
ス雰囲気中で熱処理を施すことにより樹脂膜１８Ａをプ
レセラミック状の酸化シリコン膜１８にする。そして、
酸化シリコン膜１８にＯ2 ガス及び不活性ガスの混合雰
囲気中で熱処理を施すことにより酸化シリコン膜１８を
セラミック状の酸化シリコン膜にする。このとき、セラ
ミック状の酸化シリコン膜１８の表面には、直径０．１
μｍ程度の微小突起１８ａが発生する。
【０００９】図７の工程では、プラズマＣＶＤ法により
セラミック状の酸化シリコン膜１８を覆ってシリコンオ
キサイドからなる絶縁膜２０を形成する。このとき、絶
縁膜２０には、酸化シリコン膜１８の微小突起１８ａを
忠実に反映して凸部２０ａが形成される。
【００１０】このようにして形成される微小突起１８ａ
及び凸部２０ａに関連する問題点の１つは、図８，９に
示すように配線層間に短絡が生ずることである。
【００１１】図７の工程の後、基板上面に配線材を被着
し、その被着層を選択エッチング処理によりパターニン
グして配線層を形成したとき、図８，９に示すように隣
り合う配線層２２Ａ，２２Ｂが凸部２０ａを挟む形で形
成されると、凸部２０ａの周囲に配線材の一部がエッチ
ング残部２４として残存する。エッチング残部２４は、
配線層２２Ａ，２２Ｂを電気的に短絡した状態にする。
【００１２】この発明の目的は、配線形成歩留りを向上
させることができる新規な多層配線形成法を提供するこ
とにある。
【００１３】
【課題を解決するための手段】この発明に係る多層配線
形成法は、基板の表面を覆う第１の絶縁膜の上に第１の
配線層を形成する工程と、前記第１の絶縁膜及び前記第
１の配線層を覆って水素シルセスキオキサン樹脂膜を平
坦状に形成する工程と、前記水素シルセスキオキサン樹
脂膜に不活性ガス雰囲気中で熱処理を施すことにより該
樹脂膜をプレセラミック状の酸化シリコン膜にする工程
と、前記酸化シリコン膜に酸化性雰囲気中で熱処理を施
して前記酸化シリコン膜をセラミック状の酸化シリコン
膜にする工程と、前記セラミック状の酸化シリコン膜を
覆って第２の絶縁膜を形成する工程であって、前記セラ
ミック状の酸化シリコン膜の形成時に該酸化シリコン膜
の表面に発生した微小突起に対応する凸部が前記第２の
絶縁膜の表面に発生しないようにテトラ・エチル・オル
ソ・シリケート及び酸素を原料とする常圧ケミカル・ベ
ーパー・デポジション法によりシリコンオキサイド膜を
前記第２の絶縁膜として形成するものと、前記第２の絶
縁膜の上に第３の絶縁膜を介し又は介さずに第２の配線
層を形成する工程とを含むものである。
【００１４】この発明の方法によれば、第２の絶縁膜を
形成する際に、セラミック状の酸化シリコン膜の形成時
に該酸化シリコン膜の表面に発生した微小突起に対応す
る凸部が第２の絶縁膜の表面に発生しないようにＴＯＥ
Ｓ（テトラ・エチル・オルソ・シリケート）及びＯ
２ （酸素）を原料とする常圧ＣＶＤ法（段差被覆性が良
好な方法）によりシリコンオキサイド膜を第２の絶縁膜
として形成するので、セラミック状の酸化シリコン膜及
び第２の絶縁膜を含む層間絶縁膜を平坦化することがで
きる。
【００１５】
【発明の実施の形態】図１〜４は、この発明に係る多層
配線形成法を示すもので、各々の図に対応する工程
（１）〜（４）を順次に説明する。
【００１６】（１）シリコン等の半導体基板３０の表面
を覆うシリコンオキサイド等の絶縁膜３２の表面には、
常圧ＣＶＤ法等により厚さ７５０ｎｍのＢＰＳＧ（ボロ
ン・リン・ケイ酸ガラス）からなる絶縁膜３４を形成
し、絶縁膜３４には緻密化を目的としてランプアニール
処理を施す。絶縁膜３４の形成は、一例として次のよう
な条件で行なわれた。
【００１７】 基板温度：４００℃ 原料ガス：ＳｉＨ4 （４６．２５ｓｃｃｍ）＋ＰＨ3 （８．７５ｓｃｃｍ） ＋Ｂ2 Ｈ6 （７．５ｓｃｃｍ）＋Ｏ2 （７０００ｓｃｃｍ）＋ Ｎ2 （５００００ｓｃｃｍ） また、ランプアニール処理は、一例として次のような条
件で行なわれた。
【００１８】 基板温度：８５０℃ ８５０℃までの昇温時間：１０秒 ８５０℃での維持時間：１０秒 次に、基板上面にスパッタ法等により配線材を被着し、
その被着層を選択的ドライエッチング処理によりパター
ニングして配線層３６Ａ，３６Ｂを形成する。配線材と
しては、一例として下から順にＴｉ（２０ｎｍ）、Ｔｉ
ＯＮ（１００ｎｍ）、Ａｌ−Ｓｉ−Ｃｕ（４００ｎｍ）
及びＴｉＮ（４０ｎｍ）をスパッタ法で被着した。ドラ
イエッチング処理は、一例として次のような条件で行な
われた。
【００１９】 エッチングガス：Ｃｌ2 （３０ｓｃｃｍ）＋ＢＣｌ3 （３０ｓｃｃｍ） エッチング室内圧力：１０ｍＴｏｒｒ 次に、絶縁膜３４の上に配線層３６Ａ，３６Ｂを覆って
プラズマＣＶＤ法により厚さ３００ｎｍのシリコンオキ
サイド（ＳｉＯ2 ）からなる絶縁膜３８を形成する。絶
縁膜３８の形成は、一例として次のような条件で行なわ
れた。
【００２０】 基板温度：４００℃ 原料ガス：ＳｉＨ4 （２４０ｓｃｃｍ）＋Ｎ2 Ｏ（５０００ｓｃｃｍ） ＋Ｎ2 （２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ 次に、絶縁膜３８を覆って水素シルセスキオキサン樹脂
膜４０Ａを平坦状に形成する。樹脂膜４０Ａの形成は、
一例として、水素シルセスキオキサン樹脂をＭＩＢＫに
溶解した溶液をスピンコータを用いて５００ｎｍの厚さ
に塗布することにより行なわれた。樹脂膜４０Ａの厚さ
は、３００〜６００ｎｍの範囲で任意に選定可能であ
る。
【００２１】（２）樹脂膜４０Ａを不活性ガス雰囲気中
で熱処理することにより樹脂膜４０Ａをプレセラミック
状の酸化シリコン膜４０とする。熱処理では、不活性ガ
スとして、例えばＮ2 ガスを用い、１５０℃以上３５０
℃未満の温度で１〜６０分間加熱する。一例として、Ｎ
2 ガス雰囲気中でホットプレートを用いて１５０℃１分
間＋２００℃１分間＋３００℃１分間の熱処理を行なっ
た。
【００２２】なお、加熱温度は、水素シルセスキオキサ
ン樹脂の流動性を保ち且つ微小突起の発生を確実に抑制
するために３００℃以下とするのが好ましい。
【００２３】次に、プレセラミック状の酸化シリコン膜
４０をセラミック状の酸化シリコン膜にするための熱処
理を行なう。すなわち、酸素ガス（又は酸素ガスと不活
性ガスの混合ガス）等の酸化性雰囲気中にて３５０〜５
００℃で５〜１２０分の熱処理を行なう。一例として、
Ｏ2 及びＮ2 の混合ガス雰囲気中で４００℃６０分間の
熱処理を行なった。
【００２４】このような熱処理の結果として、セラミッ
ク状の酸化シリコン膜４０が得られる。酸化シリコン膜
４０の表面には、直径０．１μｍ程度の微小突起４０ａ
が発生することがある。
【００２５】（３）段差被覆性が良好な方法により絶縁
膜４２ａを形成する。すなわち、ＴＥＯＳ及びＯ ２ を原
料とする常圧ＣＶＤ法によりシリコンオキサイド膜を絶
縁膜４２ａとして形成する。
【００２６】このようにして形成された絶縁膜４２ａ
は、微小突起４０ａを反映せず、表面が平坦である。
【００２７】次に、プラズマＣＶＤ法により絶縁膜４２
ａを覆って厚さ３５０ｎｍのシリコンオキサイド（Ｓｉ
Ｏ2 ）からなる絶縁膜４２ｂを形成する。絶縁膜４２ｂ
は、一例として次のような条件で行なわれた。
【００２８】 基板温度：４００℃ 原料ガス：ＳｉＨ4 （２４０ｓｃｃｍ）＋Ｎ2 Ｏ（５０００ｓｃｃｍ） ＋Ｎ2 （２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ 絶縁膜４２ｂとしては、次の（イ）又は（ロ）の方法で
形成したシリコンオキサイド膜を用いてもよい。
【００２９】（イ）ＴＥＯＳ（Tetra Ethyl Ortho Sili
cate［Ｓｉ（ＯＣ2 Ｈ5 ）4 ］）及びＯ2 を原料とする
プラズマＣＶＤ法：この方法による成膜は、一例として
次のような条件で行なわれた。
【００３０】 基板温度：４００℃ 原料ガス：ＴＥＯＳ（１．８ｃｃ／ｍｉｎ［液体で供給］） ＋Ｏ2 （８０００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ （ロ）ＳｉＯ2 をターゲットとするスパッタ法：この方
法による成膜は、一例として次のような条件で行なわれ
た。
【００３１】 使用装置：ＲＦスパッタ装置（１３．５６ＭＨｚ） 基板温度：２００℃ ターゲット：ＳｉＯ2 反応室内圧力：６ｍＴｏｒｒ 反応室内雰囲気；アルゴン及び酸素の混合ガス ＲＦパワー：１ＫＷ （４）周知のホトリソグラフィ及びドライエッチング処
理により例えば配線層３６Ａの一部に対応した接続孔４
３ａを形成した後、基板上面にスパッタ法等により配線
材を被着し、その被着層を選択的ドライエッチング処理
によりパターニングして絶縁膜４２ｂの上に配線層４４
Ａ，４４Ｂを形成する。配線層４４Ａは、接続孔４３ａ
を介して配線層３６Ａに接続されるものである。配線材
としては、Ａｌ−Ｓｉ−Ｃｕ（４００ｎｍ）をスパッタ
法で被着した。ドライエッチング処理は、一例として次
のような条件で行なわれた。
【００３２】 エッチングガス：Ｃｌ2 （３０ｓｃｃｍ）＋ＢＣｌ3 （３０ｓｃｃｍ） エッチング室内圧力：１０ｍＴｏｒｒ 配線層４４Ａ及び４４Ｂで挟まれた部分の下方に微小突
起４０ａが存在しても、該挟まれた部分には図７〜９で
示したような凸部が形成されないので、配線層４４Ａ，
４４Ｂ間が配線材のエッチング残りで短絡されることは
なくなる。
【００３３】絶縁膜３８を設けると、配線層３６Ａ，３
６Ｂからのヒロック発生を抑制できる利点がある。場合
によっては、絶縁膜３８を省略し、絶縁膜３４及び配線
層３６Ａ，３６Ｂを直接的に覆って前述の水素シルセス
キオキサン樹脂膜４０Ａを形成することもできる。
【００３４】
【００３５】配線層３６Ａ，３６Ｂ及び配線層４４Ａ，
４４Ｂの間の層間絶縁膜における最上層の絶縁膜４２ｂ
としては、クラックが生じにくいこと、吸湿性が低いこ
と、低温で形成できることなどの条件を満たすものであ
ることが望まれる。上記したプラズマＣＶＤ法、スパッ
タ法等の段差被覆性が良好でない方法で形成した絶縁膜
は、上記した条件を満たすものであり、絶縁膜４２ｂと
して用いるのに好適である。場合によっては、絶縁膜４
２ｂを省略し、絶縁膜４２ａの上に配線層４４Ａ，４４
Ｂ等を形成してもよい。
【００３６】
【発明の効果】以上のように、この発明によれば、セラ
ミック状の酸化シリコン膜を覆って微小突起を反映しな
いように絶縁膜を形成して層間絶縁膜の平坦化を可能に
したので、配線形成歩留りが向上する効果が得られるも
のである。
【図面の簡単な説明】
【図１】 この発明に係る多層配線形成法における樹脂
膜形成工程を示す基板断面図である。
【図２】 図１の工程に続くプレセラミック化及びセラ
ミック化工程を示す基板断面図である。
【図３】 図２の工程に続く絶縁膜形成工程を示す基板
断面図である。
【図４】 図３の工程に続く配線形成工程を示す基板断
面図である。
【図５】 従来の多層配線形成法における樹脂膜形成工
程を示す基板断面図である。
【図６】 図５の工程に続くプレセラミック化及びセラ
ミック化工程を示す基板断面図である。
【図７】 図６の工程に続く絶縁膜形成工程を示す基板
断面図である。
【図８】 層間絶縁膜の凸部近傍における配線形成状況
を示す基板断面図である。
【図９】 図８の配線構造の上面図である。
【符号の説明】
３０：半導体基板、３２，３４，３８，４２ａ，４２
ｂ：絶縁膜、３６Ａ，３６Ｂ，４４Ａ，４４Ｂ：配線
層、４０Ａ：水素シルセスキオキサン樹脂膜、４０：酸
化シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】基板の表面を覆う第１の絶縁膜の上に第１
    の配線層を形成する工程と、 前記第１の絶縁膜及び前記第１の配線層を覆って水素シ
    ルセスキオキサン樹脂膜を平坦状に形成する工程と、 前記水素シルセスキオキサン樹脂膜に不活性ガス雰囲気
    中で熱処理を施すことにより該樹脂膜をプレセラミック
    状の酸化シリコン膜にする工程と、 前記酸化シリコン膜に酸化性雰囲気中で熱処理を施して
    前記酸化シリコン膜をセラミック状の酸化シリコン膜に
    する工程と、 前記セラミック状の酸化シリコン膜を覆って第２の絶縁
    膜を形成する工程であって、前記セラミック状の酸化シ
    リコン膜の形成時に該酸化シリコン膜の表面に発生した
    微小突起に対応する凸部が前記第２の絶縁膜の表面に発
    生しないようにテトラ・エチル・オルソ・シリケート及
    び酸素を原料とする常圧ケミカル・ベーパー・デポジシ
    ョン法によりシリコンオキサイド膜を前記第２の絶縁膜
    として形成するものと、 前記第２の絶縁膜の上に第３の絶縁膜を介し又は介さず
    に第２の配線層を形成する工程とを含む多層配線形成
    法。
  2. 【請求項２】基板の表面を覆う第１の絶縁膜の上に第１
    の配線層を形成する工程と、 前記第１の絶縁膜及び前記第１の配線層を覆って第２の
    絶縁膜を形成する工程と、 前記第２の絶縁膜を覆って水素シルセスキオキサン樹脂
    膜を平坦状に形成する工程と、 前記水素シルセスキオキサン樹脂膜に不活性ガス雰囲気
    中で熱処理を施すことにより該樹脂膜をプレセラミック
    状の酸化シリコン膜にする工程と、 前記酸化シリコン膜に酸化性雰囲気中で熱処理を施して
    前記酸化シリコン膜をセラミック状の酸化シリコン膜に
    する工程と、 前記セラミック状の酸化シリコン膜を覆って第３の絶縁
    膜を形成する工程であって、前記セラミック状の酸化シ
    リコン膜の形成時に該酸化シリコン膜の表面に発生した
    微小突起に対応する凸部が前記第３の絶縁膜の表面に発
    生しないようにテトラ・エチル・オルソ・シリケート及
    び酸素を原料とする常圧ケミカル・ベーパー・デポジシ
    ョン法によりシリコンオキサイド膜を前記第３の絶縁膜
    として形成するものと、 前記第３の絶縁膜の上に第４の絶縁膜を介し又は介さず
    に第２の配線層を形成する工程とを含む多層配線形成
    法。
JP20159195A 1995-07-14 1995-07-14 多層配線形成法 Expired - Fee Related JP3149739B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20159195A JP3149739B2 (ja) 1995-07-14 1995-07-14 多層配線形成法
US08/679,738 US5821162A (en) 1995-07-14 1996-07-12 Method of forming multi-layer wiring utilizing SOG

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20159195A JP3149739B2 (ja) 1995-07-14 1995-07-14 多層配線形成法

Publications (2)

Publication Number Publication Date
JPH0936117A JPH0936117A (ja) 1997-02-07
JP3149739B2 true JP3149739B2 (ja) 2001-03-26

Family

ID=16443603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20159195A Expired - Fee Related JP3149739B2 (ja) 1995-07-14 1995-07-14 多層配線形成法

Country Status (2)

Country Link
US (1) US5821162A (ja)
JP (1) JP3149739B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0820095A3 (en) * 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP3082688B2 (ja) * 1996-11-05 2000-08-28 ヤマハ株式会社 配線形成法
US5981354A (en) * 1997-03-12 1999-11-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a flowable oxide to enhance planarization in a shallow trench isolation process
JP3469771B2 (ja) * 1998-03-24 2003-11-25 富士通株式会社 半導体装置およびその製造方法
US6329280B1 (en) 1999-05-13 2001-12-11 International Business Machines Corporation Interim oxidation of silsesquioxane dielectric for dual damascene process
US6221780B1 (en) 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
US6348736B1 (en) 1999-10-29 2002-02-19 International Business Machines Corporation In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
US6326692B1 (en) * 2000-02-23 2001-12-04 Advanced Micro Devices, Inc. Insulating and capping structure with preservation of the low dielectric constant of the insulating layer
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
US5336532A (en) * 1989-02-21 1994-08-09 Dow Corning Corporation Low temperature process for the formation of ceramic coatings
CA2027031A1 (en) * 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
US5118530A (en) * 1990-11-28 1992-06-02 Dow Corning Corporation Use of hydrogen silsesquioxane resin fractions as coating materials
US5145723A (en) * 1991-06-05 1992-09-08 Dow Corning Corporation Process for coating a substrate with silica
CA2104340A1 (en) * 1992-08-31 1994-03-01 Grish Chandra Hermetic protection for integrated circuits
JP3174416B2 (ja) * 1992-12-10 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3174417B2 (ja) * 1992-12-11 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3210457B2 (ja) * 1992-12-14 2001-09-17 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5821162A (en) 1998-10-13
JPH0936117A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
JP3070450B2 (ja) 多層配線形成法
US7071107B2 (en) Method for manufacturing a semiconductor device
US7705431B1 (en) Method of improving adhesion between two dielectric films
JPH08181210A (ja) 半導体装置の製造方法
JP3149739B2 (ja) 多層配線形成法
JPH11176814A (ja) 半導体装置の製造方法
JP2937140B2 (ja) 半導体装置の製造方法
JP3123449B2 (ja) 多層配線形成法
JP3391575B2 (ja) 多層ｓｏｇ膜の硬化方法
JP2636715B2 (ja) 半導体装置の製造方法
JPH08203891A (ja) 半導体装置の製造方法
JP2004522315A (ja) 半導体構造
JPH05291415A (ja) 半導体装置の製造方法
JP3869537B2 (ja) 半導体装置の製造方法及び多層配線の作製方法
JP2001127064A (ja) 半導体装置の絶縁膜平坦化方法
JPH08264523A (ja) Ｓｏｇ材料およびこれを用いた半導体装置の製造方法
JPH09283515A (ja) 酸化シリコン膜形成法
JP3008996B2 (ja) 絶縁膜の形成方法
JPH09199495A (ja) 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JP2001168100A (ja) 半導体装置の製造方法
JPH07221176A (ja) 半導体装置の製造方法
TW454250B (en) Method to inhibit the defect of high density plasma deposition
JPH07115136A (ja) 半導体集積回路装置およびその製造方法
JPH0669361A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees