JPH02237026A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02237026A JPH02237026A JP5757189A JP5757189A JPH02237026A JP H02237026 A JPH02237026 A JP H02237026A JP 5757189 A JP5757189 A JP 5757189A JP 5757189 A JP5757189 A JP 5757189A JP H02237026 A JPH02237026 A JP H02237026A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- high melting
- films
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000008018 melting Effects 0.000 claims abstract description 29
- 238000002844 melting Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 7
- 229910008479 TiSi2 Inorganic materials 0.000 abstract 3
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 229910008484 TiSi Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の製造方法に関し、更に詳し《は
、配線のコンタクト部に高融点金属シリサイド膜と高融
点金属窒化物膜との二層構造の膜を有する半導体装置の
製造方法に係るものである。
、配線のコンタクト部に高融点金属シリサイド膜と高融
点金属窒化物膜との二層構造の膜を有する半導体装置の
製造方法に係るものである。
［発明の概要］
本発明は、高融点金属シリサイド膜と、該高融点金属シ
リサイド膜上に形成された高融点金属窒化物膜とを有す
る半導体装置の製造方法において、Ｎ（窒素）を含む雰
囲気中で前記高融点金属シリサイド膜に、エネルギー密
度１４００〜２２０Ｑ ｍ Ｊ ／ ｃ ｍ ’のレー
ザビームを選択的に照射することにより前記高融点金属
窒化物膜を形成するようにしたことにより、 接合リーク電流，コンタクト抵抗及びシート抵抗を低く
するようにしたのもである。
リサイド膜上に形成された高融点金属窒化物膜とを有す
る半導体装置の製造方法において、Ｎ（窒素）を含む雰
囲気中で前記高融点金属シリサイド膜に、エネルギー密
度１４００〜２２０Ｑ ｍ Ｊ ／ ｃ ｍ ’のレー
ザビームを選択的に照射することにより前記高融点金属
窒化物膜を形成するようにしたことにより、 接合リーク電流，コンタクト抵抗及びシート抵抗を低く
するようにしたのもである。
［従来の技術］
半導体装置においては、半導体基板中に形成された拡散
層に、層間絶縁膜に形成されたコンタクトホールを通じ
てアルミニウム（Ａ１）の配線がコンタクトしている。
層に、層間絶縁膜に形成されたコンタクトホールを通じ
てアルミニウム（Ａ１）の配線がコンタクトしている。
従来、この拡散層のシート抵抗の低減及びＡＩ配線とこ
の拡散層との反応防止、（図るために、例えばチタンシ
リサイド（ＴｉＳｔ，）膜とその上に形成された窒化チ
タン（ＴｉＮ）ＷＪとの二層構造の膜を介してＡＩ配線
を拡散層にコンタクトさせる技術が知られている。
の拡散層との反応防止、（図るために、例えばチタンシ
リサイド（ＴｉＳｔ，）膜とその上に形成された窒化チ
タン（ＴｉＮ）ＷＪとの二層構造の膜を介してＡＩ配線
を拡散層にコンタクトさせる技術が知られている。
特開昭６２−１６９４１２号公報には、このＴｉｓｉｚ
膜上にＴｉＮ膜を形成する方法として、拡散層上にＴｉ
Ｓｉ＊膜を形成した後に、窒素（Ｎ）を含む雰囲気中に
おいて９００℃以上の高温でアニールを行ってこのＴｉ
Ｓｉ，膜の表面を窒化することによりＴｉＮ膜を形成す
る方法が開示されている。
膜上にＴｉＮ膜を形成する方法として、拡散層上にＴｉ
Ｓｉ＊膜を形成した後に、窒素（Ｎ）を含む雰囲気中に
おいて９００℃以上の高温でアニールを行ってこのＴｉ
Ｓｉ，膜の表面を窒化することによりＴｉＮ膜を形成す
る方法が開示されている。
［発明が解決しようとする課題］
しかしながら、上述の特開昭６２−１６９４ １２号公
報に開示された方法は、半導体基板全体が９００℃以上
の高温に加熱されることに起因して、窒化されない部分
におけるＴｉＳｉ，膜の表面のモフォロジ−（ｍｏｒｐ
ｈｏｌｏｇｙ）が劣化し、その結果、電気的特性の劣化
が生じてしまうという問題点があった。また、特に、近
年素子の微細化に伴ってソース・ドレイン領域の深さ寸
法（Ｘ，）が浅くなっているため、このように半導体基
板全体が高温に加熱されることにより、拡散層中の不純
物の再拡散が生じて拡散層が広がってしまうという問題
もあった。
報に開示された方法は、半導体基板全体が９００℃以上
の高温に加熱されることに起因して、窒化されない部分
におけるＴｉＳｉ，膜の表面のモフォロジ−（ｍｏｒｐ
ｈｏｌｏｇｙ）が劣化し、その結果、電気的特性の劣化
が生じてしまうという問題点があった。また、特に、近
年素子の微細化に伴ってソース・ドレイン領域の深さ寸
法（Ｘ，）が浅くなっているため、このように半導体基
板全体が高温に加熱されることにより、拡散層中の不純
物の再拡散が生じて拡散層が広がってしまうという問題
もあった。
本発明は、このような従来の問題点に着目して創案され
たものであって、高融点金属シリサイド膜のモフォロジ
ーの劣化や不純物の再拡散を生じることなく高融点金属
窒化物膜を高融点金属シリサイド膜上に形成可能とする
と共に、接合リーク電流，コンタクト抵抗及びシート抵
抗を低減化させることを可能にする半導体装置の製造方
法を得んとするものである。
たものであって、高融点金属シリサイド膜のモフォロジ
ーの劣化や不純物の再拡散を生じることなく高融点金属
窒化物膜を高融点金属シリサイド膜上に形成可能とする
と共に、接合リーク電流，コンタクト抵抗及びシート抵
抗を低減化させることを可能にする半導体装置の製造方
法を得んとするものである。
［課題を解決するための手段］
そこで、本発明は、高融点金属シリサイド膜と、該高融
点金属シリサイド膜上に形成された高融点金属窒化物膜
とを有する半導体装置の製造方法において、Ｎ（窒素）
を含む雰囲気中で前記高融点金属シリサイド膜に、エネ
ルギー密度１４００〜２ ２ ０ ０ ｍ Ｊ ／ ｃ
ｍ冨のレーザビームを選択的に照射することにより前
記高融点金属窒化物膜を形成するようにしたことを、そ
の解決手段としている。
点金属シリサイド膜上に形成された高融点金属窒化物膜
とを有する半導体装置の製造方法において、Ｎ（窒素）
を含む雰囲気中で前記高融点金属シリサイド膜に、エネ
ルギー密度１４００〜２ ２ ０ ０ ｍ Ｊ ／ ｃ
ｍ冨のレーザビームを選択的に照射することにより前
記高融点金属窒化物膜を形成するようにしたことを、そ
の解決手段としている。
［作用］
Ｎを含む雰囲気中で、レーザピームを選択的に照射する
ことにより、高融点金属シリサイド膜の窒化を行うべき
部分のみが局所的に高温に加熱されてこの部分に高融点
金属窒化物膜が形成されるが、その他の部分は高温に加
熱されない。このため、この窒化が行われない部分にお
ける高融点金属シリサイド膜の表面のモフォロジーの劣
化や不純物の再拡散が生じるのを防止することが可能と
なる。また、レーザビームのエネルギー密度を１４００
〜２ ２ ０ ０ ｍ Ｊ ／ ｃ ｍ倉とすることに
より、コンタクト抵抗，シート抵抗及びリーク電流を低
く保つことが可能となる。
ことにより、高融点金属シリサイド膜の窒化を行うべき
部分のみが局所的に高温に加熱されてこの部分に高融点
金属窒化物膜が形成されるが、その他の部分は高温に加
熱されない。このため、この窒化が行われない部分にお
ける高融点金属シリサイド膜の表面のモフォロジーの劣
化や不純物の再拡散が生じるのを防止することが可能と
なる。また、レーザビームのエネルギー密度を１４００
〜２ ２ ０ ０ ｍ Ｊ ／ ｃ ｍ倉とすることに
より、コンタクト抵抗，シート抵抗及びリーク電流を低
く保つことが可能となる。
［実施例］
以下、本発明に係る半導体装置の製造方法の詳細を図面
に示す実施例に基づいて説明する。この実施例は、本発
明をＭＯＳトランジスタの製造に適用した実施例である
。
に示す実施例に基づいて説明する。この実施例は、本発
明をＭＯＳトランジスタの製造に適用した実施例である
。
第ｌ図Ａ〜第１図トＩは、本実施例の製造方法の工程を
示す断面図である。
示す断面図である。
本実施例においては、第ｌ図Ａに示すように、例えばｐ
型のシリコン基板である半導体基板１の表面に例えばＳ
ｉＯ，膜のようなフィールド絶縁膜２を選択的に形成し
て素子間分離を行った後、このフィールド絶縁膜２で囲
まれた活性領域の表面に例えば熱酸化により例えばＳｉ
Ｏ！膜のようなゲート絶縁ＭＪ３を形成する。次に、こ
のゲート絶縁膜３上に例えば不純物をドープした多結晶
Ｓｉ膜を形成した後、これらの多結晶Ｓｉ膜及びゲート
絶縁膜３をエッチングにより所定形状にパターンニング
する。これによって、ゲート電極４が形成される。この
後、このゲート電極４をマスクとして半導体基板１中に
例えばリン（Ｐ）のようなｎ型不純物を低濃度にイオン
注入する。次に、例えばＣＶＤにより全面に例えばＳｉ
Ｏ，膜を形成した後、例えば反応性イオンエッチング（
ＲｌＥ）によりこのＳｉｎ．膜を基板表面と垂直方向に
異方性エッチングしてＳｉｎ，から成る側壁（サイドウ
ォールスペーサ）５を形成する。次に、この側壁５をマ
スクとして半導体甚板１中に例えばヒ素（Ａｓ）のよう
なｎ型不純物を比較的高濃度にイオン注入する。これに
よって、例えばｎ０型のソース領域６及びドレイン領域
７がゲート電極４に対して自己整合的に形成される。こ
れらのゲート電極４、ソース領域６及びドレイン領域７
により、ｎチャンネルＭＯＳＦＥＴが構成される。
型のシリコン基板である半導体基板１の表面に例えばＳ
ｉＯ，膜のようなフィールド絶縁膜２を選択的に形成し
て素子間分離を行った後、このフィールド絶縁膜２で囲
まれた活性領域の表面に例えば熱酸化により例えばＳｉ
Ｏ！膜のようなゲート絶縁ＭＪ３を形成する。次に、こ
のゲート絶縁膜３上に例えば不純物をドープした多結晶
Ｓｉ膜を形成した後、これらの多結晶Ｓｉ膜及びゲート
絶縁膜３をエッチングにより所定形状にパターンニング
する。これによって、ゲート電極４が形成される。この
後、このゲート電極４をマスクとして半導体基板１中に
例えばリン（Ｐ）のようなｎ型不純物を低濃度にイオン
注入する。次に、例えばＣＶＤにより全面に例えばＳｉ
Ｏ，膜を形成した後、例えば反応性イオンエッチング（
ＲｌＥ）によりこのＳｉｎ．膜を基板表面と垂直方向に
異方性エッチングしてＳｉｎ，から成る側壁（サイドウ
ォールスペーサ）５を形成する。次に、この側壁５をマ
スクとして半導体甚板１中に例えばヒ素（Ａｓ）のよう
なｎ型不純物を比較的高濃度にイオン注入する。これに
よって、例えばｎ０型のソース領域６及びドレイン領域
７がゲート電極４に対して自己整合的に形成される。こ
れらのゲート電極４、ソース領域６及びドレイン領域７
により、ｎチャンネルＭＯＳＦＥＴが構成される。
これらのソース領域６及びドレイン領域７は、側壁５の
下方の部分に例えばｎ一型の低不純物濃度部６ａ，７ａ
を有しており、従ってこのｎチャンネルＭＯＳＦＥＴは
この低不純物濃度部７ａによりドレイン領域７の近傍の
電界を緩和した、いわゆるＬ Ｄ Ｄ （Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する。なお、こ
のｎチャンネルＭＯＳＦＥＴは必ずしもＬＤＤ構造を有
する必要はない。この後、アニールを行うζとにより、
イオン注入された不純物の電気的活性化を行う。
下方の部分に例えばｎ一型の低不純物濃度部６ａ，７ａ
を有しており、従ってこのｎチャンネルＭＯＳＦＥＴは
この低不純物濃度部７ａによりドレイン領域７の近傍の
電界を緩和した、いわゆるＬ Ｄ Ｄ （Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する。なお、こ
のｎチャンネルＭＯＳＦＥＴは必ずしもＬＤＤ構造を有
する必要はない。この後、アニールを行うζとにより、
イオン注入された不純物の電気的活性化を行う。
次に第１図Ｂに示すように、例えばスパッタや蒸着によ
り全面チタン（Ｔｉ）膜８を形成する。
り全面チタン（Ｔｉ）膜８を形成する。
次に、例えば８００℃程度の温度でアニールを行うこと
により、Ｔｉ膜８とこのＴｉ膜８が直接接しているゲー
ト電極４、ソース領域６及びドレイン領域７とを反応さ
せる。これによって、これらのゲート電極４、ソース領
域６及びドレイン領域７の表面がシリサイド化される。
により、Ｔｉ膜８とこのＴｉ膜８が直接接しているゲー
ト電極４、ソース領域６及びドレイン領域７とを反応さ
せる。これによって、これらのゲート電極４、ソース領
域６及びドレイン領域７の表面がシリサイド化される。
この後、未反応のＴｉ膜８をエッチング除去する。この
ようにして、第１図Ｃに示すように、ゲート電極４、ソ
ース領域６及びドレイン領域７の表面にそれぞれＴｉＳ
ｉ．膜９ａ〜９Ｃが形成される。これらのＴｉＳｉ．膜
９ａ〜９Ｃの膜厚は例えば１０００人程度である。これ
らのＴｉＳｉ．膜９ａ〜９Ｃにより、ゲート電極４、ソ
ース領域６及びドレイン領域７のシート抵抗の低減を図
ることができる。
ようにして、第１図Ｃに示すように、ゲート電極４、ソ
ース領域６及びドレイン領域７の表面にそれぞれＴｉＳ
ｉ．膜９ａ〜９Ｃが形成される。これらのＴｉＳｉ．膜
９ａ〜９Ｃの膜厚は例えば１０００人程度である。これ
らのＴｉＳｉ．膜９ａ〜９Ｃにより、ゲート電極４、ソ
ース領域６及びドレイン領域７のシート抵抗の低減を図
ることができる。
なお、上述のアニールは例えば赤外線（ＩＲ）アニール
により行うことも可能である。
により行うことも可能である。
次に第１図Ｄに示すように、例えばＣＶＤにより全面に
例えばリンシリケートガラス（ＰＳＧ）膜のような層間
絶縁膜１０を形成し、さらにこの層間絶縁膜１０の上に
例えばスパッタや蒸膜により例えばＡＩ膜のような後述
のレーザビームＢに対する反射膜ｌ１を形成した後、リ
ソグラフィーによりこの反射膜１１の上に所定形状のレ
ジストパターンｌ２を形成する。
例えばリンシリケートガラス（ＰＳＧ）膜のような層間
絶縁膜１０を形成し、さらにこの層間絶縁膜１０の上に
例えばスパッタや蒸膜により例えばＡＩ膜のような後述
のレーザビームＢに対する反射膜ｌ１を形成した後、リ
ソグラフィーによりこの反射膜１１の上に所定形状のレ
ジストパターンｌ２を形成する。
次に、このレジストパターンｌ２をマスクとして反射膜
】１及び層間絶縁膜１０の所定部分を例えばＲＩＥによ
りエッチングして、第１図Ｅに示すようにコンタクトホ
ールＣ，−Ｃ．を形成する。
】１及び層間絶縁膜１０の所定部分を例えばＲＩＥによ
りエッチングして、第１図Ｅに示すようにコンタクトホ
ールＣ，−Ｃ．を形成する。
この後、レジストパターン１２を除去する。
次に第１図Ｆに示すように、Ｎを含む雰囲気、例えばＮ
，ガスやアンモニア（Ｎ Ｈ ｓ）ガス中（７０ＱｍＴ
ｏｒｒ）で全面にレーザビームＢを照射する。このレー
ザビームＢとしては、例えばＸｅＣｌエキシマーレーザ
のようなエキシマーレーザによるパルスレーザビーム（
波＆３ ０ ８ ｎ ｍ） ヲ用いることができる。こ
の場合、レーザビームＢの照射エネルギー密度は１４０
０〜２２００ｍＪ／ ｃ ｍ ”に設定する。そして、
反射膜ｌ１に入射したレーザビームＢは反射されるため
、結果的に反射膜１１で覆われていないコンタクトホー
ルＣ，−Ｃ．内部のＴ ＋ Ｓ ｒ ＊膜９ａ〜９ｃに
のみレ−ｆビ−ＡＢが照射される一このレーザビームＢ
の照射によってコンタクトホールＣＩ〜Ｃ３内部のＴｉ
Ｓｉ，膜９ａ〜９ｃのみが局所的に高温に加熱され、こ
の部分がレーザビームＢの照射により分解された雰囲気
ガス中のＮによって所定深さまで窒化される。これによ
って、ＴｉＮ膜１３ａ〜１３ｃがコンタクトホールＣ１
〜Ｃ３に対して自己整合的に形成される。これらのＴｉ
Ｎ膜１３ａ〜１３ｃによって、後述の配線１４ａ−１４
ｃとゲート電極４、ソース領域６及びドレイン領域７と
の反応を防止することができる。なお、この反応を効果
的に防止するためには、これらのＴｉＮ膜１３ａ〜１３
ｃの厚さは例えば５００人程度以上であるのが好ましい
。
，ガスやアンモニア（Ｎ Ｈ ｓ）ガス中（７０ＱｍＴ
ｏｒｒ）で全面にレーザビームＢを照射する。このレー
ザビームＢとしては、例えばＸｅＣｌエキシマーレーザ
のようなエキシマーレーザによるパルスレーザビーム（
波＆３ ０ ８ ｎ ｍ） ヲ用いることができる。こ
の場合、レーザビームＢの照射エネルギー密度は１４０
０〜２２００ｍＪ／ ｃ ｍ ”に設定する。そして、
反射膜ｌ１に入射したレーザビームＢは反射されるため
、結果的に反射膜１１で覆われていないコンタクトホー
ルＣ，−Ｃ．内部のＴ ＋ Ｓ ｒ ＊膜９ａ〜９ｃに
のみレ−ｆビ−ＡＢが照射される一このレーザビームＢ
の照射によってコンタクトホールＣＩ〜Ｃ３内部のＴｉ
Ｓｉ，膜９ａ〜９ｃのみが局所的に高温に加熱され、こ
の部分がレーザビームＢの照射により分解された雰囲気
ガス中のＮによって所定深さまで窒化される。これによ
って、ＴｉＮ膜１３ａ〜１３ｃがコンタクトホールＣ１
〜Ｃ３に対して自己整合的に形成される。これらのＴｉ
Ｎ膜１３ａ〜１３ｃによって、後述の配線１４ａ−１４
ｃとゲート電極４、ソース領域６及びドレイン領域７と
の反応を防止することができる。なお、この反応を効果
的に防止するためには、これらのＴｉＮ膜１３ａ〜１３
ｃの厚さは例えば５００人程度以上であるのが好ましい
。
次に、例えばスパッタや蒸着により全面に例えば．Ａ
Ｊ膜を形成した後、このＡＩ膜をエッチングにより所定
形状にパターンニングして第１１！！ａＨに示すように
配線１４８〜１４ｃを形成し、これによって目的とする
ＭＯＳＬＳＩを完成させる。
Ｊ膜を形成した後、このＡＩ膜をエッチングにより所定
形状にパターンニングして第１１！！ａＨに示すように
配線１４８〜１４ｃを形成し、これによって目的とする
ＭＯＳＬＳＩを完成させる。
以上のように、この実施例によれば、コンタクトホール
Ｃ，〜Ｃ３の部分を除いた層間絶縁膜１０の表面を反射
膜１１で覆い、この状態でＮを含む雰囲気中においてレ
ーザビームＢを照射することによりこれらのコンタクト
ホールＣ．〜Ｃ，の内部におけるＴｉＳｉ．膜９ａ〜９
Ｃのみを局所的に高温に加熱しているので、これらのコ
ンタクトホールＣ．〜Ｃ．の内部におけるＴｉＳｉｔ膜
９ａ〜９ｃの上にこれらのコンタクトホールＣ１〜Ｃ３
に対して自己整合的にＴｉＮ膜１３ａ〜１３Ｃを形成す
ることができる。この場合、レーザビームＢが照射され
ない部分は高温に加熱されないので、窒化が行われない
部分におけるＴｉＳｉ，膜９ａ〜９ｃの表面にヒロック
（ｈｉｌｌｏｃｋ）が形成されたりしてモフォロジーの
劣化が生じることがなく、従って電気的特性の劣化は生
じない。さらにまた、ソース領域６及びドレイン領域７
中の不純物の再拡散が生じることのないので、これらの
ソース領域６及びドレイン領域７が広がることもない。
Ｃ，〜Ｃ３の部分を除いた層間絶縁膜１０の表面を反射
膜１１で覆い、この状態でＮを含む雰囲気中においてレ
ーザビームＢを照射することによりこれらのコンタクト
ホールＣ．〜Ｃ，の内部におけるＴｉＳｉ．膜９ａ〜９
Ｃのみを局所的に高温に加熱しているので、これらのコ
ンタクトホールＣ．〜Ｃ．の内部におけるＴｉＳｉｔ膜
９ａ〜９ｃの上にこれらのコンタクトホールＣ１〜Ｃ３
に対して自己整合的にＴｉＮ膜１３ａ〜１３Ｃを形成す
ることができる。この場合、レーザビームＢが照射され
ない部分は高温に加熱されないので、窒化が行われない
部分におけるＴｉＳｉ，膜９ａ〜９ｃの表面にヒロック
（ｈｉｌｌｏｃｋ）が形成されたりしてモフォロジーの
劣化が生じることがなく、従って電気的特性の劣化は生
じない。さらにまた、ソース領域６及びドレイン領域７
中の不純物の再拡散が生じることのないので、これらの
ソース領域６及びドレイン領域７が広がることもない。
なお、第２図及び第３図は、上記実施例における方法に
より６００〜７００人の厚さのＴｉＳｉ＊膜に照射する
エキシマレーザのエネルギー密度を変化させた場合のコ
ンタクト抵抗及びシート抵抗を測定した結果を示すグラ
フである。なお、両図において示す矢印はエキシマレー
ザを照射しない場合の値を示している。また、第４図は
、ｐ型ＭＯＳトランジスタにおけるリーク電流を、上記
実施例ニよるエキシマレーザのエネルギー密度を変えて
測定した結果を示すグラフである。なお、同図中矢印は
、エキシマレーザを照射しない場合の値を示している。
より６００〜７００人の厚さのＴｉＳｉ＊膜に照射する
エキシマレーザのエネルギー密度を変化させた場合のコ
ンタクト抵抗及びシート抵抗を測定した結果を示すグラ
フである。なお、両図において示す矢印はエキシマレー
ザを照射しない場合の値を示している。また、第４図は
、ｐ型ＭＯＳトランジスタにおけるリーク電流を、上記
実施例ニよるエキシマレーザのエネルギー密度を変えて
測定した結果を示すグラフである。なお、同図中矢印は
、エキシマレーザを照射しない場合の値を示している。
これらグラフが示すように、コンタクト抵抗，シート抵
抗及びリーク電流に対して、レーザ照射条件が大きく影
響を及ぼすことが判る。例えばエキシマレーザのエネル
ギー密度が３０００ｍＪ以上になると抵抗値が非常に高
《なると共に、８０ＱｍＪではリークレベルが、エキシ
マレーザを照射しない場合と同程度となる（〜１０００
ｎＡ）。
抗及びリーク電流に対して、レーザ照射条件が大きく影
響を及ぼすことが判る。例えばエキシマレーザのエネル
ギー密度が３０００ｍＪ以上になると抵抗値が非常に高
《なると共に、８０ＱｍＪではリークレベルが、エキシ
マレーザを照射しない場合と同程度となる（〜１０００
ｎＡ）。
また、１４００ｍＪ〜２２００ｍＪにおいて、コンタク
ト抵抗，シート抵抗及びリーク電流が低く保たれている
ことが判る。
ト抵抗，シート抵抗及びリーク電流が低く保たれている
ことが判る。
次に、第５図は、本発明に係る他の実施例を示している
。
。
本実施例においては、上記した実施例の第ｌ図Ｅに示す
工程の後に、ＴｉＳｉｔ９ａ， ９ｂ，９Ｃ表面上にＳ
ｉ゛を例えば、出力２ ０ Ｋ ｅ Ｖ， ド人を行
ないＴｉＳｉ，の表面をアモルファス層（図中Ｘ印で示
す）を形成する。
工程の後に、ＴｉＳｉｔ９ａ， ９ｂ，９Ｃ表面上にＳ
ｉ゛を例えば、出力２ ０ Ｋ ｅ Ｖ， ド人を行
ないＴｉＳｉ，の表面をアモルファス層（図中Ｘ印で示
す）を形成する。
次に、上記した実施例の第１図Ｆに相当する工程を行な
いＴｉＳｉ．表面の前記アモルファス層をＴｉＮ膜に変
化させる。なお、本工程においては、エキシマレーザの
照射は、パルスショット処理を行なってもよい。また、
注入するイオンはＳｉ゜の他、Ｔｉ゜やＮ゜．等を用い
てもよい。
いＴｉＳｉ．表面の前記アモルファス層をＴｉＮ膜に変
化させる。なお、本工程においては、エキシマレーザの
照射は、パルスショット処理を行なってもよい。また、
注入するイオンはＳｉ゜の他、Ｔｉ゜やＮ゜．等を用い
てもよい。
本実施例においては、形成されたアモルファス層の融点
が低いため、エネルギー効率を向上することが可能とな
る。また、ＴｉＳｉ．表面にイオン注入するのではなく
、Ｓｉ基板上にイオン注入を行なってもよい。本実施例
は、特に径寸法の小さいコンタクトホール（０．３５μ
以下のプロセス）に適用した場合に効果的である。さら
に、アモルファス層の融点が低くなるため、レーザピー
ムの大面積化及びレーザ装置の小型化を可能にする利点
がある。
が低いため、エネルギー効率を向上することが可能とな
る。また、ＴｉＳｉ．表面にイオン注入するのではなく
、Ｓｉ基板上にイオン注入を行なってもよい。本実施例
は、特に径寸法の小さいコンタクトホール（０．３５μ
以下のプロセス）に適用した場合に効果的である。さら
に、アモルファス層の融点が低くなるため、レーザピー
ムの大面積化及びレーザ装置の小型化を可能にする利点
がある。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、上記両実施例においては、高融点金属としてＴ
ｉを用いたが、タングステン（Ｗ），モリブデン（ＭＯ
）等を適用しても同様である。
ｉを用いたが、タングステン（Ｗ），モリブデン（ＭＯ
）等を適用しても同様である。
また、上記実施例においては、最終構造に反射膜ｌ１を
残しているが、この反射膜１ｌは例えば配線１４〜１４
ｃを形成する前に例えばリン酸によりエッチング除去す
ることも可能である。また、この反射膜ｌ１としては、
例えばＴｉ膜のようなバリアメタル膜を用いることも可
能である。さらに、この反射膜ｌ１の代わりにレーザピ
ームＢに対して吸収性のある他の金属膜を用いても、コ
ンタクトホールＣ，−Ｃ３の内部におけるＴｉＳｉ，１
１Ｑ９ａ〜９ＣにのみレーザビームＢを選択的に照射す
ることが可能である。
残しているが、この反射膜１ｌは例えば配線１４〜１４
ｃを形成する前に例えばリン酸によりエッチング除去す
ることも可能である。また、この反射膜ｌ１としては、
例えばＴｉ膜のようなバリアメタル膜を用いることも可
能である。さらに、この反射膜ｌ１の代わりにレーザピ
ームＢに対して吸収性のある他の金属膜を用いても、コ
ンタクトホールＣ，−Ｃ３の内部におけるＴｉＳｉ，１
１Ｑ９ａ〜９ＣにのみレーザビームＢを選択的に照射す
ることが可能である。
また、上述の実施例においては、本発明をＭＯＳトラン
ジスタに適用した場合について説明したが、本発明は、
例えばバイポーラＬＳＩやバイポーラＣＭＯＳＬＳＩの
ようなＭＯＳＬＳＩ以外の半導体集積回路装置の製造に
適用することも可能である。
ジスタに適用した場合について説明したが、本発明は、
例えばバイポーラＬＳＩやバイポーラＣＭＯＳＬＳＩの
ようなＭＯＳＬＳＩ以外の半導体集積回路装置の製造に
適用することも可能である。
［発明の効果］
以上述べたように、本発明によれば、窒素を含む雰囲気
中で高融点金属シリサイド膜にレーザビームを選択的に
照射することにより高融点金属窒化物膜を形成するよう
にしているので、レーザビームが照射されない部分は高
温に加熱されず、従って、高融点金属シリサイド膜の表
面のモフォロジーの劣化や不純物の再拡散が生じるのを
防止することかできる。
中で高融点金属シリサイド膜にレーザビームを選択的に
照射することにより高融点金属窒化物膜を形成するよう
にしているので、レーザビームが照射されない部分は高
温に加熱されず、従って、高融点金属シリサイド膜の表
面のモフォロジーの劣化や不純物の再拡散が生じるのを
防止することかできる。
また、本発明によれば、コンタクト抵抗，シート抵抗及
びリーク電流を低《保てる効果がある。
びリーク電流を低《保てる効果がある。
第ｌ図Ａ〜第ｌ図Ｈは本発明の実施例によるＭｏＳトラ
ンジスタの製造方法を工程順に示す断面図、第２図はエ
キシマレーザのエネルギー密度とコンタクト抵抗との関
係を示すグラフ、第３図はエキシマレーザのエネルギー
密度とシート抵抗との関係を示すグラフ、第４図はエキ
シマレーザのエネルギー密度とリーク電流の関係を示す
グラフ、第５図は本発明の他の実施例を示す断面図であ
る。 ｌ・・・半導体基板、２・・・フィールド絶縁膜、４・
・・ゲート電極、６・・・ソース領域、７・・・ドレイ
ン領域、８・ Ｔｉ膜、９ ａ〜９ ｃ−・−Ｔ ｉ
Ｓ ｉ ，膜、１１・・・反射膜、１３ａ−ｌ３ｃ−Ｔ
ｉ Ｎ膜、１４〜１４Ｃ・・・配線、０１〜Ｃ，・・
・コンタクトホール。 実施例 第１図Ａ 実施例 第１図Ｂ 第１図Ｄ 実１例 Ｂレーザーと一二 ＄ −実施例 第１図Ｆ 第１ 図Ｇ 一実施例 第１図Ｈ エネルギー（ｍｊ） エキシマレーザのエネルギー密度とリーク電流を示すグ
ラフ第４図 他の１ｊ施例 第５図
ンジスタの製造方法を工程順に示す断面図、第２図はエ
キシマレーザのエネルギー密度とコンタクト抵抗との関
係を示すグラフ、第３図はエキシマレーザのエネルギー
密度とシート抵抗との関係を示すグラフ、第４図はエキ
シマレーザのエネルギー密度とリーク電流の関係を示す
グラフ、第５図は本発明の他の実施例を示す断面図であ
る。 ｌ・・・半導体基板、２・・・フィールド絶縁膜、４・
・・ゲート電極、６・・・ソース領域、７・・・ドレイ
ン領域、８・ Ｔｉ膜、９ ａ〜９ ｃ−・−Ｔ ｉ
Ｓ ｉ ，膜、１１・・・反射膜、１３ａ−ｌ３ｃ−Ｔ
ｉ Ｎ膜、１４〜１４Ｃ・・・配線、０１〜Ｃ，・・
・コンタクトホール。 実施例 第１図Ａ 実施例 第１図Ｂ 第１図Ｄ 実１例 Ｂレーザーと一二 ＄ −実施例 第１図Ｆ 第１ 図Ｇ 一実施例 第１図Ｈ エネルギー（ｍｊ） エキシマレーザのエネルギー密度とリーク電流を示すグ
ラフ第４図 他の１ｊ施例 第５図
Claims (1)
- （１）高融点金属シリサイド膜と、該高融点金属シリサ
イド膜上に形成された高融点金属窒化物膜とを有する半
導体装置の製造方法において、Ｎ（窒素）を含む雰囲気
中で前記高融点金属シリサイド膜に、エネルギー密度１
４００〜２２００ｍＪ／ｃｍ＾２のレーザビームを選択
的に照射することにより前記高融点金属窒化物膜を形成
するようにしたことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057571A JP2864518B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057571A JP2864518B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237026A true JPH02237026A (ja) | 1990-09-19 |
| JP2864518B2 JP2864518B2 (ja) | 1999-03-03 |
Family
ID=13059532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057571A Expired - Fee Related JP2864518B2 (ja) | 1989-03-09 | 1989-03-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864518B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583052B2 (en) | 2001-09-05 | 2003-06-24 | Hynix Semiconductor Inc. | Method of fabricating a semiconductor device having reduced contact resistance |
| WO2010042121A1 (en) * | 2008-10-09 | 2010-04-15 | Sionyx Inc. | Method for contact formation in semiconductor device |
| FR2992957A1 (fr) * | 2012-07-09 | 2014-01-10 | Saint Gobain | Procede de depot de couches minces avec etape de traitement sous atmosphere controlee et produit obtenu |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US9673250B2 (en) | 2013-06-29 | 2017-06-06 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9741761B2 (en) | 2010-04-21 | 2017-08-22 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9762830B2 (en) | 2013-02-15 | 2017-09-12 | Sionyx, Llc | High dynamic range CMOS image sensor having anti-blooming properties and associated methods |
| US9761739B2 (en) | 2010-06-18 | 2017-09-12 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| US9905599B2 (en) | 2012-03-22 | 2018-02-27 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US10244188B2 (en) | 2011-07-13 | 2019-03-26 | Sionyx, Llc | Biometric imaging devices and associated methods |
| US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186531A (ja) * | 1986-02-03 | 1987-08-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 滑らかな界面を有する集積回路構造を製造するための方法およびそのための装置 |
| JPS62298109A (ja) * | 1986-06-18 | 1987-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1989
- 1989-03-09 JP JP1057571A patent/JP2864518B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186531A (ja) * | 1986-02-03 | 1987-08-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 滑らかな界面を有する集積回路構造を製造するための方法およびそのための装置 |
| JPS62298109A (ja) * | 1986-06-18 | 1987-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US6583052B2 (en) | 2001-09-05 | 2003-06-24 | Hynix Semiconductor Inc. | Method of fabricating a semiconductor device having reduced contact resistance |
| US10741399B2 (en) | 2004-09-24 | 2020-08-11 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| WO2010042121A1 (en) * | 2008-10-09 | 2010-04-15 | Sionyx Inc. | Method for contact formation in semiconductor device |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US10361232B2 (en) | 2009-09-17 | 2019-07-23 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US10229951B2 (en) | 2010-04-21 | 2019-03-12 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9741761B2 (en) | 2010-04-21 | 2017-08-22 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US10505054B2 (en) | 2010-06-18 | 2019-12-10 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| US9761739B2 (en) | 2010-06-18 | 2017-09-12 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| US9666636B2 (en) | 2011-06-09 | 2017-05-30 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US10269861B2 (en) | 2011-06-09 | 2019-04-23 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US10244188B2 (en) | 2011-07-13 | 2019-03-26 | Sionyx, Llc | Biometric imaging devices and associated methods |
| US10224359B2 (en) | 2012-03-22 | 2019-03-05 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| US9905599B2 (en) | 2012-03-22 | 2018-02-27 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| FR2992957A1 (fr) * | 2012-07-09 | 2014-01-10 | Saint Gobain | Procede de depot de couches minces avec etape de traitement sous atmosphere controlee et produit obtenu |
| US9762830B2 (en) | 2013-02-15 | 2017-09-12 | Sionyx, Llc | High dynamic range CMOS image sensor having anti-blooming properties and associated methods |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US10347682B2 (en) | 2013-06-29 | 2019-07-09 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US9673250B2 (en) | 2013-06-29 | 2017-06-06 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US11069737B2 (en) | 2013-06-29 | 2021-07-20 | Sionyx, Llc | Shallow trench textured regions and associated methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2864518B2 (ja) | 1999-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646426A (en) | Method of producing MOS FET type semiconductor device | |
| US5840626A (en) | Semiconductor device and method of manufacturing the same | |
| US5913139A (en) | Method of manufacturing a semiconductor device with local interconnect of metal silicide | |
| JPH065536A (ja) | 半導体装置の製造方法 | |
| JPH02237026A (ja) | 半導体装置の製造方法 | |
| US7538030B2 (en) | Semiconductor device and method of manufacturing same | |
| JPH07142726A (ja) | 電界効果型トランジスタの製造方法 | |
| US6057215A (en) | Process for forming a refractory metal silicide film having a uniform thickness | |
| JP2821598B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3119190B2 (ja) | 半導体装置の製造方法 | |
| US6340617B1 (en) | Manufacture of semiconductor device | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP2948486B2 (ja) | 半導体素子の製造方法 | |
| JP2910064B2 (ja) | 半導体装置の製造方法 | |
| JPH0766152A (ja) | 半導体装置の製造方法 | |
| JP2926897B2 (ja) | 半導体装置の製造方法 | |
| JP3297770B2 (ja) | 半導体装置の製造方法 | |
| JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
| JPH02260630A (ja) | 半導体装置の製造方法 | |
| US20030022489A1 (en) | Method of fabricating high melting point metal wiring layer, method of fabricating semiconductor device and semiconductor device | |
| JPH0897420A (ja) | 半導体装置及びその製造方法 | |
| JPH0629310A (ja) | 半導体装置及びその製造方法 | |
| KR20010084418A (ko) | 반도체 소자의 제조 방법 | |
| JP2785734B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |