JPH0223669A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0223669A JPH0223669A JP17412788A JP17412788A JPH0223669A JP H0223669 A JPH0223669 A JP H0223669A JP 17412788 A JP17412788 A JP 17412788A JP 17412788 A JP17412788 A JP 17412788A JP H0223669 A JPH0223669 A JP H0223669A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- concentration diffusion
- trench
- low concentration
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000002784 hot electron Substances 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はトレンチ・ゲー)MOS FgTの少くとも
ドレイン拡散層構造に関する。
ドレイン拡散層構造に関する。
[従来の技術]
従来、トレンチ・ゲートMO3
FETの拡散
層構造は第2図に要部の断面図で示す如く、Si基板1
10表面に形成されたトレンチ部にはゲート酸化膜12
及びゲート電極16が形成されてゲート領域を形成して
成り、該ゲート領域に隣接した81基板110表面から
ソース及びドレインの拡散層14.14’が形成されて
成るのが通例であった。
10表面に形成されたトレンチ部にはゲート酸化膜12
及びゲート電極16が形成されてゲート領域を形成して
成り、該ゲート領域に隣接した81基板110表面から
ソース及びドレインの拡散層14.14’が形成されて
成るのが通例であった。
[発明が解決しようとする課題]
しかし、上記従来技術によると、トレンチ・ゲ−)MO
S FETのドレイン拡散層からのホット・エレクト
ロンが多量に発生し、ゲート酸化膜に捕獲されて、しき
い値変動を起すと云う課題があった。
S FETのドレイン拡散層からのホット・エレクト
ロンが多量に発生し、ゲート酸化膜に捕獲されて、しき
い値変動を起すと云う課題があった。
本発明は、かかる従来技術の課題をなくシ、トレンチ・
ゲー)MOS FETに於て、ホット・エレクトロン
の発生の少ないドレイン拡散層構造を提供する事を目的
とする。
ゲー)MOS FETに於て、ホット・エレクトロン
の発生の少ないドレイン拡散層構造を提供する事を目的
とする。
[課題を解決するだめの手段]
上記課題を解決するために、本発明は半導体装置に関し
、トレンチ・ゲートMO3PETのトレンチ・ゲート部
に隣接する少くともドレイン拡散層には低濃度拡散層を
設け、該低濃度拡散層に隣接して高濃度拡散層を形成す
る手段をとる。
、トレンチ・ゲートMO3PETのトレンチ・ゲート部
に隣接する少くともドレイン拡散層には低濃度拡散層を
設け、該低濃度拡散層に隣接して高濃度拡散層を形成す
る手段をとる。
[実施例]
以下、実施例により本発明を詳述する。
第1図は本発明の一実施例を示すトレンチ・ゲートMO
8PETの要部の断面図である。すなわち、Si基板1
の表面には、トレンチが形成され、該トレンチ内にゲー
ト酸化膜2、及びゲート電極3が形成されてトレンチ・
ゲート領域となし、該トレンチ・ゲート領域にはSi基
板10表面に於て隣接して低濃度拡散層5,5′をイオ
ン打込み等により形成し、該低濃度拡散層5,5′に隣
接して、高濃度のソース及びドレインとなる拡散層4,
4′を低濃度拡散層5,5′はマスクしてイオン打込み
等にて形成して成る。尚低濃度拡散層5,5′は、いず
れか一方をドレイン領域とすれば、ドレイン領域のみに
形成し、ソース領域には必ずしも必要なものではない。
8PETの要部の断面図である。すなわち、Si基板1
の表面には、トレンチが形成され、該トレンチ内にゲー
ト酸化膜2、及びゲート電極3が形成されてトレンチ・
ゲート領域となし、該トレンチ・ゲート領域にはSi基
板10表面に於て隣接して低濃度拡散層5,5′をイオ
ン打込み等により形成し、該低濃度拡散層5,5′に隣
接して、高濃度のソース及びドレインとなる拡散層4,
4′を低濃度拡散層5,5′はマスクしてイオン打込み
等にて形成して成る。尚低濃度拡散層5,5′は、いず
れか一方をドレイン領域とすれば、ドレイン領域のみに
形成し、ソース領域には必ずしも必要なものではない。
[発明の効果]
本発明によりトレンチ・ゲートMOSFETのホット・
エレクトロン発生によるしきい値電圧の変動を押えるこ
とができる効果がある。
エレクトロン発生によるしきい値電圧の変動を押えるこ
とができる効果がある。
第1図は本発明の一実施例を示すトレンチ・ゲ−)MO
S FETの要部の断面図であり、第2図は従来技術
を示すトレンチ・グー)MOS 111Tの要部の断
面図である。 1.11・・・・・・S1基板 2.12・・・・・・ゲート酸化膜 3.13・・・・・・ゲート電極 4@4’ t 14,14’・・・・・・拡散層5.
51・・・・・・低濃度拡散層
S FETの要部の断面図であり、第2図は従来技術
を示すトレンチ・グー)MOS 111Tの要部の断
面図である。 1.11・・・・・・S1基板 2.12・・・・・・ゲート酸化膜 3.13・・・・・・ゲート電極 4@4’ t 14,14’・・・・・・拡散層5.
51・・・・・・低濃度拡散層
Claims (1)
- 半導体基板表面にはトレンチ・ゲートMOSFETが形
成されるに際し、該トレンチ・ゲートの前記半導体表面
に隣接して少くともドレイン拡散層を低濃度拡散層を設
け、該低濃度拡散層に隣接して高濃度拡散層を設けて成
る事を特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17412788A JPH0223669A (ja) | 1988-07-12 | 1988-07-12 | 半導体装置 |
KR1019890007221A KR0173111B1 (ko) | 1988-06-02 | 1989-05-30 | 트렌치 게이트 mos fet |
US07/360,486 US5142640A (en) | 1988-06-02 | 1989-06-02 | Trench gate metal oxide semiconductor field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17412788A JPH0223669A (ja) | 1988-07-12 | 1988-07-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0223669A true JPH0223669A (ja) | 1990-01-25 |
Family
ID=15973129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17412788A Pending JPH0223669A (ja) | 1988-06-02 | 1988-07-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0223669A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5453635A (en) * | 1994-08-23 | 1995-09-26 | United Microelectronics Corp. | Lightly doped drain transistor device having the polysilicon sidewall spacers |
-
1988
- 1988-07-12 JP JP17412788A patent/JPH0223669A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5453635A (en) * | 1994-08-23 | 1995-09-26 | United Microelectronics Corp. | Lightly doped drain transistor device having the polysilicon sidewall spacers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
JPS63102264A (ja) | 薄膜半導体装置 | |
JPH04152536A (ja) | Mis型半導体装置の製造方法 | |
JPS59144175A (ja) | 電界効果トランジスタの製造方法 | |
JPH0223669A (ja) | 半導体装置 | |
JPH02298023A (ja) | 半導体装置の製造方法 | |
JPH02292833A (ja) | Lddトランジスタ | |
JPS6025028B2 (ja) | 半導体装置の製造方法 | |
JPS5916379A (ja) | Mos型電界効果トランジスタおよびその製造方法 | |
JP3526090B2 (ja) | 半導体装置の製造方法 | |
JP2856166B2 (ja) | Mosfetおよびその製造方法 | |
JPS63132478A (ja) | 表面超格子mis型fet | |
JPH0475388A (ja) | 半導体装置およびその製造方法 | |
JPH0244734A (ja) | Misトランジスタの製造方法 | |
JPH0251278A (ja) | 二重拡散型電界効果半導体装置の製造方法 | |
JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
JPH02219237A (ja) | Mis型半導体装置 | |
JPH06140628A (ja) | 半導体装置及びその製造方法 | |
JPS6014512B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
JP2682426B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0736441B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
JPS62159470A (ja) | Mosfetの製造方法 | |
JPH02156678A (ja) | 電界効果トランジスタ及びその製造方法 | |
JPS63136669A (ja) | 半導体装置 | |
JPH0319212A (ja) | 半導体装置の製造方法 |