JPH02235119A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｐｎｐ　｝ランジスタを直列制御素子として
用いた直列制御型の電源回路に関するものである。

〔従来の技術〕

ｐｎｐ　｝ランジスタによる直列制御型の電源回路の一
例を第２図に示す。

この電源回路は、直流電源ｌと負荷２との間にｐｎｐ　
｝ランジスタからなる制御用トランジスタＴｒ，のエミ
ッターコレクタ間を直列に接続した定電圧回路であり、
以下に説明するように、この制御用トランジスタＴｒ＋
のベースに流れるドライブ電流を制御することにより負
荷２に一定の出力電圧を供給するようになっている。

制御用トランジスタＴｒ＋の出力側には、抵抗Ｒ．と抵
抗Ｒ２からなる分圧抵抗回路３が負荷２に並列に接続さ
れている。そして、この分圧抵抗回路３における抵抗Ｒ
１と抵抗Ｒ２との接続点は、差動アンプ４における帰還
電圧入力Ｂに接続されている。また、差動アンプ４にお
ける基準電圧入力Ａには、基準電圧源５が接続されてい
る。従って、この差動アンプ４は、基準電圧入力Ａに基
準電圧源５の基準電圧が入力されると共に、帰還電圧入
力Ｂに電源回路の出力電圧を分圧抵抗回路３で分圧した
帰還電圧が入力され、これら基準電圧と帰還電圧との差
を増幅して差動増幅出力Ｃ−Ｄから出力することになる
． 上記差動アンプ４の差動増幅出力Ｃ−Ｄは、前記制御用
トランジスタＴｒ，のベースと保護回路６との間に介し
て接続され、この制御用トランジスタＴｒｔのドライブ
電流を制御するようになっている。従って、この電源回
路は、制御用トランジスタＴｒ＋に電源回路の出力電圧
を負帰還し、前記のように負荷２に供給される出力電圧
が常に一定に保たれるようにフィードバック制御を行う
ことになる。

なお、上記保護回路６は、過電流保護回路、短絡保護回
路、過熱保護回路及び過電圧保護回路等からなり、この
電源回路や負荷２を保護するための回路である。

上記電源回路における従来の差動アンプ４を第３図に基
づいて説明する。

第２図で示した基準電圧入力Ａと帰還電圧入力Ｂは、そ
れぞれ差動増幅回路７におけるｎｐｎ　｝ランジスタＴ
ｒ２・Ｔｒ３のベースに接続されている。

このｎｐｎ　トランジスタＴｒ．・Ｔｒ３は、ほぼ等し
い特性を有するトランジスタであり、エミックが共通の
エミッタ抵抗Ｒ３を介して接地電源ＧＮＤに接続される
と共に、各コレクタがそれぞれ第１出力線１０及び第２
出力１１１に接続されている。また、これらの出力線１
０・１１は、ｐｎｐ　｝ランシスタＴ　ｒ　ａ・Ｔｒｓ
からなるカレントミラー回路８を介し、さらにそれぞれ
抵抗Ｒ４　・Ｒ５を介して電源ＶＣＣに接続されている
．この結果、差動増幅回路７は、基準電圧入力Ａと帰還
電圧入力Ｂに入力された基準電圧と帰還電圧との差を出
力線１０・１１間に出力することになり、差動アンプ４
の入力段を構成する。

上記差動増幅回路７におけるｎｐｎ　トランジスタＴｒ
．のコレクタに接続する第２出力線１１は、ダーリント
ン回路９におけるｎｐｎ　｝ランジスタＴｒ．のベース
にも接続されている。このダーリントン回路９は、２個
のロｐｎ｝ランジスタＴｒａ・Ｔｒ−ｒを複合接続した
回路であり、差動アンプ４の出力段を構成することにな
る．そして、このダーリントン回路９におけるｎｐｎ　
トランジスタＴｒ，のコレクタとエミッタがそれぞれ前
記差動増幅出力Ｃ−Ｄとなる。なお、差動増幅回路７に
おけるｎｐｎ　｝ランジスタＴｒ３のコレクターヘース
間に接続されたコンデンサＣは、発振防止用コンデンサ
である。

上記従来の差動アンプ４の動作を説明する。

第２図に示す負荷２の変動等により電源回路の出力電圧
が所定電圧より低下した場合、分圧抵抗回路３で分圧さ
れた帰還電圧も基準電圧源５の基準電圧より低下するこ
とになる。すると、差動アンプ４は、帰還電圧入力Ｂに
入力された帰還電圧が基準電圧入力Ａに入力された基準
電圧よりも低くなるので、差動増幅回路７におけるｎｐ
ｎ　｝ランジスタＴｒ３のコレクターエミッタ間に流れ
る電流が減少し、ダーリントン回路９におけるｎｐｎ　
｝ランジスタＴｒ＝のコレ久ターエミッタ間を流れる電
流を増加させる。従って、制御用トランジスタＴｒｌの
ドライブ電流が増加するので、出力電圧も上昇すること
になる。

また、第２図に示す負荷２の変動等により電源回路の出
力電圧が所定電圧よりも高くなった場合には、上記帰還
電圧も基準電圧より上昇することになる。すると、差動
アンプ４は、差動増幅回路？におけるｎｐｎ　｝ランジ
スタＴｒ．のコレクターエミッタ間に流れる電流が増加
され、ダーリントン回路９におけるｎｐｎ　｝ランジス
タＴｒｙのコレクターエミッタ間を流れる電流を減少さ
せる。従って、第２図における制御用トランジスタＴｒ
．のドライブ電流が減少するので、出力電圧も低下する
ことになる． この結果、差動アンプ４は、電源回路の出力電圧が常に
一定に保たれるように制御用トランジスタＴｒ．に負帰
還を加えることができる。

〔発明が解決しようとする課題〕

ところが、上記第３図に示す差動アンプ４を用いたので
は、温度上昇によるトランジスタのベースーエミッタ間
電圧ＶＳｔの低下により、無負荷高温時に電源回路の出
力電圧が異常に上昇するという問題点が発生していた。

即ち、トランジスタのベースーエミツタ間電圧ｖ１■は
、負の温度特性を有し、温度の上昇に伴って電圧が低下
することになる。そこで、無負荷時に温度が上昇すると
、この電圧ｖ０の低下により、ダーリントン回路９にお
けるｎｐロトランジスタＴｒ．のベース電位が低《なる
．ところが、帰還電圧入力Ｂに入力される帰還電圧は、
温度にかかわらず一定となる基準電圧源５の基準電圧と
同電位に保たれるために、温度上昇が大きくなると、こ
のｎｐｎ　｝ランジスタＴｒ．のベース電位よりも相対
的に高くなる。このため、差動増幅回路７におけるｎｐ
ｎ　｝ランジスタＴｒ，がベースーコレクタ間に順方向
のバイアスを加えられて飽和するので、帰還電圧に基づ
く差動アンプ４によるフィードバック制御が働かなくな
る。

また、上記のようにダーリントン回路９におけるｎｐｎ
トランジスタＴｒ．のベース電位が低下すると、カレン
トミラー回路８におけるｐｎｐトランジスタＴｒ５から
の流入電流が増加し、制御用トランジスタＴｒ．のドラ
イブ電流も増加することになる。すると、電源回路の出
力電圧が上昇し、それに伴って、帰還電圧も上昇するの
で、上記ｎｐｎ　｝ランジスタＴｒ３におけるベースー
コレクタ間の順方向バイアス電圧がさらに高くなる。そ
して、このように順方向バイアス電圧がさらに高《なる
と、ｎｐｎ　｝ランジスタＴｒ．のベースーコレクタ間
を介して帰還電圧入力Ｂからもダーリントン回路９に電
流が流れ込むようになる． この結果、無負荷高温時には、差動アンプ４による制御
用トランジスタＴ　ｒ　１のフィードバック制御が正帰
還ループを構成することになり、電源回路の出力電圧が
直流電源ｌの電圧からＷＩＩ御用トラ．ンジスタＴｒ．
の飽和電圧を差し引いた値まで急上昇するという異常を
発生することになる。

〔課題を解決するための手段〕

本発明に係る電源回路は、上記課題を解決するために、
２個のトランジスタの各ベースの入力電圧の差をそれぞ
れ一端が抵抗を介して電源に接続され他端が各コレクタ
に接続された第１出力線と第２出力線との間に出力する
差動増幅回路と、この差動増幅回路の差動出力を複合接
続された２個のトランジスタによって増幅するダーリン
トン回路とからなる差動アンプを有し、この差動アンプ
における差動増幅回路の２入力にそれぞれ出力電圧に随
伴して変化する帰還電圧と所定の基準電圧とを入力し、
ダーリントン回路の出力によってｐｎｐ｝ランジスタか
らなる直列制御素子を制御することにより上記出力電圧
を基準電圧に応じた一定電圧に保つ電源回路において、
それぞれ一端が抵抗を介して電源に接続され、他端が接
地された第３出力線と第４出力線とが設けられると共に
、差動増幅回路における第１出力線が第１カレントミラ
ー回路を介して第４出力線に接続され、第２出力線が第
２カレントミラー回路を介して第３出力線に接続され、
この第３出力線の第２カレントミラー回路と接地間が第
３カレントミラー回路を介して第４出力線の第１カレン
トミラー回路と接地間に接続され、かつ、この第４出力
線における第１カレントミラー回路と第３カレントミラ
ー回路との間にダーリントン回路における初段のトラン
ジスタのベースが接続された差動アンプを有することを
特徴としている． 〔作　用〕 差動アンプにおける差動増幅回路の一方のトランジスタ
のベースに入力される基準電圧と他方のトランジスタの
ベースに入力される帰還電圧とが一致する場合には、こ
の２個のトランジスタの動作状態が等しくなり第１出力
線と第２出力線との間に差動出力が現れない． しかしながら、帰還電圧が基準電圧よりも高くなると、
この帰還電圧を入力するトランジスタを通じて第２出力
線に流れる電流が増加する。すると、第２カレントミラ
ー回路を介して第３出力線に流れる電流が増加し、さら
に第３カレントミラー回路を介して第４出力線に流れる
電流も増加することになる。ところが、第１出力線に流
れる電流は相対的に減少するので、第１カレントミラー
回路を介して第４出力線に流れる電流も減少することに
なる。従って、第４出力線におけるこれらカレントミラ
ー回路の間に接続されたダーリントン回路では、第１カ
レントミラー回路側からの電流の流入が制限されると共
に、第３カレントミラー回路側に電流を引き抜かれるこ
とになり、差動アンプの出力が低下する。

また、帰還電圧が基準電圧よりも低くなると、この帰還
電圧を入力するトランジスタを通じて第２出力線に流れ
る電流が減少する。すると、第２カレントミラー回路を
介して第３出力線に流れる電流が減少し、さらに第３カ
レントミラー回路を介して第４出力線に流れる電流も減
少することになる。ところが、第１出力線に流れる電流
は相対的に増加するので、第１カレントミラー回路を介
して第４出力線に流れる電流も増加することになる。従
って、第４出力線においては第１カレントミラー回路側
からの電流が第３カレントミラー回路で制限されるので
、これらカレントミラー回路の間に接続されたダーリン
トン回路に流れ込む電流が増加し、差動アンプの出力が
向上する。

この結果、電源回路の直列制御素子には、この差動アン
プを介して出力電圧が負帰還されるので、この出力電圧
を基準電圧に応じた一定電圧に保つことができる。

ここで、無負荷時に温度が上昇すると、トランジスタの
ベースーエミッタ間電圧ＶＩＩＥの低下により、ダーリ
ントン回路における初段のトランジスタのベース電位が
低くなる。ところが、このダーリントン回路における初
段のトランジスタのベースと差動増幅回路における帰還
電圧を入力する他方のトランジスタのコレクタとは、第
２カレントミラー回路と第３カレントミラー回路とを介
して分離されている。また、ダーリントン回路における
初段のトランジスタのベース電位は、少なくとも２段の
トランジスタを介して接地されるので、最低でも電圧■
．の２倍以上の電位を有する。これに対して、第３カレ
ントミラー回路における第４出力線側は、１段のトラン
ジスタを介して接地されるので、電圧Ｖ０以上の電位を
有する。このため、無負荷高温時にダーリントン回路に
おける初段のトランジスタのベース電位が低くなったと
しても、このダーリントン回路に電流が流入するという
おそれがなくなる． 従って、無負荷高温時に差動アンプによるフィードバッ
ク制御が正帰還となって出力電圧が異常に上昇するとい
うことがなくなる。

また、上記のように第３カレントミラー回路の動作点が
低下しダイナミックレンジが拡大するので、リップル除
去率の向上を図ることができるようになる。

〔実施例〕

本発明の一実施例を第１図に基づいて説明すれば、以下
の通りである。

本実施例では、前記第２図で例示した直列制御型の電源
回路と同じ構成のものを示す。この電源回路は、直流電
−ｔＡ１と負荷２との間にｐｎｐ　｝ランジスタからな
る制御用トランジスタＴｒ＋のエミソターコレクタ間を
直列に接続した定電圧回路であり、分圧抵抗回路３で分
圧した帰還電圧と基準電圧源５の基準電圧との差を差動
アンプ４で増幅して上記制御用トランジスタＴｒｌのベ
ースに流れるドライブ電流を制御することにより、負荷
２に一定の出力電圧を供給するようになっている。

本実施例の電源回路における差動アンプ４の構成を第１
図に基づいて説明する。なお、説明の便宜上、前記第３
図に示した従来例と同一の機能を有する構成部材には、
同じ符号を付記する。

第２図で示した基準電圧入力Ａと帰還電圧入力Ｂは、そ
れぞれ差動増幅回路７におけるｎｐｎ　｝ランジスタＴ
　ｒ　ｔ・Ｔｒ，１のベースに接続されている。

このｎｐｎ　｝ランジスタＴｒｚ・Ｔｒ，は、ほぼ等し
い特性を有するトランジスタであり、エミッタが共通の
エミッタ抵抗Ｒ，を介して接地電源ＧＮＤに接続されて
いる。二〇差動増幅回路７におけるｎｐｎトランジスタ
Ｔｒｚのコレクタは、一端が抵抗Ｒｌ＋を介して電源Ｖ
ＣＣに接続された第１出力線ｌＯの他端に接続されてい
る。また、ｎｐｎ　｝ランジスタＴｒ．のコレクタは、
一端が抵抗ＲＩ２を介して電源ＶＣＣに接続された第２
出力線１１の他端に接続されている。従って、この差動
増幅回路７は、基準電圧入力Ａと帰還電圧入力Ｂに入力
された基準電圧と帰還電圧との差を第１出力線１０と第
２出力線１１との間に出力することになり、差動アンプ
４の入力段を構成する。なお、この差動増幅回路７は、
エミッタ抵抗Ｒ，に代えて定電流回路を接続することも
できる。

？記差動増輻回路７におけるｎｐｎ　｝ランジスタＴｒ
ｚのコレクタに接続する第１出力線１０は、第１カレン
トミラー回路１２を介して第４出力線１６に接続されて
いる。また、ｎｐｎ　トランジスタＴｒ３のコレクタに
接続する第２出，力線１１は、第２カレントミラー回路
１３を介して第３出力線１５に接続されている。この第
３出力線１５は、一端が抵抗Ｒｌｆｆを介して電源ＶＣ
Ｃに接続されると共に、他端が接地電源ＧＮＤに接続さ
れた回路である。

また、第４出力線１６は、一端が抵抗Ｒｌ４を介して電
源ＶＣＣに接続されると共に、他端が接地電源ＧＮＤに
接続された回路である。そして、これら第３出力線ｌ５
と第４出力線１６とは、それぞれ第２カレントミラー回
路１３より接地電源ＧＮＤ側と第１カレントミラー回路
１２より接地電源ＧＮＤとが第３カレントミラー回路１
４を介して接続されている。

第１カレントミラー回路１２は、互いにベース同士が接
続された２個のｐｎｐ　トランジスタＴｒ．・Ｔｒ＋■
によって構成され、ｐｎｐ　｝ランジスタＴｒｌｌ　の
コレクターエミッタ間が第１出力線１０上に介入される
と共に、ｐｎｐトランジスタＴｒ＋ｚのコレクターエミ
ッタ間が第４出力線Ｉ６上に介入されている。また、こ
のｐｎｐ　｝ランジスタＴｒ，，は、コレクターベース
間が接続されている。従って、第４出力線１６には、こ
の第１カレントミラー回路１２によって第１出力線１０
と等しい電流が流れ込む。

第２カレントミラー回路１３は、互いにベース同士が接
続された２個のｐｎｐ　トランジスタＴｒ口・Ｔｒ，．
によって構成され、ｐｎｐ　｝ランジスタＴｒｌ３のコ
レクターエミッタ間が第２出力線１１上に介入されると
共に、ｐｎｐ　｝ランジスタＴｒｚのコレクターエミッ
タ間が第３出力線１５上に介入されている。また、この
ｐｎｐ　｝ランジスタＴｒＨは、コレクターベース間が
接続されている。従って、第３出力ｉ１５には、この第
２カレントミラー回路１３によって第２出力線１ｌと等
しい電流が流れ込む。

第３カレントミラー回路１４は、抵抗ＲＩＳ及び抵抗Ｒ
ｌ＆を介して互いにベース同士が接続された２個のｎｐ
ｎ　｝ランジスタＴｒＨ　　・Ｔｒ．．によって構成さ
れ、ｎｐｎ　トランジスタＴｒ．，のコレクターエミッ
タ間が第３出力線１５上の第２カレントミラー回路１３
より接地電源ＧＮＤ側に介入されると共に、ｎｐｎトラ
ンジスタＴ　ｒ　ｒ　ｈのコレクターエミンタ間が第４
出力線１６上の第１カレントミラー回路．１　２より接
地電源ＧＮＤ側に介入されている。

また、このｎｐｎ　｝ランジスタＴｒ．５のコルクタは
、抵抗Ｒ＋５と抵抗Ｒｌ６との接続点に接続されている
。従って、第４出力線ｌ６には、この第３カレントミラ
ー回路１４によって第３出力線Ｉ５と等しい電流が流れ
る。なお、第３カレントミラー回路１４におけるｎｐｎ
　｝ランジスタＴ　ｒ　ｒ　ｈのコレクターベース間に
接続されたコンデンサＣは、発振防止用コンデンサであ
る。

上記第４出力線１６における第１カレントミラー回路１
２と第３カレントミラー回路１４との間には、ダーリン
トン回路９におけるｎｐｎ　｝ランジスタＴｒ，のベー
スが接続されている。このダーリントン回路９は、２個
のｎｐｎ　｝ランジスタＴｒ６・Ｔｒｙを複合接続した
回路であり、、差動アンプ４の出力段を構成することに
なる。そして、このダーリントン回路９におけるｎｐｎ
　｝ランジスタＴｒ７のコレクタとエミッタがそれぞれ
差動アンプ４の差動増幅出力Ｃ−Ｄとなる．なお、この
ダーリントン回路９におけるｎｐｎ　｝ランジスタＴｒ
．のエミッタとｎｐｎ　｝ランジスタＴｒ，のエミッタ
との間に接続された抵抗Ｒｌ？は、ブリーダ抵抗である
。

上記のように差動アンプ４が構成された電源回路の動作
を説明する． 第２図に示す負荷２の変動等により電源回路の出力電圧
が所定電圧よりも高くなると、分圧抵抗回路３で分圧さ
れた帰還電圧も基準電圧源５の基準電圧より上昇するこ
とになる。

すると、差動アンプ４では、帰還電圧入力Ｂに入力され
た帰還電圧が基準電圧入力Ａに入力された基準電圧より
も高くなるので、差動増幅回路７におけるｎｐｎ　｝ラ
ンジスタＴｒ．のコレクターエミッタ間に流れる電流が
増加し、第２出力線１工に流れる電流も増加する。この
ため、第２カレントミラー回路ｌ３により第３出力線１
５に流れ込む電流が増加し、さらに第３カレントミラー
回路１４により第４出力線１６に流れる電流も増加する
．ところが、差動増幅回路７におけるｎｐｎ　｝ランジ
スタＴｒｚのコレクターエミッタ間を通じて第１出力線
１０に流れる電流が相対的に減少するので、第１カレン
トミラー回路ｌ２により第４出力線１６に流れ込む電流
も減少することになる。従って、第４出力線１６におけ
るこれらカレントミラー回路１２・１４との間に接続さ
れたダーリントン回路９は、第１カレントミラー回路１
２側からの電流の流入が制限されると共に、第３カレン
トミラー回路工４側に電流を引き抜かれることになり、
差動アンプ４における差動増幅出力Ｃ−Ｄに流れるドラ
イブ電流を減少させる。

また、第２図に示す負荷２の変動等により電源回路の出
力電圧が所定電圧よりも低くなると、分圧抵抗回路３で
分圧された帰還電圧も基準電圧源５の基準電圧より低下
することになる。

すると、差動アンプ４では、帰還電圧入力Ｂに入力され
た帰還電圧が基準電圧入力Ａに入力された基準電圧より
も低くなるので、差動増幅回路７におけるｎｐｎ　｝ラ
ンジスタＴｒｓのコレクターエミッタ間に流れる電流が
減少し、第２出力４１１１１に流れる電流も減少する．
このため、第２カレントミラー回路１３により第３出力
線ｌ５に流れ込む電流が減少し、さらに第３カレントミ
ラー回路１４により第４出力線１６に流れる電流も減少
する．ところが、差動増幅回路７におけるｎｐｎ　｝ラ
ンジスタＴｒ．のコレクターエミッタ間を通じて第１出
力線１０に流れる電流が相対的に増加するので、第１カ
レントミラー回路ｌ２により第４出力線１６に流れ込む
電流も増加することになる。従って、第４出力線１６に
おいては第１カレントミラー回路ｌ２での電流増加が第
３カレントミラー回路１４で制限されるので、これらカ
レントミラー回路１２・１４との間に接続されたダーリ
ントン回路９に流れ込む電流が増加し、差動アンプ４に
おける差動増幅出力Ｃ−Ｄに流れるドライブ電流を増加
させる。

この結果、差動アンプ４は、従来と同様に電源回路の出
力電圧が常に一定に保たれるように、第２図に示す制御
用トランジスタＴｒ．に負帰還のフィードバック制御を
加えることができる。

ここで、無負荷時に温度が上昇すると、トランジスタの
ベースーエミッタ間電圧ＶＩＩＥの低下により、ダーリ
ントン回路９におけるｎｐｎ　トランジスタＴｒ．のベ
ース電位が低《なる。ところが、このロｐｎトランジス
タＴｒ６のベースと差動増幅回路７において帰還電圧を
入力するｎｐｎ　トランジスタＴｒ３のコレクタとは、
第２カレントミラー回路１３と第３カレントミラー回路
１４を介して分離されている。また、ダーリントン回路
９におけるｎｐｎトランジスタＴｒｈのベース電位は、
少なくとも２段のｎｐｎ　トランジスタＴｒａ・Ｔｒｖ
を介して接地されるので、最低でも電圧Ｖ．Ｅの２倍以
上の電位を有する。これに対して、第３カレントミラー
回路１４におけるｎｐｎ　｝ランジスタＴｒ．．のコレ
クタは、１段のｎｐｎ　トランジスタＴｒ，．を介して
接地されるので、電圧■．以上の電位を有する。このた
め、温度上昇によりダーリントン回路９におけるｎｐｎ
　｝ランジスタＴｒｈのベース電位が低くなったとして
も、このダーリントン回路９に差動増幅回路７における
ｎｐｎ　｝ランジスタＴｒ．や第３カレントミラー回路
１４側から電流が流入することがない。

従って、無負荷高温時に差動アンプ４によるフィードバ
ック制御が正帰還となって出力電圧が異常に上昇すると
いうことがなくなる。

また、上記のように第３カレントミラー回路１４の動作
点が低下しダイナミックレンジが拡大するので、リップ
ル除去率の向上を図ることができるようになる。

〔発明の効果〕

本発明に係る電源回路は、以上のように、２個のトラン
ジスタの各ベースの入力電圧の差をそれぞれ一端が抵抗
を介して電源に接続され他端が各コレクタに接続された
第１出力線と第２出力線との間に出力する差動増幅回路
と、この差動増幅回路の差動出力を複合接続された２個
のトランジスタによって増幅するダーリントン回路とか
らなる差動アンプを有し、この差動アンプにおける差動
増幅回路の２入力にそれぞれ出力電圧に随伴して変化す
る帰還電圧と所定の基準電圧とを入力し、ダーリントン
回路の出力によってｐｎｐ　トランジスタからなる直列
制御素子を制御することにより上記出力電圧を基準電圧
に応じた一定電圧に保つ電源回路において、それぞれ一
端が抵抗を介して電源に接続され、他端が接地された第
３出力線と第４出力線とが設けられると共に、差動増幅
回路における第１出力線が第１カレントミラー回路を介
して第４出力線に接続され、第２出力線が第２カレント
ミラー回路を介して第３出力線に接続され、この第３出
力線の第２カレントミラー回路と接地間が第３カレント
ミラー回路を介して第４出力線の第１カレントミラー回
路と接地間に接続され、かつ、この第４出力線における
第１カレントミラー回路と第３カレントミラー回路との
間にダーリントン回路における初段のトランジスタのべ
一スが接続された差動アンプを有する構成をなしている
。

これにより、ダーリントン回路と差動増幅回路とが２段
のカレントミラー回路を介して分離されると共に、ダー
リントン回路の入力の電位が第４出力線に接続する第３
カレントミラー回路の電位に対して十分な余裕を持つ・
ことになる。このため、無負荷高温時に差動アンプによ
るフィードバック制御が正帰還となって出力電圧が異常
に上昇するということがなくなる。また、第３カレント
ミラー回路の動作点が低下しダイナミックレンジが拡大
する。

従って、本発明の電源回路は、無負荷高温時の異常な電
圧上昇を防止することができるという効果を奏する。ま
た、ダイナミックレンジの拡大により、リップル除去率
の向上を図ることができるという効果も併せて奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すものであって、電源回
路における差動アンプの回路図である。 第２図は電源回路の回路図である。第３図は従来例を示
すものであって、電源回路における差動アンプの回路図
である。 ４は差動アンプ、７は差動増幅回路、９はダーリントン
回路、１０は第１出力線、１１は第２出力線、１２は第
１カレントミラー回路、１３は第２カレントミラー回路
、１４は第３カレントミラー回路、１５は第３出力線、
１６は第４出力線、Ｔｒ，は制御用トランジスタ（直列
制御．素子）、Ｔｒ２はｎｐロトランジスタ（差動増幅
回路のトランジスタ）、Ｔｒ．．はｎｐｎ　｝ランジス
タ（差動増幅回路のトランジスタ）、Ｔｒ＝はｎｐｎ　
｝ランジスタ（ダーリントン回ハの初段のトランジスタ
）、Ｔｒ７はｎｐｎトランジスタ（ダーリントン回路の
トランジスタ）、ＲＩＩは抵抗（第１出力線に接続され
た抵抗）、Ｒｌ！は抵抗（第２出力線に接続された抵抗
）、Ｒ＋ａは抵抗（第３出力線に接続された抵抗）、Ｒ
１４は抵抗（第４出力線に接続された抵抗）、■．は電
源、ＧＮＤは接地電源（接地）である。

Claims (1)

【特許請求の範囲】
1. １、２個のトランジスタの各ベースの入力電圧の差をそ
   れぞれ一端が抵抗を介して電源に接続され他端が各コレ
   クタに接続された第１出力線と第２出力線との間に出力
   する差動増幅回路と、この差動増幅回路の差動出力を複
   合接続された２個のトランジスタによって増幅するダー
   リントン回路とからなる差動アンプを有し、この差動ア
   ンプにおける差動増幅回路の２入力にそれぞれ出力電圧
   に随伴して変化する帰還電圧と所定の基準電圧とを入力
   し、ダーリントン回路の出力によってｐｎｐトランジス
   タからなる直列制御素子を制御することにより上記出力
   電圧を基準電圧に応じた一定電圧に保つ電源回路におい
   て、それぞれ一端が抵抗を介して電源に接続され、他端
   が接地された第３出力線と第４出力線とが設けられると
   共に、差動増幅回路における第１出力線が第１カレント
   ミラー回路を介して第４出力線に接続され、第２出力線
   が第２カレントミラー回路を介して第３出力線に接続さ
   れ、この第３出力線の第２カレントミラー回路と接地間
   が第３カレントミラー回路を介して第４出力線の第１カ
   レントミラー回路と接地間に接続され、かつ、この第４
   出力線における第１カレントミラー回路と第３カレント
   ミラー回路との間にダーリントン回路における初段のト
   ランジスタのベースが接続された差動アンプを有するこ
   とを特徴とする電源回路。