JP3338274B2 - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JP3338274B2 JP3338274B2 JP04010896A JP4010896A JP3338274B2 JP 3338274 B2 JP3338274 B2 JP 3338274B2 JP 04010896 A JP04010896 A JP 04010896A JP 4010896 A JP4010896 A JP 4010896A JP 3338274 B2 JP3338274 B2 JP 3338274B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、出力素子とこの出
力素子の駆動部とで異なる電圧の電源を用いた電力増幅
回路における出力電圧制限機能に関する。
力素子の駆動部とで異なる電圧の電源を用いた電力増幅
回路における出力電圧制限機能に関する。
【0002】
【従来の技術】異常電圧の入力や発生によって電力増幅
回路等が破損することを防止するため、従来より電力増
幅回路の入力側又は出力側に電圧リミッタとしてツェナ
ーダイオード等を設けることが知られている。
回路等が破損することを防止するため、従来より電力増
幅回路の入力側又は出力側に電圧リミッタとしてツェナ
ーダイオード等を設けることが知られている。
【0003】図3は、一般的な電力増幅器20の入力保
護のための構成を示している。図3において、電力増幅
器20の正入力端子には、入力保護抵抗Rsを介して入
力信号ei が供給されている。そして、入力保護抵抗R
sと正入力端子との間には入力電圧制限回路22とし
て、上下両方向に接続されたツェナーダイオード22
a,22bが設けられている。ツェナーダイオード22
aは、電力増幅回路20への正入力端子への入力信号e
i が所定電圧以上になると動作し、またツェナーダイオ
ード22bは、入力信号ei が所定電圧以下になると動
作する。
護のための構成を示している。図3において、電力増幅
器20の正入力端子には、入力保護抵抗Rsを介して入
力信号ei が供給されている。そして、入力保護抵抗R
sと正入力端子との間には入力電圧制限回路22とし
て、上下両方向に接続されたツェナーダイオード22
a,22bが設けられている。ツェナーダイオード22
aは、電力増幅回路20への正入力端子への入力信号e
i が所定電圧以上になると動作し、またツェナーダイオ
ード22bは、入力信号ei が所定電圧以下になると動
作する。
【0004】このように、入力電圧制限回路22によっ
て、異常入力電圧をグランド電源等にバイパスして、電
力増幅回路20への入力信号ei の電圧を一定範囲内に
制限し、これにより電力増幅回路20より過大な入力電
圧が印加されたり、電力増幅回路20より入力信号に応
じた過大な出力電圧が出力されることを防止している。
なお、図3において、負入力端子には、抵抗R21が接
続され、さらに負入力端子と出力端子(eo )との間の
負帰還には抵抗R22が設けられている。そして、電力
増幅器20のゲインは、この抵抗R21と抵抗R22の
比によって決定されている。
て、異常入力電圧をグランド電源等にバイパスして、電
力増幅回路20への入力信号ei の電圧を一定範囲内に
制限し、これにより電力増幅回路20より過大な入力電
圧が印加されたり、電力増幅回路20より入力信号に応
じた過大な出力電圧が出力されることを防止している。
なお、図3において、負入力端子には、抵抗R21が接
続され、さらに負入力端子と出力端子(eo )との間の
負帰還には抵抗R22が設けられている。そして、電力
増幅器20のゲインは、この抵抗R21と抵抗R22の
比によって決定されている。
【0005】また、図4は、一般的な電力増幅器30に
おける出力保護の構成を示しており、図4において、電
力増幅器30の出力側に出力電流制限抵抗Roが設けら
れ、さらに、この抵抗Roと出力端子(eo )との間
に、出力電圧を直接制限する出力電圧制限回路32が設
けられている。出力電圧制限回路32は、上下両方向に
接続されたツェナーダイオード32a,32bを有し、
ツェナーダイオード32aは、電力増幅回路30からの
出力信号eo が所定電圧以上になると動作し、またツェ
ナーダイオード32bは、出力信号eo が所定電圧以下
になると動作する。このような出力電圧制限回路32を
出力側に設けて、異常出力電圧をグランド電源等にバイ
パスし、電力増幅回路30からの出力信号eo の電圧が
一定範囲内となるように制限されている。
おける出力保護の構成を示しており、図4において、電
力増幅器30の出力側に出力電流制限抵抗Roが設けら
れ、さらに、この抵抗Roと出力端子(eo )との間
に、出力電圧を直接制限する出力電圧制限回路32が設
けられている。出力電圧制限回路32は、上下両方向に
接続されたツェナーダイオード32a,32bを有し、
ツェナーダイオード32aは、電力増幅回路30からの
出力信号eo が所定電圧以上になると動作し、またツェ
ナーダイオード32bは、出力信号eo が所定電圧以下
になると動作する。このような出力電圧制限回路32を
出力側に設けて、異常出力電圧をグランド電源等にバイ
パスし、電力増幅回路30からの出力信号eo の電圧が
一定範囲内となるように制限されている。
【0006】
【発明が解決しようとする課題】しかしながら、図3の
ように入力電圧を制限することによって、電力増幅回路
20の異常電圧の発生を防止する場合には、電力増幅回
路20のゲインを固定しなければならない。ゲインを固
定しないと、結果として出力電圧の範囲を制限すること
ができないからである。ところが、電力増幅回路20の
様々な使用環境に応じて、そのゲインがユーザ側で自由
に設定可能とすることが電力増幅回路20の機能として
求められており改善が必要とされていた。
ように入力電圧を制限することによって、電力増幅回路
20の異常電圧の発生を防止する場合には、電力増幅回
路20のゲインを固定しなければならない。ゲインを固
定しないと、結果として出力電圧の範囲を制限すること
ができないからである。ところが、電力増幅回路20の
様々な使用環境に応じて、そのゲインがユーザ側で自由
に設定可能とすることが電力増幅回路20の機能として
求められており改善が必要とされていた。
【0007】一方、図4のように、出力電圧を直接制限
する構成とすれば、電力増幅回路30のゲインを自由に
設定できる。しかし、増幅された出力を適切に制限する
為には、大電流を流すのに十分なツェナーダイオード3
2a,32b及び電流制限抵抗Roとして、大面積のも
のを使用する必要がある。従って、この場合には、回路
の小型化の要請に適応できない。
する構成とすれば、電力増幅回路30のゲインを自由に
設定できる。しかし、増幅された出力を適切に制限する
為には、大電流を流すのに十分なツェナーダイオード3
2a,32b及び電流制限抵抗Roとして、大面積のも
のを使用する必要がある。従って、この場合には、回路
の小型化の要請に適応できない。
【0008】さらに、電力増幅回路の出力のダイナミッ
クレンジをより広くとって電源電圧の利用効率を向上
し、かつ回路の消費電力を低減する目的より、電力増幅
回路の出力素子の動作電源と、この出力素子駆動部の動
作電源とを別電源とする電力増幅回路が提案されてい
る。しかし、このような回路における適切な出力電圧制
限回路の構成が現在のところ提案されていない。
クレンジをより広くとって電源電圧の利用効率を向上
し、かつ回路の消費電力を低減する目的より、電力増幅
回路の出力素子の動作電源と、この出力素子駆動部の動
作電源とを別電源とする電力増幅回路が提案されてい
る。しかし、このような回路における適切な出力電圧制
限回路の構成が現在のところ提案されていない。
【0009】本発明は、上記課題を解消するためになさ
れ、複数の電源を用いた電力増幅回路において、増幅回
路内に出力電圧制限機能を有し、ゲインの設定が自由
で、さらに小型かつ簡単な構成の高効率な電力増幅回路
を提供することを目的とする。
れ、複数の電源を用いた電力増幅回路において、増幅回
路内に出力電圧制限機能を有し、ゲインの設定が自由
で、さらに小型かつ簡単な構成の高効率な電力増幅回路
を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電力増幅回路は以下のような特徴を有
する。
に、本発明に係る電力増幅回路は以下のような特徴を有
する。
【0011】即ち、第2電源から電力供給を受け、入力
信号に応じた駆動信号を発生する出力素子駆動部と、前
記第2電源より電源電圧の低い第1電源から電力供給を
受け、前記駆動信号に応じた信号を発生する出力素子
と、前記出力素子からの信号を出力する出力端子と、前
記出力端子における出力電圧を検出し、これを第1電源
の電源電圧と比較し、前記出力電圧が前記第1電源の電
源電圧に対し所定以上高くなると、前記出力素子駆動部
へ供給する前記入力信号の電流量を制限する電流制限部
と、とを有する。
信号に応じた駆動信号を発生する出力素子駆動部と、前
記第2電源より電源電圧の低い第1電源から電力供給を
受け、前記駆動信号に応じた信号を発生する出力素子
と、前記出力素子からの信号を出力する出力端子と、前
記出力端子における出力電圧を検出し、これを第1電源
の電源電圧と比較し、前記出力電圧が前記第1電源の電
源電圧に対し所定以上高くなると、前記出力素子駆動部
へ供給する前記入力信号の電流量を制限する電流制限部
と、とを有する。
【0012】より具体的には、上記構成において、前記
電流制限部は、制御電極に第1電源電圧に応じて決定さ
れる基準電圧が供給され、他の電極に前記出力電圧に応
じて決定される電圧が供給される電流制限スイッチ素子
を有し、前記電流制限スイッチ素子は、前記出力電圧
が、前記第1電源電圧に対し、所定以上接近または前記
第1電源電圧より高くなると動作して、前記入力信号の
電流量を制限する。
電流制限部は、制御電極に第1電源電圧に応じて決定さ
れる基準電圧が供給され、他の電極に前記出力電圧に応
じて決定される電圧が供給される電流制限スイッチ素子
を有し、前記電流制限スイッチ素子は、前記出力電圧
が、前記第1電源電圧に対し、所定以上接近または前記
第1電源電圧より高くなると動作して、前記入力信号の
電流量を制限する。
【0013】また、前記出力素子駆動部は、駆動トラン
ジスタと、電流供給回路と、を有し、前記駆動トランジ
スタは、その制御電極に前記入力信号を受け、残りの2
つの電極の一方の電極が前記出力端子に接続され、他方
の電極が前記電流供給回路に接続され、前記電流供給回
路は、前記駆動トランジスタの動作に応じて前記出力素
子の制御電極に前記第2電源から前記駆動信号を供給
し、前記電流制限スイッチ素子は、その前記他の電極が
前記駆動トランジスタの制御電極に接続され、前記基準
電圧と、前記出力電圧に応じて決定される電圧とを比較
して動作する。
ジスタと、電流供給回路と、を有し、前記駆動トランジ
スタは、その制御電極に前記入力信号を受け、残りの2
つの電極の一方の電極が前記出力端子に接続され、他方
の電極が前記電流供給回路に接続され、前記電流供給回
路は、前記駆動トランジスタの動作に応じて前記出力素
子の制御電極に前記第2電源から前記駆動信号を供給
し、前記電流制限スイッチ素子は、その前記他の電極が
前記駆動トランジスタの制御電極に接続され、前記基準
電圧と、前記出力電圧に応じて決定される電圧とを比較
して動作する。
【0014】以上のように、本発明では、まず、出力素
子を動作させる第1電源と、この出力素子を駆動する駆
動部の第2電源とを別に設け、第1電源よりも第2電源
の電源電圧を高く設定している。このため、第2電源に
よって、出力素子駆動部及び出力素子で発生する電圧ロ
スを補うことが可能で、第1電源からみた出力の電圧ロ
スを出力素子の飽和電圧だけとして、出力信号のダイナ
ミックレンジを最大限広くすることが可能となる。ま
た、より低い第1電源によって出力素子を動作させるの
で出力素子における電力損失が少なく、回路の低消費電
力化を実現することができる。
子を動作させる第1電源と、この出力素子を駆動する駆
動部の第2電源とを別に設け、第1電源よりも第2電源
の電源電圧を高く設定している。このため、第2電源に
よって、出力素子駆動部及び出力素子で発生する電圧ロ
スを補うことが可能で、第1電源からみた出力の電圧ロ
スを出力素子の飽和電圧だけとして、出力信号のダイナ
ミックレンジを最大限広くすることが可能となる。ま
た、より低い第1電源によって出力素子を動作させるの
で出力素子における電力損失が少なく、回路の低消費電
力化を実現することができる。
【0015】また、本発明では、出力電圧が所定以上高
くなると、電流制限部が駆動部への入力信号の電流量を
制限する。これにより、出力電圧が過大となることが防
止され、また、出力素子を介して第2電源から第1電源
に電流が流れ込んでしまうことが防止されている。さら
に、この電流制限部は、従来の保護回路と異なり、電力
増幅回路内に設けられて、出力電圧を所定値以下に制限
して電力増幅回路の保護を図っている。このため、ゲイ
ンを自由に設定しても回路内で確実に出力電圧を制限す
ることができ、また回路の出力側に別部材として保護回
路を設ける必要がなく、回路の小型化等にとって極めて
有利である。
くなると、電流制限部が駆動部への入力信号の電流量を
制限する。これにより、出力電圧が過大となることが防
止され、また、出力素子を介して第2電源から第1電源
に電流が流れ込んでしまうことが防止されている。さら
に、この電流制限部は、従来の保護回路と異なり、電力
増幅回路内に設けられて、出力電圧を所定値以下に制限
して電力増幅回路の保護を図っている。このため、ゲイ
ンを自由に設定しても回路内で確実に出力電圧を制限す
ることができ、また回路の出力側に別部材として保護回
路を設ける必要がなく、回路の小型化等にとって極めて
有利である。
【0016】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。
図面を用いて説明する。
【0017】図1は、本実施形態の電力増幅回路の全体
構成例を示している。この電力増幅回路10は、後述す
る出力段において、出力素子と、この出力素子の駆動部
とで異なる動作電源を用いている。また、駆動部の入力
部に設けられた電流制限部によって出力電圧制限機能を
有する電力増幅回路となっている。
構成例を示している。この電力増幅回路10は、後述す
る出力段において、出力素子と、この出力素子の駆動部
とで異なる動作電源を用いている。また、駆動部の入力
部に設けられた電流制限部によって出力電圧制限機能を
有する電力増幅回路となっている。
【0018】図1に示すように、この電力増幅回路10
の正入力端には、基準電圧が供給されており、また。負
入力端には、入力端子VINを介して入力信号が供給され
ている。入力端子VINと、電力増幅回路10の負入力端
との間には、抵抗R10が設けられ、負帰還経路には抵
抗R12が設けられて、この2つの抵抗R10及びR1
2の抵抗値比によって電力増幅回路10のゲインが設定
可能となっている。そして、この電力増幅回路10は、
設定されたゲインに応じて入力端子VINに供給される入
力信号を反転増幅し、得られた増幅信号を出力端子VOU
T より出力している。
の正入力端には、基準電圧が供給されており、また。負
入力端には、入力端子VINを介して入力信号が供給され
ている。入力端子VINと、電力増幅回路10の負入力端
との間には、抵抗R10が設けられ、負帰還経路には抵
抗R12が設けられて、この2つの抵抗R10及びR1
2の抵抗値比によって電力増幅回路10のゲインが設定
可能となっている。そして、この電力増幅回路10は、
設定されたゲインに応じて入力端子VINに供給される入
力信号を反転増幅し、得られた増幅信号を出力端子VOU
T より出力している。
【0019】[出力段の構成]図2は、図1の電力増幅
回路10の出力段における回路構成を示している。
回路10の出力段における回路構成を示している。
【0020】図2に示す出力段は、出力トランジスタQ
7,Q8と、高電圧側の出力トランジスタQ7を駆動す
る駆動部14、さらに、出力電圧に応じて駆動部14へ
の入力信号の電流量を制限する電流制限部12を含んで
いる。
7,Q8と、高電圧側の出力トランジスタQ7を駆動す
る駆動部14、さらに、出力電圧に応じて駆動部14へ
の入力信号の電流量を制限する電流制限部12を含んで
いる。
【0021】(出力トランジスタ)第1電源Vcc1
(例えば5V)と低圧側電源Vee(例えばグランド電
位)との間にプッシュプル構成の出力トランジスタQ
7,Q8が設けられ、これらの出力トランジスタQ7,
Q8は、それぞれNPN型のトランジスタによって構成
されている。
(例えば5V)と低圧側電源Vee(例えばグランド電
位)との間にプッシュプル構成の出力トランジスタQ
7,Q8が設けられ、これらの出力トランジスタQ7,
Q8は、それぞれNPN型のトランジスタによって構成
されている。
【0022】高電圧側の出力トランジスタQ7は、その
制御電極であるベース電極が後述する駆動部14に接続
され、コレクタ電極が第1電源Vcc1に接続され、さ
らに、エミッタ電極が低電圧側の出力トランジスタQ8
のコレクタ電極及び出力端子VOUT に接続されている。
そして、出力トランジスタQ7は、駆動部14から供給
される駆動電流に応じて、第1電源Vcc1から出力端
子VOUT に向けて電流を流し出す。
制御電極であるベース電極が後述する駆動部14に接続
され、コレクタ電極が第1電源Vcc1に接続され、さ
らに、エミッタ電極が低電圧側の出力トランジスタQ8
のコレクタ電極及び出力端子VOUT に接続されている。
そして、出力トランジスタQ7は、駆動部14から供給
される駆動電流に応じて、第1電源Vcc1から出力端
子VOUT に向けて電流を流し出す。
【0023】また、低電圧側の出力トランジスタQ8
は、そのベース電極が図示しない駆動部に入力端子Vin
2 を介して接続され、そのエミッタ電極が低圧側電源V
eeに接続されている。出力トランジスタQ8のベース
電極には、例えば図1の電力増幅回路10への入力信号
が高電圧側と低電圧側とに分配された後、低電圧側信号
に基づいて形成された所定の駆動信号が供給される。そ
して、出力トランジスタQ8は、この駆動信号に応じて
動作し、出力端子VOUT から低電圧側電源Veeに向か
って電流を引き込む。
は、そのベース電極が図示しない駆動部に入力端子Vin
2 を介して接続され、そのエミッタ電極が低圧側電源V
eeに接続されている。出力トランジスタQ8のベース
電極には、例えば図1の電力増幅回路10への入力信号
が高電圧側と低電圧側とに分配された後、低電圧側信号
に基づいて形成された所定の駆動信号が供給される。そ
して、出力トランジスタQ8は、この駆動信号に応じて
動作し、出力端子VOUT から低電圧側電源Veeに向か
って電流を引き込む。
【0024】(駆動部14)駆動部14は、その動作電
源として、第1電源Vcc1より高電圧の第2電源Vc
c2(例えば12V)を用いている。そして、入力端V
in1 より供給される入力信号に応じて動作するトランジ
スタQ3と、このトランジスタQ3の動作に応じて出力
トランジスタQ7のベース電極に駆動電流を供給するカ
レントミラー回路とを含んでいる。
源として、第1電源Vcc1より高電圧の第2電源Vc
c2(例えば12V)を用いている。そして、入力端V
in1 より供給される入力信号に応じて動作するトランジ
スタQ3と、このトランジスタQ3の動作に応じて出力
トランジスタQ7のベース電極に駆動電流を供給するカ
レントミラー回路とを含んでいる。
【0025】トランジスタQ3は、NPN型のトランジ
スタによって構成され、そのベース電極には、入力端V
in1 からの入力信号が供給されている。また、トランジ
スタQ3のコレクタ電極には、カレントミラー回路の入
力側トランジスタQ4のコレクタ電極が接続されてい
る。さらに、このトランジスタQ3のエミッタ電極は、
出力端子VOUT に接続されおり、トランジスタQ3の動
作時にはこのベース電極電圧が、出力端子VOUT での出
力電圧よりそのベース・エミッタ間電圧VBEだけ高くな
るように設定されている。
スタによって構成され、そのベース電極には、入力端V
in1 からの入力信号が供給されている。また、トランジ
スタQ3のコレクタ電極には、カレントミラー回路の入
力側トランジスタQ4のコレクタ電極が接続されてい
る。さらに、このトランジスタQ3のエミッタ電極は、
出力端子VOUT に接続されおり、トランジスタQ3の動
作時にはこのベース電極電圧が、出力端子VOUT での出
力電圧よりそのベース・エミッタ間電圧VBEだけ高くな
るように設定されている。
【0026】カレントミラー回路は、共にPNP型の入
力側トランジスタQ4及び出力側トランジスタQ5から
構成されており、入力側トランジスタQ4は、そのベー
ス・コレクタ電極間が接続されてこれが上記トランジス
タQ3のコレクタ電極に接続され、また、エミッタ電極
が第2電源Vcc2に接続されている。出力側トランジ
スタQ5は、そのエミッタ電極が第2電源Vcc2に接
続され、コレクタ電極が出力側トランジスタQ7のベー
ス電極に接続されている。
力側トランジスタQ4及び出力側トランジスタQ5から
構成されており、入力側トランジスタQ4は、そのベー
ス・コレクタ電極間が接続されてこれが上記トランジス
タQ3のコレクタ電極に接続され、また、エミッタ電極
が第2電源Vcc2に接続されている。出力側トランジ
スタQ5は、そのエミッタ電極が第2電源Vcc2に接
続され、コレクタ電極が出力側トランジスタQ7のベー
ス電極に接続されている。
【0027】なお、カレントミラー回路の入力側トラン
ジスタQ4のベース・コレクタ電極と、出力トランジス
タQ7のベース電極との間には抵抗R3及びコンデンサ
C1がこの順で設けられており回路の発振を防止してい
る。また、カレントミラー回路の出力側トランジスタQ
5のコレクタ電極は、ダイオード接続されたトランジス
タQ6及び抵抗R4を介して出力端子VOUT に接続さ
れ、出力側トランジスタQ5のリーク電流がこのトラン
ジスタQ6及び抵抗R4によって出力端子VOUTの経路
に排出され、出力トランジスタQ7が上記リーク電流に
よって誤動作することが防止されている。
ジスタQ4のベース・コレクタ電極と、出力トランジス
タQ7のベース電極との間には抵抗R3及びコンデンサ
C1がこの順で設けられており回路の発振を防止してい
る。また、カレントミラー回路の出力側トランジスタQ
5のコレクタ電極は、ダイオード接続されたトランジス
タQ6及び抵抗R4を介して出力端子VOUT に接続さ
れ、出力側トランジスタQ5のリーク電流がこのトラン
ジスタQ6及び抵抗R4によって出力端子VOUTの経路
に排出され、出力トランジスタQ7が上記リーク電流に
よって誤動作することが防止されている。
【0028】(電流制限回路12)電流制限回路12
は、第1電源Vcc1と低圧側電源Veeとの間に設け
られた分圧抵抗R1,R2及びこの抵抗R1−R2間に
配置されたトランジスタQ1を含み、さらに、抵抗R1
とトランジスタQ1のコレクタ電極との間のA’点にそ
のベース電極が接続されたトランジスタQ2を有してい
る。
は、第1電源Vcc1と低圧側電源Veeとの間に設け
られた分圧抵抗R1,R2及びこの抵抗R1−R2間に
配置されたトランジスタQ1を含み、さらに、抵抗R1
とトランジスタQ1のコレクタ電極との間のA’点にそ
のベース電極が接続されたトランジスタQ2を有してい
る。
【0029】トランジスタQ1のベース電極には、常時
基準電圧Vref (例えば1.9V)が印加され、抵抗R
2の両端には基準電圧Vref よりトランジスタQ1のベ
ース・エミッタ電極間電圧VBEだけ低い電圧(例えば
1.2V程度)が発生する。一方、抵抗R1の両端に
は、抵抗R1とR2との抵抗値の比に応じた電圧が発生
する。例えば、抵抗値がR1:R2=1:4の場合、抵
抗R1には約0.3Vの電圧が発生する。
基準電圧Vref (例えば1.9V)が印加され、抵抗R
2の両端には基準電圧Vref よりトランジスタQ1のベ
ース・エミッタ電極間電圧VBEだけ低い電圧(例えば
1.2V程度)が発生する。一方、抵抗R1の両端に
は、抵抗R1とR2との抵抗値の比に応じた電圧が発生
する。例えば、抵抗値がR1:R2=1:4の場合、抵
抗R1には約0.3Vの電圧が発生する。
【0030】電流制限用のスイッチ素子であるPNP型
のトランジスタQ2は、上述のようにそのベース電極が
A’点に接続され、エミッタ電極が駆動部14のトラン
ジスタQ3のベース電極に接続されている。これによ
り、抵抗R1及びR2の抵抗値を所望の比とすることに
より、トランジスタQ2をオンさせるためのA’点にお
けるリミット電圧を第1電源Vcc1に応じて所定の値
に設定することが可能となっている。また、トランジス
タQ2の動作時、即ち電流制限時には、出力端子VOUT
のA点における電位が、トランジスタQ3のベース・エ
ミッタ電極及びトランジスタQ2のベース・エミッタ電
極を介し、A’点の電位と回路的に同電位となるように
動作する。
のトランジスタQ2は、上述のようにそのベース電極が
A’点に接続され、エミッタ電極が駆動部14のトラン
ジスタQ3のベース電極に接続されている。これによ
り、抵抗R1及びR2の抵抗値を所望の比とすることに
より、トランジスタQ2をオンさせるためのA’点にお
けるリミット電圧を第1電源Vcc1に応じて所定の値
に設定することが可能となっている。また、トランジス
タQ2の動作時、即ち電流制限時には、出力端子VOUT
のA点における電位が、トランジスタQ3のベース・エ
ミッタ電極及びトランジスタQ2のベース・エミッタ電
極を介し、A’点の電位と回路的に同電位となるように
動作する。
【0031】トランジスタQ2は、後述するように、A
点の電位が、A’点において設定されているリミット電
圧に対して、トランジスタQ2のベース・エミッタ電極
間電圧VBE2以上高くなるとオンし、駆動部14のトラ
ンジスタQ3のベース電極から、トランジスタQ2のエ
ミッタ・コレクタ電極を介して低電圧側電源Veeに電
流を排出し、入力信号の電流量、即ち、最終的に出力ト
ランジスタQ7に供給される駆動電流量を制限してい
る。
点の電位が、A’点において設定されているリミット電
圧に対して、トランジスタQ2のベース・エミッタ電極
間電圧VBE2以上高くなるとオンし、駆動部14のトラ
ンジスタQ3のベース電極から、トランジスタQ2のエ
ミッタ・コレクタ電極を介して低電圧側電源Veeに電
流を排出し、入力信号の電流量、即ち、最終的に出力ト
ランジスタQ7に供給される駆動電流量を制限してい
る。
【0032】[回路の動作]図1の入力端子VINより入
力信号が電力増幅回路10の負入力端に供給されると、
これが図示しない回路10の入力段から図2の入力端V
in1 に入力信号が供給される。トランジスタQ3はこの
入力信号をベース電極に受け、この入力信号に応じて、
カレントミラー回路の入力側トランジスタQ4のコレク
タ・ベース電極より電流を引き込む。カレントミラー回
路の入力側トランジスタQ4のコレクタ・エミッタ電極
間には、トランジスタQ3によって引き込まれた電流に
応じた電流(i1 )が流れる。このため、出力側トラン
ジスタQ5のコレクタ・エミッタ電極には、この電流に
対応した電流(例えば30×i1 )が流れ、この電流
は、駆動電流として、出力トランジスタQ7のベース電
極に供給される。出力トランジスタQ7は、この駆動電
流に応じて動作して、第1電源Vcc1から出力端子V
OUT に向かって電流を流し出す。
力信号が電力増幅回路10の負入力端に供給されると、
これが図示しない回路10の入力段から図2の入力端V
in1 に入力信号が供給される。トランジスタQ3はこの
入力信号をベース電極に受け、この入力信号に応じて、
カレントミラー回路の入力側トランジスタQ4のコレク
タ・ベース電極より電流を引き込む。カレントミラー回
路の入力側トランジスタQ4のコレクタ・エミッタ電極
間には、トランジスタQ3によって引き込まれた電流に
応じた電流(i1 )が流れる。このため、出力側トラン
ジスタQ5のコレクタ・エミッタ電極には、この電流に
対応した電流(例えば30×i1 )が流れ、この電流
は、駆動電流として、出力トランジスタQ7のベース電
極に供給される。出力トランジスタQ7は、この駆動電
流に応じて動作して、第1電源Vcc1から出力端子V
OUT に向かって電流を流し出す。
【0033】また、出力トランジスタQ7がオフ制御さ
れ、入力端Vin2 からの所定駆動電流によって出力トラ
ンジスタQ8が動作する場合には、出力トランジスタQ
8のベース電極に供給される駆動電流に応じて出力端子
VOUT より低電圧側電源Veeに向かって電流が引き込
まれる。
れ、入力端Vin2 からの所定駆動電流によって出力トラ
ンジスタQ8が動作する場合には、出力トランジスタQ
8のベース電極に供給される駆動電流に応じて出力端子
VOUT より低電圧側電源Veeに向かって電流が引き込
まれる。
【0034】出力トランジスタQ7が動作している場合
に、入力端Vin1 からの入力信号が過大となって、出力
端子VOUT であるA点における電位が上昇すると、これ
に応じて駆動部14のトランジスタQ3のベース電極電
位も上昇する。電流制限部12のトランジスタQ2のエ
ミッタ電極は、上述のようにこのトランジスタQ3のベ
ース電極に接続されている。よって、A’点に設定され
たリミット電圧に対し、A点の電圧に対応するトランジ
スタQ2のエミッタ電極電圧が、VBE2以上高くなると
トランジスタQ2がオンする。
に、入力端Vin1 からの入力信号が過大となって、出力
端子VOUT であるA点における電位が上昇すると、これ
に応じて駆動部14のトランジスタQ3のベース電極電
位も上昇する。電流制限部12のトランジスタQ2のエ
ミッタ電極は、上述のようにこのトランジスタQ3のベ
ース電極に接続されている。よって、A’点に設定され
たリミット電圧に対し、A点の電圧に対応するトランジ
スタQ2のエミッタ電極電圧が、VBE2以上高くなると
トランジスタQ2がオンする。
【0035】トランジスタQ2がオンすると、トランジ
スタQ3のベース電極から、トランジスタQ2のエミッ
タ・コレクタ電極を介して低電圧側電源Veeに入力信
号の過剰電流分が排出される。よって、トランジスタQ
3の動作が制限され、カレントミラー回路から出力トラ
ンジスタQ7に供給される駆動電流が制限される。そし
て、入力端Vin1 への入力信号が過大となっても出力端
子VOUT における出力電圧、即ちA点の電圧は、トラン
ジスタQ2のオンによって、A’点の電位にクランプさ
れ、それ以上上昇することはない。
スタQ3のベース電極から、トランジスタQ2のエミッ
タ・コレクタ電極を介して低電圧側電源Veeに入力信
号の過剰電流分が排出される。よって、トランジスタQ
3の動作が制限され、カレントミラー回路から出力トラ
ンジスタQ7に供給される駆動電流が制限される。そし
て、入力端Vin1 への入力信号が過大となっても出力端
子VOUT における出力電圧、即ちA点の電圧は、トラン
ジスタQ2のオンによって、A’点の電位にクランプさ
れ、それ以上上昇することはない。
【0036】なお、A’点の電圧は、上記抵抗R1,R
2及びトランジスタQ1によって、第1電源Vcc1か
ら所定値だけ低い電位(第1電源Vcc1と同電位もし
くは多少Vcc1より高い電位でもよい)に設定されて
いる。従って、第2電源Vcc2から出力トランジスタ
Q7を介して第1電源Vcc1へ電流が流れ込むことが
確実に防止される。
2及びトランジスタQ1によって、第1電源Vcc1か
ら所定値だけ低い電位(第1電源Vcc1と同電位もし
くは多少Vcc1より高い電位でもよい)に設定されて
いる。従って、第2電源Vcc2から出力トランジスタ
Q7を介して第1電源Vcc1へ電流が流れ込むことが
確実に防止される。
【0037】[回路の機能]本実施形態においては、上
述のように出力トランジスタQ7を駆動するための駆動
部14が、第1電源Vcc1より電圧の高い第2電源V
cc2をその動作電源として用いている。
述のように出力トランジスタQ7を駆動するための駆動
部14が、第1電源Vcc1より電圧の高い第2電源V
cc2をその動作電源として用いている。
【0038】従来の一般的な電力増幅回路のように、単
一電源Vccを利用して駆動部14と出力トランジスタ
Q7を駆動する場合には、出力端子VOUT より出力可能
な最大電圧は[Vcc−Vsat5−VBE7 ]となる(カレ
ントミラー回路の出力側トランジスタQ5のコレクタ・
エミッタ電極間の飽和電圧をVsat5、出力トランジスタ
Q7のベース・エミッタ電極間電圧をVBE7 とする)。
従って、電源電圧に対していわゆる残り電圧[Vsat5+
VBE7 ](通常1V程度)が発生し、電圧ロスが発生す
る。
一電源Vccを利用して駆動部14と出力トランジスタ
Q7を駆動する場合には、出力端子VOUT より出力可能
な最大電圧は[Vcc−Vsat5−VBE7 ]となる(カレ
ントミラー回路の出力側トランジスタQ5のコレクタ・
エミッタ電極間の飽和電圧をVsat5、出力トランジスタ
Q7のベース・エミッタ電極間電圧をVBE7 とする)。
従って、電源電圧に対していわゆる残り電圧[Vsat5+
VBE7 ](通常1V程度)が発生し、電圧ロスが発生す
る。
【0039】ところが、本実施形態では、駆動部14の
動作電源として、出力トランジスタQ7の動作電源であ
る第1電源Vcc1より少なくとも上記残り電圧以上高
い第2電源Vcc2を用いることにより、上記残り電圧
をキャンセルしている。このため、第1電源Vcc1か
ら見た電圧ロスは、出力トランジスタQ7のコレクタ・
エミッタ電極間の飽和電圧Vsat7だけとなり、電源電圧
が低くても電源を効率的に使用してダイナミックレンジ
を広くとることがきる。また、消費電力を少なくするこ
とも可能となる。
動作電源として、出力トランジスタQ7の動作電源であ
る第1電源Vcc1より少なくとも上記残り電圧以上高
い第2電源Vcc2を用いることにより、上記残り電圧
をキャンセルしている。このため、第1電源Vcc1か
ら見た電圧ロスは、出力トランジスタQ7のコレクタ・
エミッタ電極間の飽和電圧Vsat7だけとなり、電源電圧
が低くても電源を効率的に使用してダイナミックレンジ
を広くとることがきる。また、消費電力を少なくするこ
とも可能となる。
【0040】なお、本実施形態の電力増幅回路の出力を
例えばパーソナルコンピュータに内蔵あるいは外付けさ
れるCD−ROM用の各種ドライバ等に使用する場合、
これらのコンピュータでは、複数の電源を使用している
ため、図1の電力増幅回路の駆動のために別途電源を作
成する必要はない。
例えばパーソナルコンピュータに内蔵あるいは外付けさ
れるCD−ROM用の各種ドライバ等に使用する場合、
これらのコンピュータでは、複数の電源を使用している
ため、図1の電力増幅回路の駆動のために別途電源を作
成する必要はない。
【0041】また、本実施形態では、電流制限部12を
設けることにより、駆動部14のトランジスタQ3に供
給される入力信号の電流量を制限している。
設けることにより、駆動部14のトランジスタQ3に供
給される入力信号の電流量を制限している。
【0042】このような電流制限部12が存在しない
と、次のような問題が発生する。即ち、第2電源Vcc
2の電源電圧が第1電源Vcc1より高く、また出力ト
ランジスタQ7,Q8をプッシュプル構成としているた
め、出力電圧、即ちA点の電位が第1電源Vcc1の電
源電圧より高くなる場合がある。この場合、出力トラン
ジスタQ7がオフするが、トランジスタQ3が動作する
ことからA点の電圧はさらに上昇しようとする。そし
て、ある程度以上A点の電位が上昇すると、出力トラン
ジスタQ7のベース・コレクタ電極間がダイオードとし
て機能してしまい、第2電源Vcc2から出力トランジ
スタQ7のベース電極−コレクタ電極を通って第1電源
Vcc1に過大な電流が流れ込む可能性がある。このよ
うな電流が発生すると、出力トランジスタQ7が破損し
てしまう恐れがある。
と、次のような問題が発生する。即ち、第2電源Vcc
2の電源電圧が第1電源Vcc1より高く、また出力ト
ランジスタQ7,Q8をプッシュプル構成としているた
め、出力電圧、即ちA点の電位が第1電源Vcc1の電
源電圧より高くなる場合がある。この場合、出力トラン
ジスタQ7がオフするが、トランジスタQ3が動作する
ことからA点の電圧はさらに上昇しようとする。そし
て、ある程度以上A点の電位が上昇すると、出力トラン
ジスタQ7のベース・コレクタ電極間がダイオードとし
て機能してしまい、第2電源Vcc2から出力トランジ
スタQ7のベース電極−コレクタ電極を通って第1電源
Vcc1に過大な電流が流れ込む可能性がある。このよ
うな電流が発生すると、出力トランジスタQ7が破損し
てしまう恐れがある。
【0043】しかし、上述のように、本実施形態では、
A点における電圧が所定値以上にならないように電流制
限回路12が設けられているので、過大な出力電圧の発
生防止と共に上記第1電源Vcc1への電流の流れ込み
が防止されている。
A点における電圧が所定値以上にならないように電流制
限回路12が設けられているので、過大な出力電圧の発
生防止と共に上記第1電源Vcc1への電流の流れ込み
が防止されている。
【0044】
【発明の効果】以上説明したように、本発明の電力増幅
回路の構成によれば、複数の電源を用いることによっ
て、回路の消費電力を低減し、かつ出力のダイナミック
レンジを広くとることが可能となる。さらに、電流制限
部を電力増幅回路内に設けて出力電圧を制限することに
より、電力増幅回路のゲインの設定が自由となると共
に、回路の出力側に別途保護回路を設ける必要がなく、
回路の小型化を図ることが可能となる。
回路の構成によれば、複数の電源を用いることによっ
て、回路の消費電力を低減し、かつ出力のダイナミック
レンジを広くとることが可能となる。さらに、電流制限
部を電力増幅回路内に設けて出力電圧を制限することに
より、電力増幅回路のゲインの設定が自由となると共
に、回路の出力側に別途保護回路を設ける必要がなく、
回路の小型化を図ることが可能となる。
【図1】 本発明の実施形態に係る電力増幅回路の全体
構成を示す図である。
構成を示す図である。
【図2】 図1の電力増幅回路10の出力段の構成を示
す図である。
す図である。
【図3】 入力側に電圧制限回路が付加された従来の電
力増幅回路の構成を示す図である。
力増幅回路の構成を示す図である。
【図4】 出力側に電圧制限回路が付加された従来の電
力増幅回路の構成を示す図である。
力増幅回路の構成を示す図である。
10 電力増幅回路、12 電流制限部、14 駆動
部。
部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 1/02 H03F 3/26 H03G 5/00 - 11/08
Claims (3)
- 【請求項1】 第2電源から電力供給を受け、入力信号
に応じた駆動信号を発生する出力素子駆動部と、 前記第2電源より電源電圧の低い第1電源から電力供給
を受け、前記駆動信号に応じた信号を発生する出力素子
と、 前記出力素子からの信号を出力する出力端子と、 前記出力端子における出力電圧を検出し、これを第1電
源の電源電圧と比較し、前記出力電圧が前記第1電源の
電源電圧に対し所定以上高くなると、前記出力素子駆動
部へ供給する前記入力信号の電流量を制限する電流制限
部と、 を有することを特徴とする電力増幅回路。 - 【請求項2】 請求項1に記載の電力増幅回路におい
て、 前記電流制限部は、 制御電極に第1電源電圧に応じて決定される基準電圧が
供給され、他の電極に前記出力電圧に応じて決定される
電圧が供給される電流制限スイッチ素子を有し、 前記電流制限スイッチ素子は、前記出力電圧が、前記第
1電源電圧に対し、所定以上接近または前記第1電源電
圧より高くなると動作して、前記入力信号の電流量を制
限することを特徴とする電力増幅回路。 - 【請求項3】 請求項1又は2のいずれかに記載の電力
増幅回路において、 前記出力素子駆動部は、駆動トランジスタと、電流供給
回路と、を有し、 前記駆動トランジスタは、その制御電極に前記入力信号
を受け、残りの2つの電極の一方の電極が前記出力端子
に接続され、他方の電極が前記電流供給回路に接続さ
れ、 前記電流供給回路は、前記駆動トランジスタの動作に応
じて前記出力素子の制御電極に前記第2電源から前記駆
動信号を供給し、 前記電流制限スイッチ素子は、その前記他の電極が前記
駆動トランジスタの制御電極に接続され、前記基準電圧
と、前記出力電圧に応じて決定される電圧とを比較して
動作することを特徴とする電力増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04010896A JP3338274B2 (ja) | 1996-02-27 | 1996-02-27 | 電力増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04010896A JP3338274B2 (ja) | 1996-02-27 | 1996-02-27 | 電力増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09232873A JPH09232873A (ja) | 1997-09-05 |
JP3338274B2 true JP3338274B2 (ja) | 2002-10-28 |
Family
ID=12571675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04010896A Expired - Fee Related JP3338274B2 (ja) | 1996-02-27 | 1996-02-27 | 電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3338274B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100460721B1 (ko) * | 2002-06-29 | 2004-12-08 | 학교법인 한국정보통신학원 | 전력 증폭기의 동작전류 제어 회로 |
-
1996
- 1996-02-27 JP JP04010896A patent/JP3338274B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09232873A (ja) | 1997-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1550210B1 (en) | Capacitor coupled dynamic bias boosting circuit for a power amplifier | |
US5874858A (en) | Amplifier system having a constant current regulating unit | |
US7113041B2 (en) | Operational amplifier | |
JPH1146120A (ja) | 差動増幅回路 | |
US7332968B2 (en) | Amplifier circuit having an impedance-controllable bias-boosting circuit | |
GB2217134A (en) | Amplifier circuit | |
JPH02288607A (ja) | 演算増幅器用出力段 | |
JP3338274B2 (ja) | 電力増幅回路 | |
US4158179A (en) | Amplifier circuit | |
US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
JP2533201B2 (ja) | Am検波回路 | |
JPS6325710A (ja) | トランジスタ回路 | |
JPS6123689B2 (ja) | ||
JP2001284969A (ja) | 電力増幅器 | |
KR100264892B1 (ko) | 전류제한회로 | |
JP3111616B2 (ja) | 入力短絡保護回路 | |
JP2834929B2 (ja) | 増幅回路 | |
JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
JP2785568B2 (ja) | 過電圧保護回路 | |
JPS6110336Y2 (ja) | ||
JP3150002B2 (ja) | 出力回路 | |
JP3365936B2 (ja) | 増幅回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JP3462579B2 (ja) | 増幅回路 | |
JP2004062491A (ja) | 直流安定化電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |