JPH02231963A - インバータの制御方法 - Google Patents
インバータの制御方法Info
- Publication number
- JPH02231963A JPH02231963A JP1050769A JP5076989A JPH02231963A JP H02231963 A JPH02231963 A JP H02231963A JP 1050769 A JP1050769 A JP 1050769A JP 5076989 A JP5076989 A JP 5076989A JP H02231963 A JPH02231963 A JP H02231963A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- signal
- power
- saturation region
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000009499 grossing Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、容量性負荷を接続しているインバータが始
動する際の突入電流を抑制するインバー夕の制御方法に
関する。
動する際の突入電流を抑制するインバー夕の制御方法に
関する。
第４図は容量性負荷を接続しているインバータの一般的
な主回路接続図である。
な主回路接続図である。
この第４図において、図示していない交流電源からの交
流電力を直流電力に変換する整流器２と、この整流器２
が出力する直流電力のリップル分を吸収・除去して平滑
な直流電力にするための平滑リアクトル３ならびに平滑
コンデンサ４とで直流電源を構成している。
流電力を直流電力に変換する整流器２と、この整流器２
が出力する直流電力のリップル分を吸収・除去して平滑
な直流電力にするための平滑リアクトル３ならびに平滑
コンデンサ４とで直流電源を構成している。
半導体スイッチ素子として、たとえば４個の金属酸化半
導体電界効果トランジスタ（以下ではＭＯＳＦＥＴと略
記する）ＩＩＵ，ＩＩＶ，ＩＩＸ，ＩＩＹには、それぞ
れ別個のダイオード１２Ｕ， １２Ｖ， １２Ｘ，１２
Ｙを逆並列接続している。そこでこれら４組のＭＯＳＦ
ＥＴとダイオードとの逆並列回路を単相ブリッジ接続し
、４個のＭＯ Ｓ Ｆ ＥＴを順次オン・オフ動作させ
ることにより、前述した直流電源からの平滑な直流電力
を、単相交流電力に変換することができる。符号１３は
４個のＭＯＳＦＥＴのゲートに、これらのＭＯＳＦＥＴ
を順次オン・オフ動作させるためのゲート信号を与える
制御回路である。よって４個のＭＯＳＦＥＴＩＩＵ，１
１Ｖ，ＩＩＸ，ＩＩＹと、４個のダイ：ｔ− ｝’１２
Ｕ，１２Ｖ，１２Ｘ，１２Ｙならびに制御回路１３とで
インバータ１０を形成している。
導体電界効果トランジスタ（以下ではＭＯＳＦＥＴと略
記する）ＩＩＵ，ＩＩＶ，ＩＩＸ，ＩＩＹには、それぞ
れ別個のダイオード１２Ｕ， １２Ｖ， １２Ｘ，１２
Ｙを逆並列接続している。そこでこれら４組のＭＯＳＦ
ＥＴとダイオードとの逆並列回路を単相ブリッジ接続し
、４個のＭＯ Ｓ Ｆ ＥＴを順次オン・オフ動作させ
ることにより、前述した直流電源からの平滑な直流電力
を、単相交流電力に変換することができる。符号１３は
４個のＭＯＳＦＥＴのゲートに、これらのＭＯＳＦＥＴ
を順次オン・オフ動作させるためのゲート信号を与える
制御回路である。よって４個のＭＯＳＦＥＴＩＩＵ，１
１Ｖ，ＩＩＸ，ＩＩＹと、４個のダイ：ｔ− ｝’１２
Ｕ，１２Ｖ，１２Ｘ，１２Ｙならびに制御回路１３とで
インバータ１０を形成している。
このインバータ１０が出力する交流電力を４個のダイオ
ード２０Ｕ，２０Ｖ，２０Ｘ，２０Ｙの単相ブリッジ接
続で構成した整流器により再び直流電力に変換するので
あるが、この整流器の直流出力側には、跳ね上り電圧を
抑制するために、スナバダイオード２１とスナバコンデ
ンサ２２とで構成したスナバ回路、および出力直流を平
滑するための平滑リアクトル２３と平滑コンデンサ２４
とで構成した平滑回路を接続している。
ード２０Ｕ，２０Ｖ，２０Ｘ，２０Ｙの単相ブリッジ接
続で構成した整流器により再び直流電力に変換するので
あるが、この整流器の直流出力側には、跳ね上り電圧を
抑制するために、スナバダイオード２１とスナバコンデ
ンサ２２とで構成したスナバ回路、および出力直流を平
滑するための平滑リアクトル２３と平滑コンデンサ２４
とで構成した平滑回路を接続している。
〔発明が解決しようとする課題〕
ところで、第４図に示すように、インバータ１０の負荷
が容量性であると、インバーク１０を始動したときに、
立上りが急峻な充電電流が平滑コンデンサ２４に流入す
ることになるので、インバータ１０を構成しているＭＯ
ＳＦＥＴの電流容量を、この充電電流に耐えることがで
きるように増大しなければならず、不経済である。
が容量性であると、インバーク１０を始動したときに、
立上りが急峻な充電電流が平滑コンデンサ２４に流入す
ることになるので、インバータ１０を構成しているＭＯ
ＳＦＥＴの電流容量を、この充電電流に耐えることがで
きるように増大しなければならず、不経済である。
そこで、インバータ１０の交流出力側に電流検出器を設
けて、ＭＯＳＦＥＴの制御サイクル中に、検出電流が過
電流設定値を越えれば、ＭＯＳＦＥＴをオフにするとい
う制御サイクルを繰返すことで、充電電流の突入を抑制
することにしているが、電流検出器に備えた制御回路を
必要とする不具合を有していた。
けて、ＭＯＳＦＥＴの制御サイクル中に、検出電流が過
電流設定値を越えれば、ＭＯＳＦＥＴをオフにするとい
う制御サイクルを繰返すことで、充電電流の突入を抑制
することにしているが、電流検出器に備えた制御回路を
必要とする不具合を有していた。
そこでこの発明の目的は、容量性負荷に交流電力を供給
するインバータが始動するときに、この負荷に急峻な充
電電流が突入するのを抑制することにある。
するインバータが始動するときに、この負荷に急峻な充
電電流が突入するのを抑制することにある。
上記の目的を達成するために、この発明の制御方法は、
インバータを構成する半導体スイッチ素子に動作信号を
与えて、これらを順次オン・オフ動作させることにより
、直流電力を交流電力に変換して容量性負荷に交流電力
を供給するインバー夕の制御方法において、前記インバ
ータの始動時には、このインバータを構成する半導体ス
イッチ素子の動作点が非飽和領域にあるように、各半導
体スイッチ素子には動作信号の電圧を十分に低く、かつ
動作信号の時間幅も小さくして与え、次いでこの動作信
号電圧と動作信号の時間幅とを徐々に増大させることに
より、当該各半導体スイッチ素子が飽和領域でのスイッ
チング動作に移行するものとする。
インバータを構成する半導体スイッチ素子に動作信号を
与えて、これらを順次オン・オフ動作させることにより
、直流電力を交流電力に変換して容量性負荷に交流電力
を供給するインバー夕の制御方法において、前記インバ
ータの始動時には、このインバータを構成する半導体ス
イッチ素子の動作点が非飽和領域にあるように、各半導
体スイッチ素子には動作信号の電圧を十分に低く、かつ
動作信号の時間幅も小さくして与え、次いでこの動作信
号電圧と動作信号の時間幅とを徐々に増大させることに
より、当該各半導体スイッチ素子が飽和領域でのスイッ
チング動作に移行するものとする。
この発明は、容量性負荷を接続しているインバータを始
動する際には、このインバータを構成している半導体ス
イッチ素子を、飽和領域ではなく、非飽和領域で作動さ
せるものである。
動する際には、このインバータを構成している半導体ス
イッチ素子を、飽和領域ではなく、非飽和領域で作動さ
せるものである。
第５図はＭＯＳＦＥＴの出力特性を示したグラフである
。この第５図にはＭＯＳＦＥＴのゲート・ソース間電圧
をパラメータにして、ドレイン・ソース間電圧■。，と
、ドレイン電流■ゎとの関係をあらわしている。すなわ
ち、ゲート・ソース間電圧ＶＣＳの変化に対応してドレ
イン電流■。も変化するので、インバータ始動時は、こ
の特性を利用し、非飽和領域における動作によりドレイ
ン電流■，を抑制し、通常のスイッチング動作時は飽和
領域（第５図における曲線Ｄの左側の領域）を使用する
ことで、インバータ始動時での充電電流を抑制しようと
するものである。
。この第５図にはＭＯＳＦＥＴのゲート・ソース間電圧
をパラメータにして、ドレイン・ソース間電圧■。，と
、ドレイン電流■ゎとの関係をあらわしている。すなわ
ち、ゲート・ソース間電圧ＶＣＳの変化に対応してドレ
イン電流■。も変化するので、インバータ始動時は、こ
の特性を利用し、非飽和領域における動作によりドレイ
ン電流■，を抑制し、通常のスイッチング動作時は飽和
領域（第５図における曲線Ｄの左側の領域）を使用する
ことで、インバータ始動時での充電電流を抑制しようと
するものである。
第１図は本発明の実施例をあらわした制御ブロック図で
ある。
ある。
この第１図は、第４図に示すインバータの制御回路１３
の構成をあらわしたものであって、タイミング発生回路
３１、積分器３２と３４、導通角制御回路３３、可変電
圧直流電源３５およびスイッチ３６とで構成している。
の構成をあらわしたものであって、タイミング発生回路
３１、積分器３２と３４、導通角制御回路３３、可変電
圧直流電源３５およびスイッチ３６とで構成している。
インバータに運転指令が発令されると、タイミング発生
回路３１から４個のＭ Ｏ Ｓ Ｆ Ｅ ＴＩＩＵ，
１１Ｖ．ＩＩＸ，ＩＩＹのゲートへ、それぞれ別個のゲ
ート信号を適切なタイミングで与えることにより、これ
らＭＯＳＦＥＴを順次オン・オフする．すなわち、積分
器３２からの信号により、導通角制御回路３３は、スイ
ッチ３６にオン・オフの指令を与えるので、このスイッ
チ３６を介してＭＯＳＦＥＴのゲートへ与えられるオン
信号のパルス幅は、当初はごく狭いものが、時間の経過
とともに徐々に拡がることになる。また、積分器３４か
らの信号を受けて、可変電圧直流電源３５が出力する直
流電圧も、当初は低い値のものが、時間の経過とともに
徐々にその値を増大させることになる。
回路３１から４個のＭ Ｏ Ｓ Ｆ Ｅ ＴＩＩＵ，
１１Ｖ．ＩＩＸ，ＩＩＹのゲートへ、それぞれ別個のゲ
ート信号を適切なタイミングで与えることにより、これ
らＭＯＳＦＥＴを順次オン・オフする．すなわち、積分
器３２からの信号により、導通角制御回路３３は、スイ
ッチ３６にオン・オフの指令を与えるので、このスイッ
チ３６を介してＭＯＳＦＥＴのゲートへ与えられるオン
信号のパルス幅は、当初はごく狭いものが、時間の経過
とともに徐々に拡がることになる。また、積分器３４か
らの信号を受けて、可変電圧直流電源３５が出力する直
流電圧も、当初は低い値のものが、時間の経過とともに
徐々にその値を増大させることになる。
すなわち、スイッチ３６を経てＭＯ Ｓ Ｆ ＥＴのゲ
ートへ入力する当該ＭＯＳＦＥＴのオン信号は短時間、
かつ低電圧であることから、第５図で既述のように、こ
のＭＯＳＦＥＴは非飽和領域での動作となり、ドレイン
電流Ｉゎはゲート信号電圧の増大に対応して増加し、定
常状態では飽和領域での動作となる。
ートへ入力する当該ＭＯＳＦＥＴのオン信号は短時間、
かつ低電圧であることから、第５図で既述のように、こ
のＭＯＳＦＥＴは非飽和領域での動作となり、ドレイン
電流Ｉゎはゲート信号電圧の増大に対応して増加し、定
常状態では飽和領域での動作となる。
第２図は第１図に示す実施例回路から出力するゲート信
号の変化をあらわした波形図であって、第２図（イ）は
インハータが始動開始直後、第２図（口）は容量性負荷
に充電している期間、第２図（ハ）は正常運転時、すな
わち飽和領域で動作の場合のそれぞれのゲート信号をあ
らわしている。
号の変化をあらわした波形図であって、第２図（イ）は
インハータが始動開始直後、第２図（口）は容量性負荷
に充電している期間、第２図（ハ）は正常運転時、すな
わち飽和領域で動作の場合のそれぞれのゲート信号をあ
らわしている。
第３図は第１図に示す実施例回路におけるゲート・ソー
ス間電圧と導通角の時間的変化をあらわしたグラフであ
って、第３図（イ）は運転信号、第３図（口）はゲート
・ソース間電圧ＶＧＳの変化、第３図（ハ）は導通角α
の変化を、それぞれがあらわしている。
ス間電圧と導通角の時間的変化をあらわしたグラフであ
って、第３図（イ）は運転信号、第３図（口）はゲート
・ソース間電圧ＶＧＳの変化、第３図（ハ）は導通角α
の変化を、それぞれがあらわしている。
この第３図において、Ｔ０なる時刻にインバータの運転
指令が発令されると、このＴ０からＴまでの期間は、ゲ
ート・ソース間電圧ＶＧＳと導通角αとは最小の値を保
持し、時刻Ｔ１以降は、これらＶＣＳとαとが別個に徐
々に大きくなり、時刻Ｔ２で正常運転となることを示し
ている。
指令が発令されると、このＴ０からＴまでの期間は、ゲ
ート・ソース間電圧ＶＧＳと導通角αとは最小の値を保
持し、時刻Ｔ１以降は、これらＶＣＳとαとが別個に徐
々に大きくなり、時刻Ｔ２で正常運転となることを示し
ている。
この発明によれば、インバータを構成している半導体ス
イッチ素子に与えるオン信号の電圧と導通角とを、当該
インバータ始動時には小さな値にしているので、半導体
スイッチ素子は非飽和領域での動作となるため、容量性
負荷を充電する電流が抑制されることになる。その後こ
の電圧と導通角とを徐々に増大して半導体スイッチ素子
を飽和領域での動作にすることで、正常なインバータと
して作動させる。このような制御方法の採用により、容
量性負荷に２，峻な充電電流が突入するのを回避できる
ので、インバータを構成する半導体スイッチ素子の電流
責務を増大させたり、電流検出装置を設けて過大電流通
流を阻止したりする装置を省略できるので、回路が簡単
になり、装置を小形化できる効果が得られる。
イッチ素子に与えるオン信号の電圧と導通角とを、当該
インバータ始動時には小さな値にしているので、半導体
スイッチ素子は非飽和領域での動作となるため、容量性
負荷を充電する電流が抑制されることになる。その後こ
の電圧と導通角とを徐々に増大して半導体スイッチ素子
を飽和領域での動作にすることで、正常なインバータと
して作動させる。このような制御方法の採用により、容
量性負荷に２，峻な充電電流が突入するのを回避できる
ので、インバータを構成する半導体スイッチ素子の電流
責務を増大させたり、電流検出装置を設けて過大電流通
流を阻止したりする装置を省略できるので、回路が簡単
になり、装置を小形化できる効果が得られる。
第１図は本発明の実施例をあらわした制御ブロック図、
第２図は第１図に示す実施例回路から出力するゲート信
号の変化をあらわした波形図、第３図は第１図に示す実
施例回路におけるゲート・ソース間電圧と導通角の時間
的変化をあらわしたグラフであり、第４図は容量性負荷
を接続しているインハータの一般的な主回路接続図、第
５図はＭＯＳＦＥＴの出力特性を示したグラフである。 ２・・・整流器、３．２３・・・平滑リアクトル、４．
２４・・・平滑コンデンサ、１０・・・インハータ、Ｉ
ＩＵ， ＩＩＶ１１Ｘ，ＩＩＹ・・・半導体スイッチ素
子としてのＭＯＳＦＥＴ，１２Ｕ，１２Ｖ，１２Ｘ，１
２Ｙ，２０Ｕ，２０Ｖ，２０Ｘ ２０Ｙ・・・ダイオ
ード、１３・・・制御回路、２１・・・スナバダイオー
ド、２２・・・スナバコンデンサ、３１・・・タイミン
グ発生回路、３２． ３４・・・積分器、３３・・・導
通角制御回路、３５・・・可変電圧直流電源、３６・・
・スイ・ンチ。
第２図は第１図に示す実施例回路から出力するゲート信
号の変化をあらわした波形図、第３図は第１図に示す実
施例回路におけるゲート・ソース間電圧と導通角の時間
的変化をあらわしたグラフであり、第４図は容量性負荷
を接続しているインハータの一般的な主回路接続図、第
５図はＭＯＳＦＥＴの出力特性を示したグラフである。 ２・・・整流器、３．２３・・・平滑リアクトル、４．
２４・・・平滑コンデンサ、１０・・・インハータ、Ｉ
ＩＵ， ＩＩＶ１１Ｘ，ＩＩＹ・・・半導体スイッチ素
子としてのＭＯＳＦＥＴ，１２Ｕ，１２Ｖ，１２Ｘ，１
２Ｙ，２０Ｕ，２０Ｖ，２０Ｘ ２０Ｙ・・・ダイオ
ード、１３・・・制御回路、２１・・・スナバダイオー
ド、２２・・・スナバコンデンサ、３１・・・タイミン
グ発生回路、３２． ３４・・・積分器、３３・・・導
通角制御回路、３５・・・可変電圧直流電源、３６・・
・スイ・ンチ。
Claims (1)
- １）インバータを構成する半導体スイッチ素子に動作信
号を与えて、これらを順次オン・オフ動作させることに
より、直流電力を交流電力に変換して容量性負荷に交流
電力を供給するインバータの制御方法において、前記イ
ンバータの始動時には、このインバータを構成する半導
体スイッチ素子の動作点が非飽和領域にあるように、各
半導体スイッチ素子には動作信号の電圧を十分に低く、
かつ動作信号の時間幅も小さくして与え、次いでこの動
作信号電圧と動作信号の時間幅とを徐々に増大させるこ
とにより、当該各半導体スイッチ素子が飽和領域でのス
イッチング動作に移行することを特徴とするインバータ
の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050769A JPH02231963A (ja) | 1989-03-02 | 1989-03-02 | インバータの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050769A JPH02231963A (ja) | 1989-03-02 | 1989-03-02 | インバータの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02231963A true JPH02231963A (ja) | 1990-09-13 |
Family
ID=12868040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050769A Pending JPH02231963A (ja) | 1989-03-02 | 1989-03-02 | インバータの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02231963A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006271076A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Electric Systems Co Ltd | Ｄｃ／ｄｃコンバータ |
| WO2012002530A1 (ja) * | 2010-07-02 | 2012-01-05 | シャープ株式会社 | Ｄｃ／ｄｃコンバータ、その制御方法並びに直流給電システム |
-
1989
- 1989-03-02 JP JP1050769A patent/JPH02231963A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006271076A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Electric Systems Co Ltd | Ｄｃ／ｄｃコンバータ |
| JP4701771B2 (ja) * | 2005-03-23 | 2011-06-15 | 富士電機システムズ株式会社 | Ｄｃ／ｄｃコンバータ |
| WO2012002530A1 (ja) * | 2010-07-02 | 2012-01-05 | シャープ株式会社 | Ｄｃ／ｄｃコンバータ、その制御方法並びに直流給電システム |
| JP2012016203A (ja) * | 2010-07-02 | 2012-01-19 | Sharp Corp | Ｄｃ／ｄｃコンバータ、その制御方法並びに直流給電システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10819222B2 (en) | Circuitry for power factor correction and methods of operation | |
| US10211719B2 (en) | Power converter | |
| US7345896B2 (en) | Secondary side power supply controller and method therefor | |
| US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
| JP6706811B2 (ja) | スナバ回路及びそれを用いた電力変換システム | |
| US9487098B2 (en) | Power conversion apparatus | |
| US10361624B2 (en) | Multi-cell power converter with improved start-up routine | |
| JPH10327585A (ja) | 電力変換装置 | |
| JP6702209B2 (ja) | 電力変換装置 | |
| WO2023074636A1 (ja) | 電力変換装置及び制御方法 | |
| JP5849599B2 (ja) | フォワード形直流−直流変換装置 | |
| KR20150014349A (ko) | 풀브릿지 전력 변환 장치 | |
| JP2002238257A (ja) | 共振型ｄｃ−ｄｃコンバータの制御方法 | |
| JP2018007386A (ja) | Ｄｃ−ｄｃコンバータおよび電源装置 | |
| US10461631B2 (en) | DC-to-DC controller and control method thereof | |
| JPH06311738A (ja) | 昇圧チョッパ型スイッチング電源 | |
| JP6395316B2 (ja) | スイッチング電源装置 | |
| US11108319B2 (en) | Power conversion device with an intermediate capacitor and a smoothing capacitor | |
| WO2018203422A1 (ja) | 半導体素子の駆動装置および電力変換装置 | |
| JP4098494B2 (ja) | スイッチング電源装置 | |
| JPH02231963A (ja) | インバータの制御方法 | |
| KR102077825B1 (ko) | 부스트 컨버터 | |
| JP2012110121A (ja) | 電力変換回路の駆動制御装置 | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH1084674A (ja) | 交流−直流変換器 |