JPH02216859A - 混成集積回路装置における抵抗体 - Google Patents
混成集積回路装置における抵抗体Info
- Publication number
- JPH02216859A JPH02216859A JP3746589A JP3746589A JPH02216859A JP H02216859 A JPH02216859 A JP H02216859A JP 3746589 A JP3746589 A JP 3746589A JP 3746589 A JP3746589 A JP 3746589A JP H02216859 A JPH02216859 A JP H02216859A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance value
- integrated circuit
- circuit device
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路装置における抵抗体に関する。
第３図（ａ）は従来の一例を示す絶縁基板の上に形成さ
れた抵抗体及び配線を含む混成集積回路装置の部分平面
図、第３図（ｂ）は第３図（ａ＞のＣＣ断面図である。
れた抵抗体及び配線を含む混成集積回路装置の部分平面
図、第３図（ｂ）は第３図（ａ＞のＣＣ断面図である。
従来、この種の混成集積回路装置における抵抗体は、第
１図（ａ）に示すように、絶縁基板３の上に、スクリー
ン印刷法により導電金属ペーストを印刷により配線２を
種々のパターンに形成し、゛この配線２の間に跨がるよ
うに抵抗体金属ペーストを印刷し一つの抵抗体１を製作
していた。
１図（ａ）に示すように、絶縁基板３の上に、スクリー
ン印刷法により導電金属ペーストを印刷により配線２を
種々のパターンに形成し、゛この配線２の間に跨がるよ
うに抵抗体金属ペーストを印刷し一つの抵抗体１を製作
していた。
また、二層に配線する場合すなわち配線２が交叉する場
合には、第３図（ｂ）に示すように、配線２の上に絶縁
層４を形成し、その上にクロス導体６を設け、２つの配
線２を接続部７で接続し、図面には示していないが、そ
のクロス導体の延長上の配線間に形成していた。
合には、第３図（ｂ）に示すように、配線２の上に絶縁
層４を形成し、その上にクロス導体６を設け、２つの配
線２を接続部７で接続し、図面には示していないが、そ
のクロス導体の延長上の配線間に形成していた。
ここで、この抵抗体１の設計製造に際しては、抵抗体金
属のシート抵抗（ρ）、抵抗体のアスペクトレシオ（長
さ７幅）、パターン効果（Ｐ）及び誘電体近傍のダウン
率（Ｄ＞からなる計算式：抵抗値（Ｒ）＝ρＸＰＸＤＸ
長さ７幅より求めた抵抗体面積及び厚さを設計し、その
設計値で印刷し抵抗体の製造を行なっていた。
属のシート抵抗（ρ）、抵抗体のアスペクトレシオ（長
さ７幅）、パターン効果（Ｐ）及び誘電体近傍のダウン
率（Ｄ＞からなる計算式：抵抗値（Ｒ）＝ρＸＰＸＤＸ
長さ７幅より求めた抵抗体面積及び厚さを設計し、その
設計値で印刷し抵抗体の製造を行なっていた。
上述した従来の混成集積回路装置の抵抗体では、理論的
に求めた抵抗値と、実際に製造するときに用いる抵抗体
金属の種類により製作後の抵抗値と違うことがある。従
って、まず、これらの抵抗体金属で試作してみて、この
抵抗体での抵抗体金属のパターン効果（Ｐ）及び誘電体
近傍の抵抗ダウン率（Ｄ）などの補正すべき値を求め、
その値を加味しパターン図面を修正しなければ、実際の
製造にかかれないという欠点がある。
に求めた抵抗値と、実際に製造するときに用いる抵抗体
金属の種類により製作後の抵抗値と違うことがある。従
って、まず、これらの抵抗体金属で試作してみて、この
抵抗体での抵抗体金属のパターン効果（Ｐ）及び誘電体
近傍の抵抗ダウン率（Ｄ）などの補正すべき値を求め、
その値を加味しパターン図面を修正しなければ、実際の
製造にかかれないという欠点がある。
本発明の目的は、補正することなくあらかじめ設計した
通りの抵抗値が得られる混成集積回路装置における抵抗
体を提供することにある。
通りの抵抗値が得られる混成集積回路装置における抵抗
体を提供することにある。
本発明の混成集積回路装置における抵抗体は、絶縁基板
にＩＣ、コンデンサ及び抵抗等の電子部品が形成された
り搭載されたりしてなる混成集積回路装置の抵抗体にお
いて、この抵抗体の抵抗値を複数の単一の抵抗値をもつ
抵抗単体に分割し、これら抵抗単体を印刷配線で直並列
に組合せ接続することを備え構成される。
にＩＣ、コンデンサ及び抵抗等の電子部品が形成された
り搭載されたりしてなる混成集積回路装置の抵抗体にお
いて、この抵抗体の抵抗値を複数の単一の抵抗値をもつ
抵抗単体に分割し、これら抵抗単体を印刷配線で直並列
に組合せ接続することを備え構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示す絶縁基板の上に
形成された抵抗体及び配線を含む混成集積回路装置の部
分平面図、第１図（ｂ）は第１図（ａ）のＡＡ断面図で
ある。この抵抗体は第１図（ａ）に示すように、配線２
の間に形成された面積も厚さも同一の抵抗単体１ａ及び
１ｂを形成し、これらの抵抗単体１ａ及び１ｂを直並列
に組合せて配線２で接続し、所望の抵抗値をもつ抵抗体
を製作することである。
形成された抵抗体及び配線を含む混成集積回路装置の部
分平面図、第１図（ｂ）は第１図（ａ）のＡＡ断面図で
ある。この抵抗体は第１図（ａ）に示すように、配線２
の間に形成された面積も厚さも同一の抵抗単体１ａ及び
１ｂを形成し、これらの抵抗単体１ａ及び１ｂを直並列
に組合せて配線２で接続し、所望の抵抗値をもつ抵抗体
を製作することである。
このようにパターン効果のない標準抵抗面積及び標準ア
スペクトレシオとする抵抗単体を複数個を製作し、これ
らを組合わせることにより所望の抵抗値をもつ抵抗体が
得られる。
スペクトレシオとする抵抗単体を複数個を製作し、これ
らを組合わせることにより所望の抵抗値をもつ抵抗体が
得られる。
第２図（ａ）は本発明の抵抗体を利用した他の実施例を
示す絶縁基板の上に形成された抵抗体及び配線を含む混
成集積回路装置の部分平面図、第２図（ｂ）は第２図（
ａ）のＢＢ断面図である。
示す絶縁基板の上に形成された抵抗体及び配線を含む混
成集積回路装置の部分平面図、第２図（ｂ）は第２図（
ａ）のＢＢ断面図である。
ここで、混成集積回路装置の稠密度が高くなった場合は
、配線を二層にパターン形成する必要がある０例えば、
第２図（ａ＞及び（ｂ）に示すように、配線２とクロス
導体６との間には、３０〜４０ミクロンメータの厚さの
絶縁層４を形成することになる。この場合にその絶縁層
４の上に抵抗単体を形成しても、この絶縁層４の段差の
ために、抵抗単体の厚さが一定に出来ないため、抵抗値
のばらつきを生ずる恐れがある。
、配線を二層にパターン形成する必要がある０例えば、
第２図（ａ＞及び（ｂ）に示すように、配線２とクロス
導体６との間には、３０〜４０ミクロンメータの厚さの
絶縁層４を形成することになる。この場合にその絶縁層
４の上に抵抗単体を形成しても、この絶縁層４の段差の
ために、抵抗単体の厚さが一定に出来ないため、抵抗値
のばらつきを生ずる恐れがある。
このような場合は、まず、表面の平坦化を図るために、
下地である配線２の間を絶縁体５で埋めるようにすれば
、抵抗単体１ａの厚みは一定となりばらつきのない抵抗
単体が得られる。
下地である配線２の間を絶縁体５で埋めるようにすれば
、抵抗単体１ａの厚みは一定となりばらつきのない抵抗
単体が得られる。
以上説明したように本発明は、要求された抵抗体を、標
準面積をもち標準アスペクトレシオの抵抗単体に分割し
、これらの抵抗単体を直並列に組合せて接続してその合
成抵抗を抵抗体の抵抗値と一致さ°せて設計することに
よって、補正することなくあらかじめ設計した通りの抵
抗値が得られる混成集積回路装置における抵抗体を提供
出来るという効果がある。
準面積をもち標準アスペクトレシオの抵抗単体に分割し
、これらの抵抗単体を直並列に組合せて接続してその合
成抵抗を抵抗体の抵抗値と一致さ°せて設計することに
よって、補正することなくあらかじめ設計した通りの抵
抗値が得られる混成集積回路装置における抵抗体を提供
出来るという効果がある。
第１図（ａ）は本発明の一実施例を示す絶縁基板の上に
形成された抵抗体及び配線を含む混成集積回路装置の部
分平面図、第１図（ｂ）は第１図（ａ）のＡＡ断面図、
第２図（ａ）は本発明の抵抗体を利用した他の実施例を
示す絶縁基板の上に形成された抵抗体及び配線を含む混
成集積回路装置の部分平面図、第２図（ｂ）は第２図（
ａ）のＢＢ断面図、第］！Ｉ（ａ）は従来の一例を示す
絶縁基板の上に形成された抵抗体及び配線を含む混成集
積回路装置の部分平面図、第３図（ｂ）は第３図（ａ）
のＣＣ断面図である。 １・・・抵抗体、１ａ、１ｂ・・・抵抗単体、２・・・
配線、３・・・絶縁基板、 ４・・・絶縁層、 ５・・・絶縁体、 ６・・・ク ロス導体、 ７・・・接続部。
形成された抵抗体及び配線を含む混成集積回路装置の部
分平面図、第１図（ｂ）は第１図（ａ）のＡＡ断面図、
第２図（ａ）は本発明の抵抗体を利用した他の実施例を
示す絶縁基板の上に形成された抵抗体及び配線を含む混
成集積回路装置の部分平面図、第２図（ｂ）は第２図（
ａ）のＢＢ断面図、第］！Ｉ（ａ）は従来の一例を示す
絶縁基板の上に形成された抵抗体及び配線を含む混成集
積回路装置の部分平面図、第３図（ｂ）は第３図（ａ）
のＣＣ断面図である。 １・・・抵抗体、１ａ、１ｂ・・・抵抗単体、２・・・
配線、３・・・絶縁基板、 ４・・・絶縁層、 ５・・・絶縁体、 ６・・・ク ロス導体、 ７・・・接続部。
Claims (1)
- 絶縁基板にＩＣ、コンデンサ及び抵抗体等の電子部品
が形成されたり搭載されたりしてなる混成集積回路装置
における抵抗体において、この抵抗体の抵抗値を複数の
単一の抵抗値をもつ抵抗単体に分割し、これら抵抗単体
を印刷配線で直並列に組合せ接続してなる混成集積回路
装置における抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3746589A JPH02216859A (ja) | 1989-02-16 | 1989-02-16 | 混成集積回路装置における抵抗体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3746589A JPH02216859A (ja) | 1989-02-16 | 1989-02-16 | 混成集積回路装置における抵抗体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02216859A true JPH02216859A (ja) | 1990-08-29 |
Family
ID=12498273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3746589A Pending JPH02216859A (ja) | 1989-02-16 | 1989-02-16 | 混成集積回路装置における抵抗体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216859A (ja) |
-
1989
- 1989-02-16 JP JP3746589A patent/JPH02216859A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583397B2 (ja) | コンセイビシヨウブヒン | |
| JPH02216859A (ja) | 混成集積回路装置における抵抗体 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| JPS63278399A (ja) | 混成厚膜回路の構成方法 | |
| JP2001345661A (ja) | 高周波回路基板 | |
| JP3404799B2 (ja) | 多層基板 | |
| JPH08316643A (ja) | 配線基板 | |
| US6801439B2 (en) | Multiple network electronic component | |
| JP2545107B2 (ja) | 回路基板 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JPH051100Y2 (ja) | ||
| JPH01128587A (ja) | セラミック配線基板の製造方法 | |
| WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
| JPS6020598A (ja) | 高周波用多層導体基板 | |
| JPH0225088A (ja) | 多層厚膜混成集積回路装置 | |
| JPS58202503A (ja) | 厚膜抵抗体の製造方法 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| JPH0745933A (ja) | セラミック印刷基板 | |
| JPH01287991A (ja) | クロスオーバ形成方法 | |
| JPH05167215A (ja) | 電子回路装置及びその製造方法 | |
| JPH08162729A (ja) | チップ部品 | |
| JPH056811U (ja) | インダクタンス回路 | |
| JPH034581A (ja) | 複合回路 |