JP2001345661A - 高周波回路基板 - Google Patents
高周波回路基板Info
- Publication number
- JP2001345661A JP2001345661A JP2000162243A JP2000162243A JP2001345661A JP 2001345661 A JP2001345661 A JP 2001345661A JP 2000162243 A JP2000162243 A JP 2000162243A JP 2000162243 A JP2000162243 A JP 2000162243A JP 2001345661 A JP2001345661 A JP 2001345661A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- dielectric layer
- inductor
- circuit board
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】誘電体層厚みのばらつきの影響を受けにくい高
精度のＬＣを含む高周波回路内蔵の基板を提供する。 【解決手段】誘電体層の両面に電極及びそれに連なる導
体を形成することにより、インダクタＬとコンデンサＣ
とを内蔵した高周波回路基板であって、前記インダクタ
Ｌの導体４、５は、前記コンデンサの誘電体層８をその
電極２、３と異なる位置において厚み方向に貫通する複
数本の導体柱６と、前記コンデンサの誘電体層８の上面
又は下面に形成されて前記コンデンサＣの一方の電極２
と他方の電極３の間で前記導体柱６を直列に接続する導
体配線４ａ、４ｂ、５ａ、５ｂとからなることを特徴と
する。
精度のＬＣを含む高周波回路内蔵の基板を提供する。 【解決手段】誘電体層の両面に電極及びそれに連なる導
体を形成することにより、インダクタＬとコンデンサＣ
とを内蔵した高周波回路基板であって、前記インダクタ
Ｌの導体４、５は、前記コンデンサの誘電体層８をその
電極２、３と異なる位置において厚み方向に貫通する複
数本の導体柱６と、前記コンデンサの誘電体層８の上面
又は下面に形成されて前記コンデンサＣの一方の電極２
と他方の電極３の間で前記導体柱６を直列に接続する導
体配線４ａ、４ｂ、５ａ、５ｂとからなることを特徴と
する。
Description
【０００１】
【発明の属する技術分野】この発明は、高周波回路基板
に属し、特に高精度の並列共振回路を含む高周波回路基
板に属する。
に属し、特に高精度の並列共振回路を含む高周波回路基
板に属する。
【０００２】
【従来の技術】従来、インダクタ成分Ｌとコンデンサ成
分Ｃとを含む高周波回路内蔵の回路基板の例として、図
３に示すように、デジタル携帯電話などにおいて、１つ
のアンテナＡＮＴを送信部Ｔｘと受信部Ｒｘとで共用す
るために使用するディプレクサＤｘなどに用いられてい
る。また、ディプレクサＤｘ以外に、その他の高周波回
路、部品に広く使用されている。
分Ｃとを含む高周波回路内蔵の回路基板の例として、図
３に示すように、デジタル携帯電話などにおいて、１つ
のアンテナＡＮＴを送信部Ｔｘと受信部Ｒｘとで共用す
るために使用するディプレクサＤｘなどに用いられてい
る。また、ディプレクサＤｘ以外に、その他の高周波回
路、部品に広く使用されている。
【０００３】ディプレクサＤｘの具体的な回路は一般に
図４のように、送信側においてインダクタＬ１とコンデ
ンサＣ１とで、受信側においてインダクタＬ２とコンデ
ンサＣ２とで各々並列共振回路が構成されている。各共
振回路は、特定周波数ｆ0（ｆ0＝１／（２π（ＬＣ）
1/2））に対して帯域阻止となるフィルタとして機能す
る。
図４のように、送信側においてインダクタＬ１とコンデ
ンサＣ１とで、受信側においてインダクタＬ２とコンデ
ンサＣ２とで各々並列共振回路が構成されている。各共
振回路は、特定周波数ｆ0（ｆ0＝１／（２π（ＬＣ）
1/2））に対して帯域阻止となるフィルタとして機能す
る。
【０００４】このようなＬＣを含む高周波回路を多層回
路基板に内蔵させるために、コンデンサ、インダクタを
形成する手段は、通常、次の通りである。即ち図５に示
すように、一方の容量対向電極２とそれに接続するイン
ダクタ導体４とが表面に形成された誘電体層８と、他方
の容量対向電極３とそれに接続するインダクタ導体５と
が表面に形成された誘電体層９とを積層して構成されて
いた。そして、誘電体層８に設けられたビア導体６によ
ってインダクタ導体４とインダクタ導体５とを接続する
ことによって多層回路基板７を構成する。
路基板に内蔵させるために、コンデンサ、インダクタを
形成する手段は、通常、次の通りである。即ち図５に示
すように、一方の容量対向電極２とそれに接続するイン
ダクタ導体４とが表面に形成された誘電体層８と、他方
の容量対向電極３とそれに接続するインダクタ導体５と
が表面に形成された誘電体層９とを積層して構成されて
いた。そして、誘電体層８に設けられたビア導体６によ
ってインダクタ導体４とインダクタ導体５とを接続する
ことによって多層回路基板７を構成する。
【０００５】この場合、コンデンサの容量値Ｃは、その
容量対向電極２、３の面積を適宜変えることによって適
切に定められる。また、インダクタ導体４、ビアホール
導体５、インダクタ導体４とからなる全インダクタ導体
のインダクタンス値Ｌは、インダクタ導体４，５の長
さ、幅によって適切に決定される。
容量対向電極２、３の面積を適宜変えることによって適
切に定められる。また、インダクタ導体４、ビアホール
導体５、インダクタ導体４とからなる全インダクタ導体
のインダクタンス値Ｌは、インダクタ導体４，５の長
さ、幅によって適切に決定される。
【０００６】上記のように多層回路基板７に容量成分を
内蔵した高周波回路は、誘電体層８の厚みばらつきによ
り容量値Ｃが変化する。即ち、誘電体層８の厚みが増す
（又は減る）と容量値Ｃが小さく（又は大きく）なる。
一方、インダクタのインダクタンス値は、厳密にはイン
ダクタ導体４、５の長さ、幅だけでなく、それらを接続
するビア導体６の長さ及び直径にも依存する。即ち、誘
電体層８の厚みが増す（又は減る）とインダクタンス値
Ｌが大きく（又は小さく）なり、誘電体層８の厚みのば
らつきに伴う容量値Ｃの変動に対して打ち消し合う方向
にインダクタンス値Ｌが変動する。
内蔵した高周波回路は、誘電体層８の厚みばらつきによ
り容量値Ｃが変化する。即ち、誘電体層８の厚みが増す
（又は減る）と容量値Ｃが小さく（又は大きく）なる。
一方、インダクタのインダクタンス値は、厳密にはイン
ダクタ導体４、５の長さ、幅だけでなく、それらを接続
するビア導体６の長さ及び直径にも依存する。即ち、誘
電体層８の厚みが増す（又は減る）とインダクタンス値
Ｌが大きく（又は小さく）なり、誘電体層８の厚みのば
らつきに伴う容量値Ｃの変動に対して打ち消し合う方向
にインダクタンス値Ｌが変動する。
【０００７】
【発明が解決しようとする課題】しかし、インダクタン
ス値Ｌを定める導体長さはインダクタ導体４、５及びビ
ア導体６の合計であるから、そのうち誘電体層８の厚み
のばらつきに伴う変動量Δｄはビア導体６のみであって
僅かである。従って、容量値Ｃは誘電体層８の厚みにほ
ぼ反比例して変動するのに対して、インダクタンス値Ｌ
はあまり変化せず、結局は誘電体層８の厚みのばらつき
Δｄに伴って帯域阻止周波数が変動する。
ス値Ｌを定める導体長さはインダクタ導体４、５及びビ
ア導体６の合計であるから、そのうち誘電体層８の厚み
のばらつきに伴う変動量Δｄはビア導体６のみであって
僅かである。従って、容量値Ｃは誘電体層８の厚みにほ
ぼ反比例して変動するのに対して、インダクタンス値Ｌ
はあまり変化せず、結局は誘電体層８の厚みのばらつき
Δｄに伴って帯域阻止周波数が変動する。
【０００８】そのために、高精度の高周波回路基板を量
産することができない。
産することができない。
【０００９】本発明は、上述の問題点に鑑みて案出され
たものであり、この発明の課題は、誘電体層厚みのばら
つきの影響を受けにくい高精度のＬＣを含む高周波回路
内蔵の基板を提供することにある。
たものであり、この発明の課題は、誘電体層厚みのばら
つきの影響を受けにくい高精度のＬＣを含む高周波回路
内蔵の基板を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、この発明の高周波回路基板は、誘電体層の両面に、
容量対向電極及びそれに接続するインダクタ導体を形成
して、インダクタ成分Ｌ及びコンデンサ成分Ｃを具備さ
せて成る高周波回路基板であって、前記インダクタ導体
は、前記誘電体層を前記容量対向電極と異なる位置にお
いて厚み方向に貫通する複数本の導体柱と、前記誘電体
層の上面又は下面に形成され、且つ前記導体柱を介して
直列に接続する複数の導体配線とから成ることを特徴と
する高周波回路基板である。
に、この発明の高周波回路基板は、誘電体層の両面に、
容量対向電極及びそれに接続するインダクタ導体を形成
して、インダクタ成分Ｌ及びコンデンサ成分Ｃを具備さ
せて成る高周波回路基板であって、前記インダクタ導体
は、前記誘電体層を前記容量対向電極と異なる位置にお
いて厚み方向に貫通する複数本の導体柱と、前記誘電体
層の上面又は下面に形成され、且つ前記導体柱を介して
直列に接続する複数の導体配線とから成ることを特徴と
する高周波回路基板である。
【００１１】また、前記導体柱は、ビア導体でも端面導
体でもよく、それらを組み合わせて複数本としても良
い。
体でもよく、それらを組み合わせて複数本としても良
い。
【００１２】さらに、前記導体柱の本数は、誘電体層の
厚みd、誘電体層の厚みばらつきΔdとした時、インダク
タ導体のインダクタンス値Ｌが、厚み及び厚みばらつき
の合計ｄ＋Δｄに比例する関係となるように設定される
高周波回路基板である。
厚みd、誘電体層の厚みばらつきΔdとした時、インダク
タ導体のインダクタンス値Ｌが、厚み及び厚みばらつき
の合計ｄ＋Δｄに比例する関係となるように設定される
高周波回路基板である。
【００１３】この発明の高周波回路基板では、インダク
タＬを導体配線と複数本の導体柱にて形成しているた
め、インダクタＬを構成する導体の全長が誘電体層の厚
みの変動に伴って大きく変動する。従って、誘電体層の
厚みのばらつきによりインダクタＬのインダクタンスが
大きく変化する。このためコンデンサＣの容量値が誘電
体層の厚みばらつきにより変動しても、その変動量を充
分に打ち消すほどにインダクタンスが変動する。例え
ば、誘電体層の厚みが設計値よりも厚い場合、コンデン
サＣに生じる容量は設計値より小さくなるが、全導体柱
の長さが長くなるので、インダクタＬのインダクタンス
値も大きくなり、帯域阻止周波数は設計値に近いほぼ一
定に保たれる。
タＬを導体配線と複数本の導体柱にて形成しているた
め、インダクタＬを構成する導体の全長が誘電体層の厚
みの変動に伴って大きく変動する。従って、誘電体層の
厚みのばらつきによりインダクタＬのインダクタンスが
大きく変化する。このためコンデンサＣの容量値が誘電
体層の厚みばらつきにより変動しても、その変動量を充
分に打ち消すほどにインダクタンスが変動する。例え
ば、誘電体層の厚みが設計値よりも厚い場合、コンデン
サＣに生じる容量は設計値より小さくなるが、全導体柱
の長さが長くなるので、インダクタＬのインダクタンス
値も大きくなり、帯域阻止周波数は設計値に近いほぼ一
定に保たれる。
【００１４】従って、前記導体柱の本数は、誘電体層の
厚みが所定範囲でばらつくと仮定したとき、インダクタ
Ｌのインダクタンス値が厚みｄと誘電体層の厚みばらつ
きΔｄとの合計（ｄ＋Δｄ）に比例する関係となるよう
に設定されると好ましい。コンデンサの容量値がコンデ
ンサの原理より（ｄ＋Δｄ）に反比例することから、導
体柱の本数をそのように設定することでＬＣ＝一定とな
り、帯域阻止周波数も一定に保たれるからである。
厚みが所定範囲でばらつくと仮定したとき、インダクタ
Ｌのインダクタンス値が厚みｄと誘電体層の厚みばらつ
きΔｄとの合計（ｄ＋Δｄ）に比例する関係となるよう
に設定されると好ましい。コンデンサの容量値がコンデ
ンサの原理より（ｄ＋Δｄ）に反比例することから、導
体柱の本数をそのように設定することでＬＣ＝一定とな
り、帯域阻止周波数も一定に保たれるからである。
【００１５】
【発明の実施の形態】以下、本発明の高周波回路基板を
図面と共に説明する。
図面と共に説明する。
【００１６】図１は、ＬＣ並列共振回路からなる帯域阻
止フィルタを内蔵した実施形態のセラミック多層回路基
板を示す分解斜視図である。
止フィルタを内蔵した実施形態のセラミック多層回路基
板を示す分解斜視図である。
【００１７】従来の構成要素に対応する構成要素は同じ
符号で示すが、インダクタ導体４、５及びビア導体６に
ついては形状及び位置関係が異なるので、他の構成要素
と併せて改めて詳述する。
符号で示すが、インダクタ導体４、５及びビア導体６に
ついては形状及び位置関係が異なるので、他の構成要素
と併せて改めて詳述する。
【００１８】多層回路基板７は、積層された２枚の誘電
体層８、９を備え、それら誘電体層８、９の上面には各
々コンデンサ用の容量対向電極２、３が対向して形成さ
れている。また、一方の容量対向電極２の一部には、イ
ンダクタ導体４が接続されている。このインダクタ導体
４は誘電体層８の上面に形成された複数本の上面導体配
線４ａ、・・・・４ａと、誘電体層９の上面に形成された複
数本の下面導体配線４ｂ、・・・・４ｂと、容量対向電極
２、３と異なる位置に誘電体層８の厚み方向に貫通して
設けられた複数本の導体柱であるビア導体６、・・・・６と
から構成される。これら導体配線４ａ、４ｂとビア導体
６とは、容量対向電極２を始点として上面導体配線４
ａ、ビア導体６、下面導体配線４ｂ、ビア導体６、上面
導体配線４ａといった具合に厚み方向の断面視であたか
もパルス波形のように方形の凹凸を繰り返しながら直列
に接続されている。
体層８、９を備え、それら誘電体層８、９の上面には各
々コンデンサ用の容量対向電極２、３が対向して形成さ
れている。また、一方の容量対向電極２の一部には、イ
ンダクタ導体４が接続されている。このインダクタ導体
４は誘電体層８の上面に形成された複数本の上面導体配
線４ａ、・・・・４ａと、誘電体層９の上面に形成された複
数本の下面導体配線４ｂ、・・・・４ｂと、容量対向電極
２、３と異なる位置に誘電体層８の厚み方向に貫通して
設けられた複数本の導体柱であるビア導体６、・・・・６と
から構成される。これら導体配線４ａ、４ｂとビア導体
６とは、容量対向電極２を始点として上面導体配線４
ａ、ビア導体６、下面導体配線４ｂ、ビア導体６、上面
導体配線４ａといった具合に厚み方向の断面視であたか
もパルス波形のように方形の凹凸を繰り返しながら直列
に接続されている。
【００１９】一方、容量対向電極３及びそれに接続され
たインダクタ導体５は、容量対向電極２及びインダクタ
導体４を反転して誘電体層９の上に設けた形状をなして
いる。尚、前記下面導体配線４ｂは、後述の製造段階で
は誘電体層９の上面に形成されるが、多層回路基板７の
中では誘電体層８からみれば下面に形成されていること
になり、また実際に製造段階より誘電体層８の下面に形
成しても良い。上面導体配線５ａも同様である。そし
て、インダクタ導体４とインダクタ導体５とは、インダ
クタ導体４の端部の下面導体配線４ｂと、インダクタ導
体５の端部の上面導体配線５ｂと、それら導体配線４
ｂ、５ｂを接続するために容量対向電極２、３から最も
遠くに設けられたビア導体６とを介して接続されてい
る。
たインダクタ導体５は、容量対向電極２及びインダクタ
導体４を反転して誘電体層９の上に設けた形状をなして
いる。尚、前記下面導体配線４ｂは、後述の製造段階で
は誘電体層９の上面に形成されるが、多層回路基板７の
中では誘電体層８からみれば下面に形成されていること
になり、また実際に製造段階より誘電体層８の下面に形
成しても良い。上面導体配線５ａも同様である。そし
て、インダクタ導体４とインダクタ導体５とは、インダ
クタ導体４の端部の下面導体配線４ｂと、インダクタ導
体５の端部の上面導体配線５ｂと、それら導体配線４
ｂ、５ｂを接続するために容量対向電極２、３から最も
遠くに設けられたビア導体６とを介して接続されてい
る。
【００２０】この多層回路基板に形成されたＬＣ回路部
分は、等価回路では図２のようになる。インダクタ導体
４，５にはインダクタンス成分Ｌ４があり、このインダ
クタンス成分は導体４ａ、４ｂ、５ａ、５ｂによるイン
ダクタンスLｐとビア導体６によるインダクタンスLｖに
分けられる。このため等価回路はコンデンサの容量Ｃ４
とインダクタンスLｐ、Lvとの複合回路となる。
分は、等価回路では図２のようになる。インダクタ導体
４，５にはインダクタンス成分Ｌ４があり、このインダ
クタンス成分は導体４ａ、４ｂ、５ａ、５ｂによるイン
ダクタンスLｐとビア導体６によるインダクタンスLｖに
分けられる。このため等価回路はコンデンサの容量Ｃ４
とインダクタンスLｐ、Lvとの複合回路となる。
【００２１】この回路は特定周波数ｆo(ｆ0＝１／（２
π（Ｌ4Ｃ4）1/2）)に対して帯域阻止となるフィルタで
ある。
π（Ｌ4Ｃ4）1/2）)に対して帯域阻止となるフィルタで
ある。
【００２２】この等価回路において、コンデンサの容量
値Ｃ４とインダクタンス値Ｌ４が、誘電体層８の厚みに
より変化する。しかし、コンデンサの容量値Ｃ４は、そ
の厚みに反比例するのに対して、インダクタンス値Ｌ４
は、誘電体層８の厚みの増減に伴ってその全導体長とと
もに増減する。しかも所定の厚みの範囲ではインダクタ
ンス値Ｌ４が容量値Ｃ４の増減を補償できる程度に十分
多数のビア導体６が設けられている。その結果、所定の
厚みの範囲で誘電体層の厚みがばらついても容量値Ｃ４
とインダクタンス値Ｌ４との積Ｌ４×Ｃ４はほぼ一定と
なり、帯域阻止周波数のばらつきも抑制される。
値Ｃ４とインダクタンス値Ｌ４が、誘電体層８の厚みに
より変化する。しかし、コンデンサの容量値Ｃ４は、そ
の厚みに反比例するのに対して、インダクタンス値Ｌ４
は、誘電体層８の厚みの増減に伴ってその全導体長とと
もに増減する。しかも所定の厚みの範囲ではインダクタ
ンス値Ｌ４が容量値Ｃ４の増減を補償できる程度に十分
多数のビア導体６が設けられている。その結果、所定の
厚みの範囲で誘電体層の厚みがばらついても容量値Ｃ４
とインダクタンス値Ｌ４との積Ｌ４×Ｃ４はほぼ一定と
なり、帯域阻止周波数のばらつきも抑制される。
【００２３】上記の多層回路基板は公知の方法により製
造可能であり、例えば誘電体層８となる誘電体セラミッ
クを主成分とするグリーンシートをドクターブレード法
や引き上げ法等を用いて作成する。このセラミックグリ
ーンシートを所定寸法に切断した後、ビア導体となる貫
通孔を打ち抜き、この貫通孔にビア導体の材料となる導
電性ペーストを充填する。その後、コンデンサの容量対
向電極２やインダクタの導体配線４ａ、５ｂとなる線状
導体を導電性ペーストの印刷により形成する。
造可能であり、例えば誘電体層８となる誘電体セラミッ
クを主成分とするグリーンシートをドクターブレード法
や引き上げ法等を用いて作成する。このセラミックグリ
ーンシートを所定寸法に切断した後、ビア導体となる貫
通孔を打ち抜き、この貫通孔にビア導体の材料となる導
電性ペーストを充填する。その後、コンデンサの容量対
向電極２やインダクタの導体配線４ａ、５ｂとなる線状
導体を導電性ペーストの印刷により形成する。
【００２４】次に、誘電体層９となるグリーンシートに
も同様にコンデンサの電極３やインダクタの導体配線４
ｂ、５ａとなる線状導体を導電性ペーストの印刷により
形成する。
も同様にコンデンサの電極３やインダクタの導体配線４
ｂ、５ａとなる線状導体を導電性ペーストの印刷により
形成する。
【００２５】このようにして各種導体が形成されたグリ
ーンシートを、積層して、未焼成状態の基板を形成す
る。この基板を、上記セラミック及び導電性ペーストに
適切な所定の焼成条件、例えば、ピーク温度８００〜１
０００℃、例えば９５０℃３０分の大気雰囲気、また
は、中性雰囲気で焼成する。
ーンシートを、積層して、未焼成状態の基板を形成す
る。この基板を、上記セラミック及び導電性ペーストに
適切な所定の焼成条件、例えば、ピーク温度８００〜１
０００℃、例えば９５０℃３０分の大気雰囲気、また
は、中性雰囲気で焼成する。
【００２６】その後、焼成された基板に、必要に応じ
て、表面の導体配線に接続するように厚膜抵抗を焼き付
けたり、また、絶縁材料からなる保護膜を被覆したりし
て、最後に、チップコンデンサなどの各種電子部品を半
田により接合する。これにより、本発明実施形態の高周
波回路基板が完成する。
て、表面の導体配線に接続するように厚膜抵抗を焼き付
けたり、また、絶縁材料からなる保護膜を被覆したりし
て、最後に、チップコンデンサなどの各種電子部品を半
田により接合する。これにより、本発明実施形態の高周
波回路基板が完成する。
【００２７】尚、上述の製造方法は、グリーンシートを
積層する方法を利用しているが、誘電体層となるスラリ
ーや、導体配線となる導電性ペーストを順次印刷して積
層してもよい。この場合、スラリーに光硬化可能なモノ
マーを添加しておき、印刷した誘電体塗布膜を選択的に
露光・現像処理しても構わない。また、未焼成状態の基
板を複数の基板が合体した大きな形状としておき、焼成
前に必要に応じて分割溝を形成し、焼成後に個々の回路
基板に分割しても構わない。
積層する方法を利用しているが、誘電体層となるスラリ
ーや、導体配線となる導電性ペーストを順次印刷して積
層してもよい。この場合、スラリーに光硬化可能なモノ
マーを添加しておき、印刷した誘電体塗布膜を選択的に
露光・現像処理しても構わない。また、未焼成状態の基
板を複数の基板が合体した大きな形状としておき、焼成
前に必要に応じて分割溝を形成し、焼成後に個々の回路
基板に分割しても構わない。
【００２８】
【実施例】図１に示した回路基板において誘電体層の厚
みｄ＝０．２ｍｍ、誘電体層の厚みのばらつきΔｄ＝±
０．００４ｍｍ、誘電体層の比誘電率εr＝１８、イン
ダクタ導体のうちの導体配線の幅ｗ＝０．１ｍｍ、イン
ダクタ導体長（ビア導体を含まず）ｌｐ＝１．１ｍｍ、
ビア導体径ｒ＝０．１ｍｍ、ビア導体の数ｎ＝１１本、
ビア導体長は誘電体層の厚みｄと同じ、コンデンサ電極
面積Ｓ＝０．３ｍｍ×０．３ｍｍとなるように、高周波
回路基板を製造した。
みｄ＝０．２ｍｍ、誘電体層の厚みのばらつきΔｄ＝±
０．００４ｍｍ、誘電体層の比誘電率εr＝１８、イン
ダクタ導体のうちの導体配線の幅ｗ＝０．１ｍｍ、イン
ダクタ導体長（ビア導体を含まず）ｌｐ＝１．１ｍｍ、
ビア導体径ｒ＝０．１ｍｍ、ビア導体の数ｎ＝１１本、
ビア導体長は誘電体層の厚みｄと同じ、コンデンサ電極
面積Ｓ＝０．３ｍｍ×０．３ｍｍとなるように、高周波
回路基板を製造した。
【００２９】この回路基板の帯域阻止となる周波数を測
定した結果、表１及び図６に示すようになった。
定した結果、表１及び図６に示すようになった。
【００３０】
【表１】
【００３１】この結果、誘電体層の厚みのばらつきΔｄ
による帯域阻止となる周波数ｆoのばらつきは４％以下
であった。 比較例 図５に示した回路基板において誘電体層の厚みｄ＝０．
２ｍｍ、誘電体層の厚みのばらつきΔｄ＝±０．００４
ｍｍ、誘電体層の比誘電率εr＝１８、インダクタ導体
の幅ｗ＝０．１ｍｍ、インダクタ導体長（ビア導体を含
まず）ｌｐ＝３．１ｍｍ、ビア導体径ｒ＝０．１ｍｍ、
ビア導体の数ｎ＝１本、ビア導体長は誘電体層の厚みｄ
と同じ、コンデンサ電極面積Ｓ＝０．３ｍｍ×０．３ｍ
ｍとなるように、高周波回路基板を製造した。
による帯域阻止となる周波数ｆoのばらつきは４％以下
であった。 比較例 図５に示した回路基板において誘電体層の厚みｄ＝０．
２ｍｍ、誘電体層の厚みのばらつきΔｄ＝±０．００４
ｍｍ、誘電体層の比誘電率εr＝１８、インダクタ導体
の幅ｗ＝０．１ｍｍ、インダクタ導体長（ビア導体を含
まず）ｌｐ＝３．１ｍｍ、ビア導体径ｒ＝０．１ｍｍ、
ビア導体の数ｎ＝１本、ビア導体長は誘電体層の厚みｄ
と同じ、コンデンサ電極面積Ｓ＝０．３ｍｍ×０．３ｍ
ｍとなるように、高周波回路基板を製造した。
【００３２】この回路基板の帯域阻止となる周波数を測
定した結果、表２及び図７に示すようになった。
定した結果、表２及び図７に示すようになった。
【００３３】
【表２】
【００３４】この結果、誘電体層の厚みのばらつきΔｄ
による帯域阻止となる周波数ｆoのばらつきは１０％以
上であった。
による帯域阻止となる周波数ｆoのばらつきは１０％以
上であった。
【００３５】
【発明の効果】以上のように、この発明によると、誘電
体層の厚みにばらつきが生じても周波数特性が略一定に
保たれるので、高精度な高周波回路基板を高い歩留まり
で安価に製造することができる。
体層の厚みにばらつきが生じても周波数特性が略一定に
保たれるので、高精度な高周波回路基板を高い歩留まり
で安価に製造することができる。
【図１】本発明の高周波回路基板を示す分解斜視図であ
る。
る。
【図２】図１の高周波回路基板の等価回路図である。
【図３】この発明の高周波回路基板が適用される回路例
である。
である。
【図４】図３の実体的な回路図である。
【図５】従来の高周波回路基板を示す分解斜視図であ
る。
る。
【図６】本発明の高周波回路基板における誘電体層の厚
みと帯域周波数との関係を示す特性図である。
みと帯域周波数との関係を示す特性図である。
【図７】比較例の、高周波回路基板における誘電体層の
厚みと帯域周波数との関係を示す特性図である。
厚みと帯域周波数との関係を示す特性図である。
２、３ 電極 ４、５ インダクタ導体 ６ ビア導体 ７ 多層回路基板（高周波回路基板） ８、９ 誘電体層
Claims (3)
- 【請求項１】誘電体層の両面に、容量対向電極及びそれ
に接続するインダクタ導体を形成して、インダクタ成分
Ｌ及びコンデンサ成分Ｃを具備させて成る高周波回路基
板であって、 前記インダクタ導体は、前記誘電体層を前記容量対向電
極と異なる位置において厚み方向に貫通する複数本の導
体柱と、前記誘電体層の上面又は下面に形成され、且つ
前記導体柱を介して直列に接続する複数の導体配線とか
ら成ることを特徴とする高周波回路基板。 - 【請求項２】前記導体柱は、ビア導体及び端面導体のう
ちから選ばれる１種以上である請求項１に記載の高周波
回路基板。 - 【請求項３】前記導体柱の本数は、誘電体層の厚みd、
誘電体層の厚みばらつきΔdとした時、インダクタ導体
のインダクタンス値Ｌが、厚み及び厚みばらつきの合計
ｄ＋Δｄに比例する関係となるように設定される請求項
１又は２に記載の高周波回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000162243A JP2001345661A (ja) | 2000-05-31 | 2000-05-31 | 高周波回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000162243A JP2001345661A (ja) | 2000-05-31 | 2000-05-31 | 高周波回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345661A true JP2001345661A (ja) | 2001-12-14 |
Family
ID=18666164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000162243A Pending JP2001345661A (ja) | 2000-05-31 | 2000-05-31 | 高周波回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001345661A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176756B2 (en) | 2003-12-26 | 2007-02-13 | Tdk Corporation | Inductor element containing circuit board and power amplifier module |
| JP2009231793A (ja) * | 2008-03-19 | 2009-10-08 | Samsung Electro Mech Co Ltd | 電磁気バンドギャップ構造物及び印刷回路基板 |
| WO2014181681A1 (ja) * | 2013-05-09 | 2014-11-13 | 株式会社村田製作所 | Ｌｃ並列共振素子および帯域阻止フィルタ |
| JP2016092525A (ja) * | 2014-10-31 | 2016-05-23 | 日本電信電話株式会社 | 帯域通過フィルタ及び合分波器 |
| JP2019050468A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社村田製作所 | 積層型共振回路部品、包装済み積層型共振回路部品及び積層型共振回路部品の製造方法 |
| CN113228504A (zh) * | 2018-12-20 | 2021-08-06 | 阿维科斯公司 | 高频多层滤波器 |
-
2000
- 2000-05-31 JP JP2000162243A patent/JP2001345661A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176756B2 (en) | 2003-12-26 | 2007-02-13 | Tdk Corporation | Inductor element containing circuit board and power amplifier module |
| US7368998B2 (en) | 2003-12-26 | 2008-05-06 | Tdk Corporation | Inductor element containing circuit board and power amplifier module |
| CN100433951C (zh) * | 2003-12-26 | 2008-11-12 | Tdk株式会社 | 包含电感元件的电路板和功率放大模块 |
| JP2009231793A (ja) * | 2008-03-19 | 2009-10-08 | Samsung Electro Mech Co Ltd | 電磁気バンドギャップ構造物及び印刷回路基板 |
| US8164006B2 (en) | 2008-03-19 | 2012-04-24 | Samsung Electro-Mechanics Co., Ltd. | Electromagnetic bandgap structure and printed circuit board |
| US8598468B2 (en) | 2008-03-19 | 2013-12-03 | Samsung Electro-Mechanics Co., Ltd. | Electromagnetic bandgap structure and printed circuit board |
| WO2014181681A1 (ja) * | 2013-05-09 | 2014-11-13 | 株式会社村田製作所 | Ｌｃ並列共振素子および帯域阻止フィルタ |
| US9935601B2 (en) | 2013-05-09 | 2018-04-03 | Murata Manufacturing Co., Ltd. | LC parallel resonant element |
| JP2016092525A (ja) * | 2014-10-31 | 2016-05-23 | 日本電信電話株式会社 | 帯域通過フィルタ及び合分波器 |
| JP2019050468A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社村田製作所 | 積層型共振回路部品、包装済み積層型共振回路部品及び積層型共振回路部品の製造方法 |
| US10594288B2 (en) | 2017-09-08 | 2020-03-17 | Murata Manufacturing Co., Ltd. | Multilayer resonant circuit component, packaged multilayer resonant circuit component, and multilayer resonant circuit component manufacturing method |
| CN113228504A (zh) * | 2018-12-20 | 2021-08-06 | 阿维科斯公司 | 高频多层滤波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| US4714905A (en) | SMC filter and method of manufacture thereof | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| KR20010006892A (ko) | 적층 세라믹 전자부품 | |
| JP2001345661A (ja) | 高周波回路基板 | |
| JP3264037B2 (ja) | コンデンサアレイ | |
| GB2382929A (en) | High frequency laminated circuit component | |
| JPH06252612A (ja) | ストリップ線路内蔵回路基板 | |
| JPH0897603A (ja) | 積層型誘電体フィルタ | |
| JPS6125234Y2 (ja) | ||
| JPH05283284A (ja) | チップ型ノイズ対策用フィルタおよびその製造方法 | |
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 | |
| JP4023133B2 (ja) | 積層セラミックコンデンサおよびその容量調整方法 | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| JP2001093733A (ja) | 積層チップインダクタ及びその製造方法 | |
| JP3404799B2 (ja) | 多層基板 | |
| JPH10275734A (ja) | セラミックコンデンサ | |
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| JPS6341205B2 (ja) | ||
| JP3940561B2 (ja) | 積層型誘電体フィルタ | |
| JPH0274099A (ja) | 電子部品内蔵多層樹脂基板 | |
| JPH0555045A (ja) | チツプインダクタおよびその製造方法 | |
| JPH0746075A (ja) | Ｌｃ複合部品 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JPH0778728A (ja) | 複合部品およびその製造方法 |