JPH05206263A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05206263A JPH05206263A JP1385192A JP1385192A JPH05206263A JP H05206263 A JPH05206263 A JP H05206263A JP 1385192 A JP1385192 A JP 1385192A JP 1385192 A JP1385192 A JP 1385192A JP H05206263 A JPH05206263 A JP H05206263A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- oxide film
- nitride film
- element isolation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 素子分離領域の広いところにおいてもまた狭
いところにおいても、複雑な工程を経ることなく、バー
ズビークが生じさせない素子分離を行うことができ、し
かも、これらの作り分けを容易に行うことのできる半導
体装置の製造方法を提供する。 【構成】 パターニングした半導体基板１上に、シリコ
ン窒化膜３を堆積した後、エッチバックすることによ
り、広い素子活性領域には、サイドウォールとしてその
シリコン窒化膜５ａが、狭い素子活性領域には、一様に
そのシリコン窒化膜５が残存する構造を得る、次に、ロ
コス酸化を行うことにより、広い素子活性領域にのみロ
コス酸化膜を形成する。その後、その残存したシリコン
窒化膜を除去することにより露出した基板をエッチング
することにより、選択的に溝を形成し、その溝を酸化膜
で埋め込む。
いところにおいても、複雑な工程を経ることなく、バー
ズビークが生じさせない素子分離を行うことができ、し
かも、これらの作り分けを容易に行うことのできる半導
体装置の製造方法を提供する。 【構成】 パターニングした半導体基板１上に、シリコ
ン窒化膜３を堆積した後、エッチバックすることによ
り、広い素子活性領域には、サイドウォールとしてその
シリコン窒化膜５ａが、狭い素子活性領域には、一様に
そのシリコン窒化膜５が残存する構造を得る、次に、ロ
コス酸化を行うことにより、広い素子活性領域にのみロ
コス酸化膜を形成する。その後、その残存したシリコン
窒化膜を除去することにより露出した基板をエッチング
することにより、選択的に溝を形成し、その溝を酸化膜
で埋め込む。
Description
【０００１】
【産業上の利用分野】 本発明は半導体装置の製造方法
に関する。更に詳しくは、素子分離形成方法に関する。
に関する。更に詳しくは、素子分離形成方法に関する。
【０００２】
【従来の技術】 図２は従来の方法を経時的に説明する
図である。まず、シリコン基板１０上に熱酸化膜２０を
形成し、その熱酸化膜２０上にシリコン窒化膜３０を順
次形成する〔図３（ａ）〕。
図である。まず、シリコン基板１０上に熱酸化膜２０を
形成し、その熱酸化膜２０上にシリコン窒化膜３０を順
次形成する〔図３（ａ）〕。
【０００３】次に、素子分離領域Ｐ10のパターニングを
行う〔図３（ｂ）〕。そして、高温で酸化することによ
り、ロコス酸化膜４０を形成する〔図３（ｃ）〕。
行う〔図３（ｂ）〕。そして、高温で酸化することによ
り、ロコス酸化膜４０を形成する〔図３（ｃ）〕。
【０００４】
【発明が解決しようとする課題】 ところが、上述した
ように従来の方法では、ロコス酸化膜４０の活性領域へ
の入り込み、いわゆるバーズビークが生じるため、実効
的な活性領域の減少となり、微細化の妨げとなるという
問題が生じていた。そこで、例えばＯＳＥＬＤ等の改良
ロコス法を用いても、ロコス酸化を行う限りバーズビー
クが生じるため、依然として上記の問題はなくならな
い。
ように従来の方法では、ロコス酸化膜４０の活性領域へ
の入り込み、いわゆるバーズビークが生じるため、実効
的な活性領域の減少となり、微細化の妨げとなるという
問題が生じていた。そこで、例えばＯＳＥＬＤ等の改良
ロコス法を用いても、ロコス酸化を行う限りバーズビー
クが生じるため、依然として上記の問題はなくならな
い。
【０００５】一方、バーズビークのない構造として、シ
リコンをエッチングし、酸化膜を埋め込む方法、いわゆ
るトレンチ法も提案されているが、広大な領域を埋め込
むためには、工程が複雑化するという問題が生じてい
る。
リコンをエッチングし、酸化膜を埋め込む方法、いわゆ
るトレンチ法も提案されているが、広大な領域を埋め込
むためには、工程が複雑化するという問題が生じてい
る。
【０００６】本発明は以上の問題点を解決すべくなされ
たもので、素子分離領域の広いところにおいても複雑な
工程を経ることなく、また、狭いところにおいてもバー
ズビークを生じることなく、微細な素子分離形成を行う
ことができ、しかも、これらの作り分けが容易な半導体
装置の製造方法を提供することを目的とする。
たもので、素子分離領域の広いところにおいても複雑な
工程を経ることなく、また、狭いところにおいてもバー
ズビークを生じることなく、微細な素子分離形成を行う
ことができ、しかも、これらの作り分けが容易な半導体
装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】 上記の目的を達成する
ために、本発明の半導体装置の製造方法は、半導体基板
上に第１の酸化膜を形成した後、その第１の酸化膜上に
第１のシリコン窒化膜を形成し、その後その第１のシリ
コン窒化膜上に第２の酸化膜を形成した後、素子分離領
域となる基板直上の第１のシリコン窒化膜および第２の
酸化膜を除去することにより上記第１の酸化膜を露出さ
せ、その後、その露出した第１の酸化膜および残存する
第２の酸化膜上に所定厚みの第２のシリコン窒化膜を堆
積した後、上記第２の酸化膜が露出するまでエッチバッ
クすることにより、広い素子分離領域には、サイドウォ
ールとして上記第２のシリコン窒化膜を残存させるとと
もに狭い素子分離領域には、上記第２のシリコン窒化膜
を残存させ、その後、ロコス酸化を行った後、上記第２
のシリコン窒化膜を除去することにより露出した上記半
導体基板を所定深さエッチングすることにより溝を形成
し、その後その溝に第３の酸化膜を埋め込むことにより
特徴付けられる。
ために、本発明の半導体装置の製造方法は、半導体基板
上に第１の酸化膜を形成した後、その第１の酸化膜上に
第１のシリコン窒化膜を形成し、その後その第１のシリ
コン窒化膜上に第２の酸化膜を形成した後、素子分離領
域となる基板直上の第１のシリコン窒化膜および第２の
酸化膜を除去することにより上記第１の酸化膜を露出さ
せ、その後、その露出した第１の酸化膜および残存する
第２の酸化膜上に所定厚みの第２のシリコン窒化膜を堆
積した後、上記第２の酸化膜が露出するまでエッチバッ
クすることにより、広い素子分離領域には、サイドウォ
ールとして上記第２のシリコン窒化膜を残存させるとと
もに狭い素子分離領域には、上記第２のシリコン窒化膜
を残存させ、その後、ロコス酸化を行った後、上記第２
のシリコン窒化膜を除去することにより露出した上記半
導体基板を所定深さエッチングすることにより溝を形成
し、その後その溝に第３の酸化膜を埋め込むことにより
特徴付けられる。
【０００８】
【作用】 第２のシリコン窒化膜を堆積した後、エッチ
バックすることにより、広い素子分離領域には、サイド
ウォールとして第２のシリコン窒化膜が、狭い素子分離
領域には、一様に第２のシリコン窒化膜が残存する構造
を得る。したがって、次に、ロコス酸化を行うことによ
り、広い素子分離領域にのみロコス酸化膜が形成され
る。その後、その残存した第２のシリコン窒化膜を除去
することにより露出した基板をエッチングすれば、選択
的に溝が形成され、その溝を酸化膜で埋め込むことによ
り、広い素子分離領域においても、また狭い素子分離領
域においても、同時に素子分離がなされる。
バックすることにより、広い素子分離領域には、サイド
ウォールとして第２のシリコン窒化膜が、狭い素子分離
領域には、一様に第２のシリコン窒化膜が残存する構造
を得る。したがって、次に、ロコス酸化を行うことによ
り、広い素子分離領域にのみロコス酸化膜が形成され
る。その後、その残存した第２のシリコン窒化膜を除去
することにより露出した基板をエッチングすれば、選択
的に溝が形成され、その溝を酸化膜で埋め込むことによ
り、広い素子分離領域においても、また狭い素子分離領
域においても、同時に素子分離がなされる。
【０００９】
【実施例】 図１および図２は本発明実施例を経時的に
説明する図である。１下、図面に基づいて説明する。ま
ず、シリコン基板１に熱酸化膜２を１００〜３００Åの
厚さに形成する。その後、その熱酸化膜２上にシリコン
窒化膜３を１０００〜２０００Åの厚さに形成した後、
ＣＶＤ酸化膜４を２０００〜４０００Åの厚さに形成す
る〔図１（ａ）〕。
説明する図である。１下、図面に基づいて説明する。ま
ず、シリコン基板１に熱酸化膜２を１００〜３００Åの
厚さに形成する。その後、その熱酸化膜２上にシリコン
窒化膜３を１０００〜２０００Åの厚さに形成した後、
ＣＶＤ酸化膜４を２０００〜４０００Åの厚さに形成す
る〔図１（ａ）〕。
【００１０】次に、フォトリソグラフィ技術およびエッ
チングにより、ＣＶＤ酸化膜４およびシリコン窒化膜３
を除去し、パターニングを行い、パターンＰ1 およびパ
ターンＰ2 を形成する。パターンＰ1 およびパターンＰ
2 はそれぞれ素子分離領域が広いもの、狭いものであ
る。なお、本実施例ではパターンＰ2 の幅は0.2 〜0.6
μｍとした。〔図１（ｂ）〕。
チングにより、ＣＶＤ酸化膜４およびシリコン窒化膜３
を除去し、パターニングを行い、パターンＰ1 およびパ
ターンＰ2 を形成する。パターンＰ1 およびパターンＰ
2 はそれぞれ素子分離領域が広いもの、狭いものであ
る。なお、本実施例ではパターンＰ2 の幅は0.2 〜0.6
μｍとした。〔図１（ｂ）〕。
【００１１】次に、ＣＶＤ法により、素子分離領域が形
成された基板上にシリコン窒化膜５を２０００〜４００
０Åの厚さに形成する。この時の膜厚はパターンＰ2 の
幅により自由に変更できる〔図１（ｃ）〕。
成された基板上にシリコン窒化膜５を２０００〜４００
０Åの厚さに形成する。この時の膜厚はパターンＰ2 の
幅により自由に変更できる〔図１（ｃ）〕。
【００１２】次に、ＲＩＥ法により、シリコン窒化膜５
をエッチバックする。この工程において、広い素子分離
領域では、0.2 〜0.4 μｍの幅のサイドウォール５ａが
形成され、一方、狭い素子分離領域ではサイドウォール
は形成されず、シリコン窒化膜５は埋め込まれたままの
状態を維持する〔図１（ｄ）〕。
をエッチバックする。この工程において、広い素子分離
領域では、0.2 〜0.4 μｍの幅のサイドウォール５ａが
形成され、一方、狭い素子分離領域ではサイドウォール
は形成されず、シリコン窒化膜５は埋め込まれたままの
状態を維持する〔図１（ｄ）〕。
【００１３】次に、９５０〜１１００℃の温度条件で湿
式酸化を行うことにより、広い素子分離領域では、３０
００〜５０００Åの厚さのロコス酸化膜２ａが形成さ
れ、一方、狭い素子分離領域ではロコス酸化膜は形成さ
れない〔図２（ａ）〕。
式酸化を行うことにより、広い素子分離領域では、３０
００〜５０００Åの厚さのロコス酸化膜２ａが形成さ
れ、一方、狭い素子分離領域ではロコス酸化膜は形成さ
れない〔図２（ａ）〕。
【００１４】次に、ＲＩＥ法により、サイドウォール５
ａおよび埋め込まれたシリコン窒化膜５を除去すること
により、シリコン基板１を露出させる〔図２（ｂ）〕。
さらに、ＲＩＥ法により、狭い素子分離領域ではその幅
で、広い素子分離領域ではサイドウォール５ａの幅で、
露出したシリコン基板１を0.3 〜0.5 μｍエッチングす
ることにより、トレンチ型の溝が形成される〔図２
（ｃ）〕。
ａおよび埋め込まれたシリコン窒化膜５を除去すること
により、シリコン基板１を露出させる〔図２（ｂ）〕。
さらに、ＲＩＥ法により、狭い素子分離領域ではその幅
で、広い素子分離領域ではサイドウォール５ａの幅で、
露出したシリコン基板１を0.3 〜0.5 μｍエッチングす
ることにより、トレンチ型の溝が形成される〔図２
（ｃ）〕。
【００１５】次に、シリコン基板１上の熱酸化膜２、シ
リコン窒化膜３をフッ酸および熱リン酸処理により除去
する。その後、露出したシリコン基板１およびロコス酸
化膜２ａ上に、例えばＮＳＧ膜もしくはＢＰＳＧ膜等の
ＣＶＤ酸化膜６を４０００〜６０００Åの厚さに形成す
る〔図２（ｄ）〕。
リコン窒化膜３をフッ酸および熱リン酸処理により除去
する。その後、露出したシリコン基板１およびロコス酸
化膜２ａ上に、例えばＮＳＧ膜もしくはＢＰＳＧ膜等の
ＣＶＤ酸化膜６を４０００〜６０００Åの厚さに形成す
る〔図２（ｄ）〕。
【００１６】最後に、ＲＩＥ法により、シリコン基板１
が露出するまでエッチバックを行うことにより、所望の
最終形状を得る〔図２（ｅ）〕。
が露出するまでエッチバックを行うことにより、所望の
最終形状を得る〔図２（ｅ）〕。
【００１７】
【発明の効果】 以上説明したように、本発明によれ
ば、広い素子分離領域ではロコス酸化膜の周辺に微細な
トレンチ型の溝を形成し、一方狭い素子分離領域ではト
レンチ型の溝を形成するよう構成したから、素子分離領
域の周辺および微細な素子分離領域は、バーズビークを
生じることもなくなり、微細化を促進することができ
る。また、サイドウォールを利用して広い素子分離領域
と狭い素子分離領域の作り分けをするようにしたから、
マスクを追加する等の複雑な工程を経ることなく、容易
に形成することができる。
ば、広い素子分離領域ではロコス酸化膜の周辺に微細な
トレンチ型の溝を形成し、一方狭い素子分離領域ではト
レンチ型の溝を形成するよう構成したから、素子分離領
域の周辺および微細な素子分離領域は、バーズビークを
生じることもなくなり、微細化を促進することができ
る。また、サイドウォールを利用して広い素子分離領域
と狭い素子分離領域の作り分けをするようにしたから、
マスクを追加する等の複雑な工程を経ることなく、容易
に形成することができる。
【図１】 本発明実施例を経時的に説明する図
【図２】 本発明実施例を経時的に説明する図
【図３】 従来例を説明する図
１・・・・シリコン基板 ２・・・・熱酸化膜 ３，５・・・・シリコン窒化膜 ４，６・・・・ＣＶＤ酸化膜 ２ａ・・・・ロコス酸化膜 ５ａ・・・・サイドウォール Ｐ1 ，Ｐ2 ・・・・パターン
Claims (1)
- 【請求項１】 半導体基板上に第１の酸化膜を形成した
後、その第１の酸化膜上に第１のシリコン窒化膜を形成
し、その後その第１のシリコン窒化膜上に第２の酸化膜
を形成した後、素子分離領域となる基板直上の第１のシ
リコン窒化膜および第２の酸化膜を除去することにより
上記第１の酸化膜を露出させ、その後、その露出した第
１の酸化膜および残存する第２の酸化膜上に所定厚みの
第２のシリコン窒化膜を堆積した後、上記第２の酸化膜
が露出するまでエッチバックすることにより、広い素子
分離領域には、サイドウォールとして上記第２のシリコ
ン窒化膜を残存させるとともに狭い素子分離領域には、
上記第２のシリコン窒化膜を残存させ、その後、ロコス
酸化を行った後、上記第２のシリコン窒化膜を除去する
ことにより露出した上記半導体基板を所定深さエッチン
グすることにより溝を形成し、その後その溝に第３の酸
化膜を埋め込むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1385192A JPH05206263A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1385192A JPH05206263A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206263A true JPH05206263A (ja) | 1993-08-13 |
Family
ID=11844784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1385192A Pending JPH05206263A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206263A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399520A (en) * | 1993-03-31 | 1995-03-21 | Hyundai Electronics Industries Co., Ltd. | Method for the formation of field oxide film in semiconductor device |
| US5719426A (en) * | 1996-04-26 | 1998-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing process thereof |
| JPH1050818A (ja) * | 1996-06-26 | 1998-02-20 | Lg Semicon Co Ltd | 半導体素子の隔離膜形成方法 |
| US5866466A (en) * | 1995-12-30 | 1999-02-02 | Samsung Electronics Co., Ltd. | Methods of fabricating trench isolation regions with risers |
-
1992
- 1992-01-29 JP JP1385192A patent/JPH05206263A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399520A (en) * | 1993-03-31 | 1995-03-21 | Hyundai Electronics Industries Co., Ltd. | Method for the formation of field oxide film in semiconductor device |
| US5866466A (en) * | 1995-12-30 | 1999-02-02 | Samsung Electronics Co., Ltd. | Methods of fabricating trench isolation regions with risers |
| US5719426A (en) * | 1996-04-26 | 1998-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing process thereof |
| US6410973B2 (en) | 1996-04-26 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | Thin film SOI MOSFET |
| JPH1050818A (ja) * | 1996-06-26 | 1998-02-20 | Lg Semicon Co Ltd | 半導体素子の隔離膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| JPS6340337A (ja) | 集積回路分離法 | |
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| US5891789A (en) | Method for fabricating isolation layer in semiconductor device | |
| JPH02304927A (ja) | 半導体装置の製造方法 | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP2002164426A (ja) | 半導体装置の製造方法 | |
| JPH01235245A (ja) | 半導体装置 | |
| JPH0536680A (ja) | 半導体装置とその製造方法 | |
| JPH0338733B2 (ja) | ||
| KR0157921B1 (ko) | 필드 산화막 제조 방법 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JP2558289B2 (ja) | 変質層の形成方法 | |
| KR100195192B1 (ko) | 반도체장치의 패드폴리 형성방법 | |
| JPS6324635A (ja) | 半導体装置の製造方法 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| JPH0669066B2 (ja) | 半導体装置の製造方法 | |
| JPH04277650A (ja) | 半導体装置の製造方法 | |
| JPH05218191A (ja) | 幅の異なる素子間分離領域を有する半導体装置の製造方法 | |
| JPS62273750A (ja) | 半導体装置およびその製造方法 | |
| JPH08250582A (ja) | 半導体装置の製造方法 | |
| JPH1167752A (ja) | 半導体装置の製造方法 |