JPH02209736A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 量産化に適する簡単な工程で良質の絶縁層を造って寄生
容量を低減可能な半導体装置の製造方法を提供すること
を目的とし、 表面に一導電形のエピタキシャル層が形成された基板上
のベース領域となる部分に対応して第１のマスクおよび
第２のマスクを形成する工程と、第１．２のマスクを用
いて基板上表面のベース領域となる部分を囲む部分をエ
ツチング除去することおよび第１のマスクをサードエッ
チングすることを行う工程と、第２のマスクを除去し、
次いで第１のマスクを用いてベース領域となる部分の周
縁部の基板表面から所定の深さの部分に一導電形の不純
物をイオン注入する工程と、基板上表面から等方性のエ
ツチングを行って前記工程でイオン注入した部分を浸食
し、該浸食部分およびベース領域となる部分を囲む部分
に絶縁材料を埋込み、これらの部分を絶縁層とする工程
と、基板上表面に反対導電型のベース領域を形成し、さ
らに該ベース領域内に一導電形のエミッタ領域を形成す
るとともに、ベース領域の側方を前記絶縁層で取り囲む
ことにより、ベース領域の下部に接し、かつエミッタ領
域の直下を除いたベース領域に相対する所定位置に絶縁
層が形成されるように構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に係り、詳しくは、寄
生容量低減を図ったバイポーラトランジスタを半導体装
置として製造する際の工程を工夫した製造方法に関する
。

近年、バイポーラトランジスタの高速化が要求されてお
り、このため、微細化による寄生容量の低減が図られて
いるが、単純に微細化するだけではなかなか低減できな
いようなレベルになってきており、積極的に寄生容量を
減らす工夫が必要である。このような寄生容量を低減す
る構造のものを製造する際には、工程が簡単で歩留りの
良いことが望まれる。

〔従来の技術〕

半導体デバイスにおいて、素子間分離は各基本素子を電
気的に遮断し、独立した動作をさせるために必要欠（べ
からざるものであるが、その構造は大きく分けて拡散分
離構造と誘電体分離構造の２つに分類される。拡散分離
構造は製造工程が簡単であることからよ（使われている
が、素子面積が太き（なること、したがって接合容量や
寄生効果が大きいことなどのために、特にバイポーラ集
積回路の高集積化・高速化・低消費電力化への要求を満
たすことができず、近時は誘電体分離構造が種々提案さ
れ、実用化されている。

そのうちの１つにＬ　ＯＣＯＳ　（１ｏｃａｌ　ｏｘｉ
ｄａｔｉｏｎｏｆ　５ｉｌｉｃｏｎ）法があり、これは
厚いシリコン酸化膜を素子間に選択的に成長し分離する
もので、これにより集積度の向上、寄生容量の低減を意
図している。

しかし、この構造のものは、ベース領域サイド（側方部
分）をＬＯＧＯ３等の絶縁膜で取り囲むことにより寄生
容量の低減を図っているが、ベース電極とのコンタクト
をとるために実際のトランジスタ動作には不必要なベー
ス拡散部分が存続し、特にｎｐｎトランジスタの場合コ
レクタ領域となるｎ型エピタキシャル層との間にジャン
クションが形成され、その結果、余分な容量が寄生して
トランジスタの高速動作を妨げるという問題点かある。

そのため、ベース・コレクタ接合におけるエミッタ直下
のいわゆる内部ベース領域以外の部分、すなわち内部ベ
ース領域の側方に絶縁膜を形成することで、寄生容量の
低減を図る試みが開発されている。この構造のバイポー
ラトランジスタを製造するには、例えば内部ベース領域
の側方の部分に酸素イオンを打ち込んでこの領域の半導
体層を酸化させ、絶縁層としている。

〔発明が解決しようとする課題〕

しかしながら、このような従来の半導体装置の製造方法
にあっては、酸素イオンの打ち込み（酸素ＩＩ）により
半導体層を直接に絶縁化する工程であるため、良質の絶
縁膜としてのＳｉＯ□が簡単にできる量産技術というも
のではなく、改善の余地があり、エツチング等の簡単な
工程を経て絶縁膜を造れることが望まれる。

すなわち、酸素ＩＩにてＳｉＯ□を形成する場合、単位
体積あたり酸素原子をシリコン原子の２倍程度注入しな
ければならず、注入した部分の体積膨張が大きい。した
がって、その後の熱処理等でストレスを回復出来ないた
め、トランジスタの動作領域に結晶欠陥を誘発する。

そこで本発明は、量産化に適する簡単な工程で良質の絶
縁層を造って寄生容量を低減可能な半導体装置の製造方
法を提供することを目的としている。

〔課題を解決するための手段〕

本発明による半導体装置の製造方法は上記目的達成のた
め、表面に一導電形のエピタキシャル層が形成された基
板上のベース領域となる部分に対応して第１のマスクお
よび第２のマスクを形成する工程と、第１．２のマスク
を用いて基板上表面のベース領域となる部分を囲む部分
をエツチング除去することおよび第１のマスクをサード
エッチングすることを行う工程と、第２のマスクを除去
し、次いで第１のマスクを用いてベース領域となる部分
の周縁部の基板表面から所定の深さの部分に一導電形の
不純物をイオン注入する工程と、基板上表面から等方性
のエツチングを行って前記工程でイオン注入した部分を
浸食し、該浸食部分およびベース領域となる部分を囲む
部分に絶縁材料を埋込み、これらの部分を絶縁層とする
工程と、基板上表面に反対導電型のベース領域を形成し
、さらに該ベース領域内に一導電形のエミッタ領域を形
成するとともに、ベース領域の側方を前記絶縁層で取り
囲むことにより、ベース領域の下部に接し、かつエミッ
タ領域の直下を除いたベース領域に相対する所定位置に
絶縁層が形成されるように構成している。

〔作用〕

本発明では、第１のマスクを用いてベース領域となる部
分の周縁部の表面から所定の深さの部分に不純物がイオ
ン注入され、その後等方性のエツチングによりイオン注
入した部分を浸食し、該浸食部分およびベース領域とな
る部分を囲む部分に絶縁材料を埋込み、これらの部分が
絶縁層となる。

そして、これにより、ベース領域の下部に接し、かつエ
ミッタ領域の直下を除いたベース領域に相対する所定位
置に絶縁層が形成されるようにして構成される。

したがって、不純物のイオン打ち込みとその後のエツチ
ングという工程を経て絶縁層を成長させるだけでよく、
量産化に適する簡単な工程で良質の絶縁層を造って寄生
容量を低減可能なバイポーラトランジスタが実現する。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１．２図は本発明に係る半導体装置の製造方法の一実
施例を示す図である。

最初に、半導体装置としてのバイポーラトランジスタを
完成させた状態を第１図に基づき説明する。第１図はバ
イポーラトランジスタの断面図である。第１図において
、１はｐ−基板、２はｎ゛埋込層、３はｎ型エピタキシ
ャル成長層、４は絶縁膜（絶縁層に相当）、５はＰ゛拡
散層でベース拡散層に対応するもの、６はｎ゛拡散層で
エミッタ拡散層に対応するもの、７はｐ型のポリシリコ
ン（多結晶シリコン）で電極メタルとベース拡散層とし
てのｐ゛拡散層５を接続するもの、８はエミッタ電極、
９はベース電極、１０はコレクタ電極、１１は絶縁膜（
例えば、５ｉＯｚ）で各電極８〜１０を分離するもので
ある。

１２は絶縁膜（絶縁層に相当）であり、絶縁膜１２はベ
ース拡散層としてのｐ゛拡散層５の下部に接し、かつエ
ミッタ領域の直下を除いたベース拡散部分に相対する位
置に形成されている。なお、上記において、ｎ型は一導
電型、Ｐ型は反対導電型に対応する。

以上の構成において、素子分離のためにｐ−Ｍ板１とｎ
型の各領域との間のｐｎ接合には逆バイアスが印加する
ように各領域の電位が設定されて、バイポーラトランジ
スタとして動作する。このとき、発生するｐｎ接合の空
乏層は寄生容量Ｃｃｓとして働き、また、ベース・コレ
クタ接合におけるエミッタ直下の内部ベース領域以外の
接合はやはり寄生容ｉ　Ｃｃ　ｍとして働き、好ましく
なく、ｎｐｎ）ランジスタの周波数特性に悪影響を与え
高速処理を妨げる一因となる。

ここで、本発明の特徴は絶縁膜１２を後述のプロセスに
よって設けた点にあり、ｐ゛拡散層５の下に絶縁膜１２
が形成されている。したがって、ｎ型エピタキシャル成
長層３とＰ゛拡散層５と間の接合面積が減少し、しかも
この部分はトランジスタの実際の動作に不必要な領域で
あるから、動作を妨げることなく寄生容量Ｃ６，を格段
と低減することができ、その結果、−層の高速動作が可
能となる。

次に、上記バイポーラトランジスタを実際に製造する際
のプロセスについて説明する。第２図（ａ）〜（ｋ）は
製造プロセスを示す図である。

この図においては、第１図における絶縁膜１２の製造プ
ロセスにポイントがあり、コレクタ領域については従来
と同様であるから省略し、ベース領域周辺の主要部分を
図示して詳細に説明する。

まず、第２図（ａ）に示すように基板１の所定部分にｎ
°埋込層２を形成し、さらにその上にｎ型エピタキシャ
ル成長層３を形成する。また、ｎ型エピタキシャル成長
層３の上にＣＶＤ窒化ＴｙＡ２１（第１のマスクに相当
）およびＣＶＤ酸化膜２２（第２のマスクに相当）を順
次成長させる。ＣＶＤ窒化膜２１は高速エネルギーでｎ
型不純物をイオン注入（ｉｏｎ　ｉｍｐｌａｎｔａｔｉ
ｏｎ：Ｉｔ）する際のマスクとして用いるもので、ＣＶ
Ｄ酸化膜２２は将来ＣＶＤ窒化膜２１をサイドエッチす
るときのマスクとして用いるものである。

次いで、第２図（ｂ）以降のプロセスに移るが、説明の
便宜上、第２図（ｂ）以降では基Ｆｉ、１およびｎ゛埋
込層２については変わらないので、その図示を省略する
。

第２図（ｂ）ではパターニングのためにＣＶＤ酸化膜２
２の所定部分にレジストを塗布してｎ型エピタキシャル
成長層３、ＣＶＤ窒化膜２１、ＣＶＤ酸化膜２２につい
て異方性エツチングを行い、その後レジストを剥離する
。次いで、ＣＶＤ窒化膜２１をサイドエッチ（コントロ
ールエッチ）シ（第２図（ｃ））、ＣＶＤ酸化膜２２を
除去する（第２図（ｄ））。

次いで、第２図（ｅ）に示すようにベース領域に対応す
るような開口部２３ａを有するレジスト２３を塗布して
パターニングし、矢印で示すように上方からｎ型不純物
を高加速エネルギーでイオン注入する。このとき、ｎ型
不純物は開口部２３ａを通してｎ型エピタキシャル成長
層３に注入されるが、ＣＶＤ窒化Ｉｔ！２１がマスクの
役目をするので、結局マスクの側方のみに所定の深さで
注入される。具体的には、不純物濃度がｎ型エピタキシ
ャル成長層３の上面からＲ１の部分で最大となり、上下
にΔＲ１たけ分布するような状態にイオン注入する。

次いで、レジスト２３を除去し、さらにＣＶＤ窒化膜２
１も除去する（第２図（ｆ））。このとき、図中に２４
で示す部分にｎ型不純物が入っており、これは将来絶縁
膜１２となる部分である。したがって、上記のイオン注
入により実際のトランジスタ動作に不必要なベース領域
を形成するところの下方にのみｎ型不純物がドーピング
されることになる。

次いで、等方性のシリコンエッチを行う（第２図（ｇ）
）。このとき、図中Ｘで示す部分は高濃度のｎ型の不純
物があるため、エツチングレートが速く、したがって、
他の部分よりも多量にエツチングされる。そのため、第
２図（ｇ）に示すようにＸの部分だけあたかも浸食され
たように内部に喰い込ん失形状を呈する。

次いで、１２図（ｈ）の工程に移るが、まず、ｎ型エピ
タキシャル成長層３の表面を熱酸化して酸化膜２５を形
成し、その後、ポリシリコン（多結晶シリコン）２６を
成長させて平坦化する。上記酸化膜２５およびポリシリ
コン２６は絶縁層に相当する。

さらに、その後ポリシリコン２６の表面を熱酸化して酸
化膜２７を形成する。これにより、ポリシリコン２６の
周りが全て酸化膜２５および酸化膜２７で囲まれたこと
になる。以後、多結晶シリコン２６を取り囲んでいる酸
化膜２５および酸化膜２７を総称して酸化膜２８で表す
ことにする。

次いで、エミッタおよびベース領域に対応する部分につ
きパターニングして酸化膜２８をエツチングして窓を開
け、その後バターニングに用いたレジストを除去する。

次いで、その上面にポリシリコン２９およびＣＶＤ酸化
膜３０を順次成長させる（第２図（ｉ））。ポリシリコ
ン２９は将来ベース領域とベース電極とのコンタクトを
とるためのものであり、Ｐ型にドープされている。また
、ＣＶＤ酸化膜３０は各電極間を絶縁、隔離するための
ものである。

次いで、第２図（ｊ）の工程に移り、エミッタ領域に対
応する部分につきパターニングしてポリシリコン２９お
よびＣＶＤ酸化膜３０をシリコンエッチして窓を開け、
その後熱酸化して窓の側壁部分に酸化膜３１を形成する
。次いで、ベース拡散を行った後、ＣＶＤ酸化膜３０を
成長させ、異方性エツチングを行うことによりエミツタ
窓を形成する。

次いで、酸化膜３１の上面にポリシリコン３２を成長さ
せる。

次いで、ポリシリコン３２を通してエミッタ拡散を行っ
た後、第２図（ｋ）の工程に移る。まず、エミッタ電極
となる部分につきパターニングしてポリシリコン３２を
シリコンエッチし、その後パターニングレジストを除去
する。これより、ポリシリコン３２がエミッタ電極３３
として残る。また、ベース電極となる部分につきパター
ニングしてＣＶＤ酸化膜３０に窓を開け、その後窓の部
分にベース電極３４を形成する。

以上の工程により第１図に示すようにエミッタ領域の直
下を除いたベース拡散部分に相対する位置に絶縁膜のあ
るような構造のトランジスタが製造できる。そして、か
かる構造により前述した如く寄生容量が低減する。

ここで、本実施例では、不純物のイオン打ち込みとその
後のエツチングという工程を経て絶縁層を成長させるだ
けでよく、量産化に適する簡単な工程で良質の絶縁層を
造ることができる。すなわち、上記工程によれば、単位
体積あたりのｎ形不純物の数はシリコン原子の数よりも
数桁低いために、従来の解決課題で挙げた問題を生じず
に絶縁膜を形成することができる。したがって、寄生容
量を低減可能なバイポーラトランジスタを容易に製造す
ることができる。

〔発明の効果〕

本発明によれば、量産化に適する簡単な工程で良質の絶
縁層を造ることができ、寄生容量を低減可能なバイポー
ラトランジスタを容易に製造することができる。

【図面の簡単な説明】

第１．２図は本発明に係る半導体装置の製造方法の一実
施例を示す図であり、 第１図はそのバイポーラトランジスタの断面図、第２図
（ａ）〜（ｋ）はそのバイポーラトランジスタの製造プ
ロセスを示す図である。 １・・・・・・基板、 ２・・・・・・ｎ゛埋込層、 ３・・・・・・ｎ型エピタキシャル成長層、４・・・・
・・絶縁膜、 ５・・・・・・ｐ°拡散層、 ６・・・・・・ｎ゛拡散層、 ７・・・・・・ポリシリコン、 ８・・・・・・エミッタ電極、 ９・・・・・・ベース電極、 １０・・・・・・コレクタ電極、 １１・・・・・・絶縁膜、 １２・・・・・・絶縁膜（絶縁Ｎ）、 ２１・・・・・・ＣＶＤ窒化膜、 ２２．３０・・・・・・ＣＶＤ酸化膜、２３・・・・・
・レジスト、 ２４・・・・・・ｎ形不純物、 ２５．２７．２８．３１・・・・・・酸化膜、２６．２
９．３２・・・・・・ポリシリコン、２５．２６・・・
・・・絶縁層 ３３・・・・・・エミッタ電極、 ３４・・・・・・ベース電極。

Claims (1)

1. 【特許請求の範囲】 表面に一導電形のエピタキシャル層が形成された基板上
   のベース領域となる部分に対応して第１のマスクおよび
   第２のマスクを形成する工程と、第１、２のマスクを用
   いて基板上表面のベース領域となる部分を囲む部分をエ
   ッチング除去することおよび第１のマスクをサードエッ
   チングすることを行う工程と、 第２のマスクを除去し、次いで第１のマスクを用いてベ
   ース領域となる部分の周縁部の基板表面から所定の深さ
   の部分に一導電形の不純物をイオン注入する工程と、 基板上表面から等方性のエッチングを行って前記工程で
   イオン注入した部分を浸食し、該浸食部分およびベース
   領域となる部分を囲む部分に絶縁材料を埋込み、これら
   の部分を絶縁層とする工程と、 基板上表面に反対導電型のベース領域を形成し、さらに
   該ベース領域内に一導電形のエミッタ領域を形成すると
   ともに、ベース領域の側方を前記絶縁層で取り囲むこと
   により、ベース領域の下部に接し、かつエミッタ領域の
   直下を除いたベース領域に相対する所定位置に絶縁層が
   形成されるように構成する工程と、 を含むことを特徴とする半導体装置の製造方法。