JPH02205349A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02205349A JPH02205349A JP2621589A JP2621589A JPH02205349A JP H02205349 A JPH02205349 A JP H02205349A JP 2621589 A JP2621589 A JP 2621589A JP 2621589 A JP2621589 A JP 2621589A JP H02205349 A JPH02205349 A JP H02205349A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- outer leads
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000011347 resin Substances 0.000 claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000012805 post-processing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- 235000010799 Cucumis sativus var sativus Nutrition 0.000 description 1
- 244000299906 Cucumis sativus var. sativus Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は、リードフレームを用いた樹脂封止半導体装置
の製造方法に係り、特に、リードフレームのリード形成
に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method of manufacturing a resin-sealed semiconductor device using a lead frame, and particularly relates to forming leads of a lead frame.
上記半導体装置の製造では、その半導体装置の実装に不
都合が住しないように、樹脂パッケージから突出するア
ウタリードを異常に変形させないようにすることが重要
である。In manufacturing the semiconductor device, it is important to prevent the outer leads protruding from the resin package from being abnormally deformed so as to avoid any inconvenience in mounting the semiconductor device.
3、発明の詳細な説明
〔概 要〕
リードフレームを用いた樹脂封止半導体装置の製造方法
に関し、
樹脂パッケージの形成を終わらすまでの間にアウタリー
ドが変形するのを防止することを目的とし、
リードフレームにおけるアウタリードのパターン形成を
インナリード部の樹脂封止の後に行うよ〔従来の技術〕
第2図は、リードフレームを用いて製造した樹脂封止半
導体装置例の斜視図である。3. Detailed description of the invention [Summary] Regarding a method for manufacturing a resin-sealed semiconductor device using a lead frame, the present invention aims to prevent outer leads from being deformed until the formation of a resin package is completed. Patterning of the outer lead in the frame is performed after the inner lead portion is sealed with resin. [Prior Art] FIG. 2 is a perspective view of an example of a resin-sealed semiconductor device manufactured using a lead frame.
同図において、1は半導体装置の回路が形成された半導
体チップを封止する樹脂パッケージ、2はパッケージl
から突出して実装により上記回路を外部に接続するアウ
タリードである。複数のアウタリード2は、実装に都合
の良いように曲げられており、然も、実装基板に合わせ
て所定の間隔で並んでいる。In the figure, 1 is a resin package for sealing a semiconductor chip on which a circuit of a semiconductor device is formed, and 2 is a package l.
This is an outer lead that protrudes from the outer lead and connects the circuit to the outside through mounting. The plurality of outer leads 2 are bent to suit mounting, and are lined up at predetermined intervals to match the mounting board.
第3図(a)〜(C)は、上記半導体装置の製造におけ
る従来例の工程の要部を示す平面図である。FIGS. 3(a) to 3(C) are plan views showing main parts of conventional steps in manufacturing the above-mentioned semiconductor device.
第3図において、従来例では、(a)に示すようなリー
ドフレーム3を用意し、これに半導体チップの搭載及び
樹脂パッケージ形成を施し、後加工を行って半導体装置
を組み立てている。In the conventional example shown in FIG. 3, a lead frame 3 as shown in FIG. 3(a) is prepared, a semiconductor chip is mounted thereon, a resin package is formed, and a semiconductor device is assembled by post-processing.
即ち、リードフレーム3は、厚さ0.1〜0.3mm程
度の金属条に抜き加工などを施し所定の長さに切断した
もので、半導体チップを保持させるグイステージ4、半
導体チップの回路を接続する複数のインナリード5及び
それの延長であるアウタリード2、インナリード5とア
ウターリード2の境部分の相互間を結ぶタイバー6など
、及びこれらを支持する外枠7で構成され、半導体装置
の適宜個数分が一列に並んでいる。そこでリードフレー
ム3の両端は、複数のアウタリード2が先端自由で並ん
だ状態になっている。That is, the lead frame 3 is a metal strip with a thickness of about 0.1 to 0.3 mm that is punched and cut into a predetermined length. It is composed of a plurality of inner leads 5 to be connected, an outer lead 2 that is an extension of the inner leads 5, a tie bar 6 that connects the boundary between the inner leads 5 and the outer leads 2, and an outer frame 7 that supports these. An appropriate number of pieces are lined up in a line. Therefore, at both ends of the lead frame 3, a plurality of outer leads 2 are lined up with free tips.
そして、半導体チップをグイステージ4にボンディング
し半導体チップとインナリード5との間をワイヤボンデ
ィングで接続した後、樹脂成形により[有])に示すよ
うに樹脂パッケージ1を形成する。After bonding the semiconductor chip to the gouging stage 4 and connecting the semiconductor chip and the inner leads 5 by wire bonding, the resin package 1 is formed by resin molding as shown in [2].
パッケージ1は、タイバー6と外枠7で囲まれた範囲を
占め、半導体チップ及びインナリード5などを埋没させ
て封止する。The package 1 occupies an area surrounded by tie bars 6 and an outer frame 7, and the semiconductor chip, inner leads 5, etc. are buried and sealed.
次いで、タイバー6の切除及びアウタリード2先端部の
切断などを行って、(C)に示すようにパッケージ1か
らアウタリード2を真っ直ぐに突出させた個々の半導体
装置に分離する。Next, the tie bars 6 are removed and the tips of the outer leads 2 are cut, thereby separating the package 1 into individual semiconductor devices with the outer leads 2 protruding straight from the package 1, as shown in FIG.
この後は、アウタリード2の曲げ成形及びその他の後加
工を行って半導体装置を完成させる。After this, the outer lead 2 is bent and formed and other post-processing is performed to complete the semiconductor device.
ところで上述の組立では、高集積化された半導体装置の
場合、アウタリード2が多数になると共に細くて強度の
弱いものとなることから、パッケージ1の形成を終わら
すまでの取扱いにおいて、第4図の平面図に示すように
リードフレーム3の両端にあるアウタリード2を不用意
に変形させてしまうことが屡発生する。By the way, in the above-mentioned assembly, in the case of a highly integrated semiconductor device, the outer leads 2 are large in number and are thin and weak in strength. As shown in the figure, it often happens that the outer leads 2 at both ends of the lead frame 3 are inadvertently deformed.
この変形が発生すると、リードフレーム3から半導体装
置を切断分離した時は勿論のこと、アウタリード2の曲
げ成形を行った後までもその変形が継承されて、アウタ
リード2の配列が乱れた半導体装置が製造されることに
なり、製造歩留りを低下させる問題となる。When this deformation occurs, the deformation is inherited not only when the semiconductor device is cut and separated from the lead frame 3, but also after the outer leads 2 are bent and formed, resulting in a semiconductor device with the outer leads 2 disarranged. This results in a problem of lowering the manufacturing yield.
そこで本発明は、リードフレームを用いた樹脂封止半導
体装置の製造において、樹脂パッケージの形成を終わら
すまでの間にアウタリードが変形するのを防止すること
を目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to prevent outer leads from being deformed until the formation of a resin package is completed in manufacturing a resin-sealed semiconductor device using a lead frame.
上記目的は、リードフレームにおけるアウタリードのパ
ターン形成をインナリード部の樹脂封止の後に行う本発
明の製造方法によって解決される。The above object is achieved by the manufacturing method of the present invention, in which patterning of the outer leads in the lead frame is performed after resin sealing of the inner lead portions.
この製造方法では、封止の樹脂パッケージを形成するま
でのリードフレームは、樹脂パフケージに埋没される部
分のみが形成されてアウタリードが未形成の状態のもの
にしておくことになり、樹脂パッケージの形成を終わら
すまでの間にアウタリードを変形させるという心配が全
く無くなる。In this manufacturing method, until the resin package is formed, the lead frame is left in a state where only the part buried in the resin puff cage is formed and no outer leads are formed. There is no need to worry about deforming the outer lead until the process is completed.
そして、リードフレームのアウタリード形成領域が樹脂
パッケージの外側であることから、アウタリードは従来
例と同形にパターン形成することができて、完成させる
半導体装置も従来例と同じものにすることができる。Since the outer lead forming region of the lead frame is outside the resin package, the outer leads can be patterned in the same shape as the conventional example, and the completed semiconductor device can also be the same as the conventional example.
以下本発明の実施例についてその工程の要部を示す第1
図(a)〜(d)の平面図を用いて説明する。全図を通
し同一符号は同一対象物を示す。The following is the first part showing the main steps of the embodiment of the present invention.
This will be explained using the plan views of FIGS. (a) to (d). The same reference numerals indicate the same objects throughout the figures.
第1図において、実施例では、(a)に示すようなリー
ドフレーム8を用意し、これに従来例と同様に半導体チ
ップの搭載及び樹脂パッケージ形成を施し、それからリ
ードフレーム8にアウタリード2をパターン形成し、そ
の後従来例と同様な後加工を行って半導体装置を組み立
てている。In the embodiment shown in FIG. 1, a lead frame 8 as shown in FIG. After that, the semiconductor device is assembled by performing the same post-processing as in the conventional example.
即ち、リードフレーム8は、リードフレーム3の場合と
同じ金属条に抜き加工などを施し所定の長さに切断した
もので、リードフレーム3からアウタリード2のパター
ン形成を削除した構成をなし、リードフレーム3と同じ
く半導体装置の適宜個数分が一列に並んでいる。従って
、タイバー6もなくてリードフレーム3のタイバー6か
ら外側に該当する領域が平板状のままとなっており、リ
ードフレーム8の両端も平板状のままである。That is, the lead frame 8 is made by punching the same metal strip as the lead frame 3 and cutting it to a predetermined length, and has a structure in which the pattern formation of the outer lead 2 is removed from the lead frame 3. Similarly to No. 3, an appropriate number of semiconductor devices are arranged in a line. Therefore, since there is no tie bar 6, the area of the lead frame 3 that corresponds to the outside from the tie bar 6 remains flat, and both ends of the lead frame 8 also remain flat.
そして、従来例と同様にして、半導体チップをグイステ
ージ4にボンディングし半導体チップとインナリード5
との間をワイヤボンディングで接続した後、樹脂成形に
より(b)に示すように樹脂パッケージ1を形成する。Then, in the same manner as in the conventional example, the semiconductor chip is bonded to the guide stage 4, and the semiconductor chip and the inner lead 5 are bonded to each other.
After connecting by wire bonding, the resin package 1 is formed by resin molding as shown in FIG.
パッケージ1は、従来例と同じく、タイバー6と外枠7
で囲まれたインナリード5部を占め、半導体チップ及び
インナリード5などを埋没さて封止する。Package 1, like the conventional example, has tie bars 6 and outer frame 7.
The semiconductor chip, the inner leads 5, etc. are buried and sealed.
次いで、プレス抜き加工により、(C)に示すようにリ
ードフレーム8に従来例と同じになるアウタリード2を
パターン形成する。この工程により、リードフレーム8
は、従来例の第3図(C)の状態に相当するものとなる
。Next, the outer leads 2, which are the same as those in the conventional example, are patterned on the lead frame 8 by press punching, as shown in FIG. Through this process, the lead frame 8
corresponds to the state shown in FIG. 3(C) of the conventional example.
次いで、リードフレーム8内におけるアウタリード2先
端部の切断などを行って、(ロ)に示すようにパッケー
ジ1からアウタリード2を真っ直ぐに突出させた個々の
半導体装置に分離する。Next, the tips of the outer leads 2 in the lead frame 8 are cut, and the semiconductor devices are separated into individual semiconductor devices with the outer leads 2 straightly protruding from the package 1, as shown in (b).
この後は、従来例と同様なアウタリード2の曲げ成形及
びその他の後加工を行って、従来例と同じになる半導体
装置を完成させる。Thereafter, the outer lead 2 is bent and formed in the same way as in the conventional example and other post-processing is performed to complete a semiconductor device that is the same as in the conventional example.
ところで、パッケージ1の形成の際に多くの場合、従来
例で見るとパッケージ1とタイバー6との間に間隙があ
り、従来例においても実施例においてもこの間隙部分に
リードフレーム3または8と同じ厚さの樹脂の張り出し
が生ずる。この張り出しは、従来例ではタイバー6切除
に先立ちまたは同時に切除されるが、上記実施例では、
第1図(C)に示すようにタイバー6の形成を行わない
ので、アウタリード2のパターン形成に先立ち切除して
おくのが望ましい、或いは、アウタリード2のパターン
形成の際にタイバー6を形成するようにアウタリード2
を形成して第3図(bJと同様になるようにし、その後
を従来例と同じ処理にしても良い。By the way, in many cases when forming the package 1, there is a gap between the package 1 and the tie bar 6 in the conventional example, and in both the conventional example and the embodiment, there is a gap between the package 1 and the tie bar 6. An overhang of thick resin occurs. In the conventional example, this overhang is removed prior to or simultaneously with the removal of the tie bar 6, but in the above embodiment,
As shown in FIG. 1(C), since the tie bars 6 are not formed, it is desirable to cut them out prior to patterning the outer leads 2, or to form the tie bars 6 when forming the pattern of the outer leads 2. Outer lead 2
It is also possible to form a pattern similar to that shown in FIG. 3 (bJ), and then perform the same processing as in the conventional example.
以上の説明から明らかなように、本発明ではアウタリー
ド2のパターン形成がパッケージ1形成の後に行われる
ので、リードフレームの取扱いに特別の注意を払わなく
ともパッケージ1の形成を終わらすまでの間にアウタリ
ード2を変形させるという心配が全く無(なり、当該半
導体装置の製造歩留りが向上し、然も、リードフレーム
の取扱いが容易になる。As is clear from the above description, in the present invention, the patterning of the outer leads 2 is performed after the formation of the package 1, so there is no need to pay special attention to the handling of the lead frame. There is no need to worry about deforming the lead frame (2), which improves the manufacturing yield of the semiconductor device, and also makes the lead frame easier to handle.
以上説明したように本発明の構成によれば、リードフレ
ームを用いた樹脂封止半導体装置の製造において、樹脂
パッケージの形成を終わらすまでの間におけるアウタリ
ード変形の心配を皆無にすることができて、当該半導体
装置の製造歩留りを向上させ、然も、リードフレームの
取扱いを容易にさせる効果がある。As explained above, according to the configuration of the present invention, in manufacturing a resin-sealed semiconductor device using a lead frame, it is possible to completely eliminate the worry of outer lead deformation until the formation of the resin package is completed. This has the effect of improving the manufacturing yield of the semiconductor device and also facilitating the handling of the lead frame.
第1図(a)〜(ロ)は実施例の工程を示す平面図、第
2図は樹脂封止半導体装置例の斜視図、第3図(a)〜
(C)は従来例の工程を示す平面図、第4図は従来例の
問題点を示す平面図、である。1(a)-(b) are plan views showing the steps of the embodiment, FIG. 2 is a perspective view of an example of a resin-sealed semiconductor device, and FIG. 3(a)-(b).
(C) is a plan view showing the process of the conventional example, and FIG. 4 is a plan view showing the problems of the conventional example.
図において、 1は樹脂パッケージ、 2はアウタリード、 3.8はリードフレーム、 5はインナリード、 である。In the figure, 1 is a resin package, 2 is outer lead, 3.8 is the lead frame, 5 is inner lead, It is.
)εネキ乞づタリメフニ乙七朽[乞イi−<pvJBン
]薯 / 図
起
/#脂パ・ンブージ
指削匂J噂郁装置例nを杖図
2 m
イカ(看辷イ?111)T、1是a臥々−テr、IXヒ
戊は瓜コ第 4 図) ε Neki begged tarimefuni Otsuchichiku [begging i-<pvJBn] 薯 / Illustration / # Fat pa Mbuji finger cutting smell J rumor device example n to cane diagram 2 m squid (viewing? 111) T, 1 is a place, IX Hi is a cucumber Figure 4
Claims (1)
いて、 リードフレームにおけるアウタリードのパターン形成を
インナリード部の樹脂封止の後に行うことを特徴とする
半導体装置の製造方法。[Scope of Claim] A method for manufacturing a semiconductor device, in which a resin-sealed semiconductor device using a lead frame is manufactured, characterized in that patterning of an outer lead in the lead frame is performed after resin sealing of an inner lead portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2621589A JPH02205349A (en) | 1989-02-03 | 1989-02-03 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2621589A JPH02205349A (en) | 1989-02-03 | 1989-02-03 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02205349A true JPH02205349A (en) | 1990-08-15 |
Family
ID=12187194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2621589A Pending JPH02205349A (en) | 1989-02-03 | 1989-02-03 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02205349A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163867A (en) * | 1979-06-07 | 1980-12-20 | Fujitsu Ltd | Lead frame for semiconductor device |
JPS6435921A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor device |
-
1989
- 1989-02-03 JP JP2621589A patent/JPH02205349A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163867A (en) * | 1979-06-07 | 1980-12-20 | Fujitsu Ltd | Lead frame for semiconductor device |
JPS6435921A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6238863B2 (en) | ||
JPH02205349A (en) | Manufacture of semiconductor device | |
JPS60189940A (en) | Manufacture of resin seal type semiconductor device | |
JP2617218B2 (en) | Semiconductor component manufacturing method and lead frame used in the manufacturing method | |
JPH0444424B2 (en) | ||
JP2606736B2 (en) | Lead frame manufacturing method | |
JPS6123352A (en) | Lead frame and semiconductor device | |
JPS6248053A (en) | Manufacture of lead frame for semiconductor device | |
JPS60164345A (en) | Manufacture of lead frame | |
JPH046859A (en) | Resin-sealed semiconductor device | |
JPS63308359A (en) | Manufacture of lead frame | |
JP2700902B2 (en) | Lead frame manufacturing method | |
JPS6077432A (en) | Manufacture of semiconductor device | |
JPS60189956A (en) | Manufacture of lead frame for semiconductor device | |
JPS63306647A (en) | Manufacture of electronic component | |
JPH08250640A (en) | Manufacture of lead frame and plastic molded type semiconductor device using the same | |
JP2699163B2 (en) | Manufacturing method of pulse transformer | |
KR0121172Y1 (en) | Flexible leadframe | |
KR0170022B1 (en) | Leadframe for semiconductor package | |
JPS62115853A (en) | Manufacture of lead frame | |
JPH05226534A (en) | Manufacture of resin-sealed semiconductor device | |
JPH0455539B2 (en) | ||
JPH05166864A (en) | Resin molding method of semiconductor device | |
JPH0228357A (en) | Manufacture of integrated circuit package | |
JPS6217383B2 (en) |