JPH0479183B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はMSK（Minimun Shift Keying）方式
またはOQPSK（Offset Quaternary Phase Shift
Keying）方式に基づく被変調信号の復調回路に
係り、特にクロツク同期制御技術に関する。

（従来の技術） 周知のように、MSK方式は振幅変化を一定に
しながら変調操作が行えること、被変調信号のス
ペクトル広がりが狭いこと等の特長があり、衛星
系、地上系を問わずあらゆる無線通信システムで
広く利用されている。MSK方式に基づく被変調
信号の復調回路としては、例えば第３図に示すも
のが知られている。

第３図において、このMSK復調回路は、MSK
方式に基づく被変調信号の搬送波と周波数が等し
くなるように制御されるローカル信号（再生搬送
波）を発生するローカルVCO（電圧制御発振器）
３１と、ローカル信号の位相をπ／２宛移相する
移相器３２と、前記被変調信号をベースバンド帯
の複素信号へ周波数変換するものであつて前記ロ
ーカルVCO３１の出力を他方の入力とするミキ
サ３３ａおよび前記移相器の出力を他方の入力と
するミキサ３３ｂと、前記複素ベースバンド信号
の実部信号および虚部信号のそれぞれについて整
合ろ波処理を行う２個のチヤネルフイルタ４ａ，
４ｂと、前記被変調信号におけるデータ速度より
も充分に高い周波数の高速クロツクを発生する高
速クロツク発生器３６と、前記高速クロツクで駆
動されローパスフイルタからなる前記チヤネルフ
イルタ４ａ，同４ｂの各出力信号の零交差タイミ
ングを検出しその検出した両零交差タイミングに
基づいて位相同期制御をクロツク再生を行うデイ
ジタルPLL（Phase Lock Loop）３７と、前記再
生クロツクに基づいて前記チヤネルフイルタ４
ａ，同４ｂの各出力をサンプリングしデイジタル
復調出力をなす２個のＡ／Ｄ変換器５ａ，５ｂ
と、前記Ａ／Ｄ変換器５ａ，同５ｂの各出力を受
けて搬送波位相を検出する搬送波位相検出器３８
と、搬送波位相検出器３８の出力についてろ波処
理を行うデイジタルローパスフイルタからなるル
ープフイルタ３８と、ループフイルタ３９の出力
をアナログ化しそれを制御電圧として前記ローカ
ルVCO３１へ送出するＤ／Ａ変換器４０とで基
本的に構成される。

（発明が解決しようとする問題点） しかしながら、従来のMSK復調回路にあつて
は、搬送波再生回路とクロツク再生回路が相互に
関連性を有して存在するので、次の如き問題点が
ある。

第４図は搬送波再生とクロツク再生の関係を説
明するための図であつて、第４図Ａ，Ｂにおいて
第４図ａ，ｂはチヤネルフイルタ４ａ，同４ｂの
出力、第４図ｃはデイジタルPLL３７における
変化点（零交差点）検出タイミングを示す。第４
図Ａにおいて、搬送波再生が完全に行われ搬送波
位相誤差が零の場合には、チヤネルフイルタ４
ａ，同４ｂの各出力（一方が実部信号、他方が虚
部信号）間に相互干渉がないので、各信号の零交
差検出信号のタイミングには誤差がない。この状
態でデイジタルPLL３７は位相同期制御を行う
から、タイミングジツタのないクロツク再生を行
うとができる。

しかし、実際には被変調信号にはノイズが相加
され、また回路素子の特性等の問題から再生搬送
波に位相誤差の含れることを避けることができな
い。故に、第４図Ｂに示す如く、実部信号と虚部
信号間で相互干渉が生じる結果、零交差タイミン
グそのものに誤差が含まれることになる。

要するに、従来のMSK復調回路では、クロツ
ク同期を迅速かつ確実に行うことが困難であり、
特に初期接続に時間がかかるという問題点があ
る。

本発明はこのような問題点に鑑みなれたもの
で、その目的は、クロツク同期の確立を搬送波再
生動作とは全く独立に、かつ確実に行うことがで
きる復調回路を提供することにある。

（問題点を解決するための手段） 前記目的を達成するために、本発明の復調回路
は次の如き構成を有する。

即ち、本発明の復調回路は、MSK方式または
OQPSK方式に基づく被変調信号の搬送波と周波
数が略等しいローカル信号を発生するローカル発
振器と； ローカル信号の位相をπ／２宛移相す
る移相器と： 前記被変調信号をベースバンド帯
の複素信号へ周波数変換するものであつて前記ロ
ーカル発振器の出力を他方の入力とする第１のミ
キサおよび前記移相器の出力を他方の入力とする
第２のミキサと； 前記複素ベースバンド信号の
実部信号および虚部信号のそれぞれについて整合
ろ波処理を行う２個のチヤネルフイルタと； 前
記被変調信号におけるデータ速度よりも充分に高
い周波数の高速クロツクで駆動され前記データ速
度の２倍の周波数の倍クロツクを発生するデイジ
タルVCO（電圧制御発振器）と； 前記倍クロツ
クを受けて前記データ速度に等しい周波数のデー
タクロツクを発生する分周器と； 前記２個のチ
ヤネルフイルタのそれぞれの出力を前記倍クロツ
クにてサンプリングしデイジタル化する２個の
Ａ／Ｄ変換器と； 前記２個のＡ／Ｄ変換器のそ
れぞれの出力を1/2データ周期ずつ２段に渡つて
遅延させる第１および第２の遅延器対と； 前記
データクロツクに従つてデータを更新記憶するも
のであつて前記２個のＡ／Ｄ変換器の出力（前記
第１の遅延器対の入力）が入力する第１のラツチ
器、前記第１の遅延器対の出力（前記第２の遅延
器対の入力）が入力する第２のラツチ器および前
記第２の遅延器対の出力が入力する第３のラツチ
器と； 前記第１のラツチ器と第２のラツチ器の
各出力間、前記第２のラツチ器と第３のラツチ器
の各出力間でそれぞれ複素乗算処理をする第１お
よび第２の複素乗算器と； 前記第１および第２
の複素乗算器のそれぞれの出力のうちの虚部信号
について絶対値操作を行う第１および第２の絶対
値器と； 前記第１の複素乗算器の出力のうち実
部信号と前記第１の絶対値器の出力との差を求め
る第１の加算器および前記第２の複素乗算器の出
力のうちの実部信号と前記第２の絶対値器の出力
との差を求める第２の加算器と； 前記第１およ
び第２の加算器のそれぞれの出力について絶対値
操作を行う第３および第４の絶対値器と； 前記
第３の絶対値器と第４の絶対値器の各出力間の差
を求める第３の加算器と； 前記第３の加算器の
出力を平均化しそれを制御電圧として前記デイジ
タルVCOへ送出するループフイルタと； 前記
第２のラツチ器の出力に基づいて搬送波再生を行
う搬送波再生器と； 前記第２のラツチ器の出力
と前記再生搬送波を受けてデータ再生を行うデー
タ再生器と； を備えたことを特徴とするもので
ある。

（作用） 次に、前記の如く構成される本発明の復調回路
の作用を説明する。

２個のＡ／Ｄ変換器は、それぞれ対応するチヤ
ネルフイルタの出力である複素ベースバンド信号
の実部信号と虚部信号を倍クロツクにてサンプリ
ングしデイジタル化する。この２個のＡ／Ｄ変換
器のそれぞれの出力は第１のラツチ器へ与えられ
るとともに、第１および第２の遅延器対によつて
１／２データ周期ずつ２段に渡つて遅延される。

そして、第１の遅延器対の出力は第２のラツチ
器の、第２の遅延器対の出力は第３のラツチ器の
それぞれ入力となる。

即ち、第１乃至第３のラツチ器はデータ識別タ
イミングを与えるデータクロツクに従つてデータ
を記憶更新するが、第２のラツチ器には本来の識
別対象となるサンプル信号（識別サンプル信号）
が、第１のラツチ器にはデータクロツクの後半タ
イミングにおけるサンプル信号（後半サンプル信
号）が、第３のラツチ器にはデータクロツクの前
半タイミングにおけるサンプル信号（前半サンプ
ル信号）がそれぞれ記憶されることになる。

そうすると、識別タイミングが正しくデータ周
期と一致しているときは、識別サンプル信号と前
半サンプル信号の位相差（前半遅延検波位相）、
識別サンプル信号と後半サンプル信号の位相差
（後半遅延検波位相）は共にπ／４であり、識別
タイミングが遅れている場合には後半遅延検波位
相は必ずπ／４であるが、前半遅延検波位相は1/
２の確率でπ／４となる場合とならない場合があ
る。逆に識別タイミングが進んでいる場合には前
半遅延検波位相は必ずπ／４であるが、後半遅延
検波位相は1/2の確率でπ／４となる場合となら
ない場合がある。

そこで、第１の複素乗算器、第１の絶対値器、
第１の加算器および第３の絶対値器の各要素の協
働でもつて前記後半遅延検波位相およびその位相
のπ／４からのずれを求め、また第２の複素乗算
器、第２の絶対値器、第２の加算器および第４の
絶対値器の各要素の協働でもつて前記前半遅延検
波位相およびその位相のπ／４からのずれを求
め、斯く求めた後半遅延検波位相のπ／４からの
ずれと前半遅延検波位相のπ／４からのずれの差
を第３の加算器で求め、それをデイジタルVCO
の制御信号としてデイジタルVCOの再生クロツ
ク（倍クロツク）の位相制御をしクロツク同期の
確立を図るのである。

一方、搬送波再生回路は、第２のラツチ器の出
力に基づいて搬送波再生を行うが、第２のラツチ
器の出力は正しく再生されたクロツクに基づく正
しいタイミングでサンプルされたデータ信号であ
るから、容易に搬送波再生が行える。その結果、
データ再生器も容易にデータ再生をなし得ること
になる。

以上説明したように、本発明の復調回路によれ
ば、クロツク再生を搬送波再生とは無関係に行う
ことができるので、搬送波位相誤差とクロツク位
相誤差の相互変換がなく、クロツク同期の確立を
確実にかつ迅速に行うことができる。

（実施例） 以下、本発明の実施例を図面を参照して説明す
る。

第１図は本発明の一実施例に係る復調回路を示
す。第１図において、１はローカル発振器、２は
移相器、３ａ，３ｂはミキサ、４ａ，４ｂはロー
パスフイルタからなるチヤネルフイルタ、６は高
速クロツク発生器、７はデイジタルVCO、８は
１／２分周器、９ａ，９ｂ，９ｃ，９ｄは遅延器、
１０ａ，１０ｂ，１０ｃはラツチ器、１１ａ，１
１ｂは複素乗算器、１２ａ，１２ｂ，１４は加算
器、１３ａ，１３ｂ，１３ｃ，１３ｄは絶対値
器、１５はローパスフイルタからなるループフイ
ルタ、１６は搬送波再生器、１７はデータ再生器
である。

ローカル発振器１は、ミキサ３ａ，同３ｂの一
方の入力に印加される被変調信号（MSK方式に
基づくものである）の搬送波と周波数が略等しい
ローカル信号を発生し、それをミキサ３ａの他方
の入力と移相器２とへ送出する。移相器２は入力
されたローカル信号をπ／２宛移相しそれをミキ
サ３ｂの他方の入力へ送出する。

ミキサ３ａは入力被変調信号とローカル信号を
乗算処理をし、ミキサ３ｂは入力被変調信号と
π／２移相されたローカル信号を乗算処理をし、
それぞれベースバンド帯の被変調信号へ周波数変
換する。つまり、ミキサ３ａ，同３ｂの出力は互
いにπ／２位相が異なる信号となるのであつて、
一方を実部信号、他方を虚部信号とするベースバ
ンド帯の複素信号を形成するのである。

この複素ベースバンド信号の実部信号と虚部信
号はそれぞれ対応するチヤネルフイルタ４ａ，４
ｂにおいてSN比を最大にする整合ろ波処理を受
けて対応するＡ／Ｄ変換器５ａ，５ｂへ入力す
る。

一方、高速クロツク発生器６は前記被変調信号
におけるデータ速度よりも充分に高い周波数の高
速クロツクを発生しそれをデイジタルVCO７へ
供給しており、デイジタルVCO７はこの高速ク
ロツクを動作クロツクとしループフイルタ１５が
出力する制御電圧に応じた周波数のクロツクを発
生し、それをＡ／Ｄ変換器５ａ，同５ｂへサンプ
ルクロツクとして供給するとともに、1/2分周器
８へも送出している。ここに、デイジタルVCO
７は、被変調信号におけるデータ速度の２倍の周
波数の倍クロツク（再生クロツクである）を発生
するように動作する。故に、1/2分周器８は前記
データ速度に等しい周波数のデータクロツクを発
生する。このデータクロツクはラツチ器（第１の
ラツチ器）１０ａ，同（第２のラツチ器）１０ｂ
および同（第３のラツチ器）１０ｃへ書き込みク
ロツクとして供給される。

Ａ／Ｄ変換器５ａ，同５ｂに対応するチヤネル
フイルタ４ａ，４ｂの出力を倍クロツクにてサン
プリングしデイジタル化する。この２個のＡ／Ｄ
変換器５ａ，５ｂの各出力は２段構成の遅延器対
９ａ，９ｂ：第１の遅延器対、同９ｃ，９ｄ：第
２の遅延器対によつて1/2データ周期（Ｔ）ずつ
２段に渡つて遅延される。

そして、２個のＡ／Ｄ変換器５ａ，５ｂの各出
力はラツチ器１０ａへ、遅延器対９ａ，９ｂの各
出力はラツチ器１０ｂへ、遅延器対９ｃ，９ｄの
各出力はラツチ器１０ｃへそれぞれ入力しそれぞ
れデータクロツクに従つて記憶保持される。

即ち、ラツチ器１０ａ，同１０ｂ，同１０ｃは
データ識別タイミングを与えるデータクロツクに
従つてデータを記憶更新するが、ラツチ器１０ｂ
には本来の識別対象となるサンプル信号（識別サ
ンプル信号）が、ラツチ器１０ａにはデータクロ
ツクの後半タイミングにおけるサンプル信号（後
半サンプル信号）が、ラツチ器１０ｃにはデータ
クロツクの前半タイミングにおけるサンプル信号
（前半サンプル信号）がそれぞれ記憶されること
になる。

ここで、第２図は本発明のクロツク位相誤差の
検出原理の説明図であるが、MSK方式に基づく
被変調信号の位相遷移は図示する如くデータ周期
Ｔを単位としてその期間内にπ／２または−π／
２だけ単調に変化する。これはOQPSK方式にお
いても同様である。そして、本来的な識別タイミ
ングはデータ周期Ｔと一致するのであり、第２図
ａは識別タイミング（丸印で示す）が遅れている
場合、第２図ｂは識別タイミングが進んでいる場
合をそれぞれ示している。

本発明では、図中△印で示す如く前半タイミン
グと後半タイミングを設定するものである。

そうすると、第２図から明らかなように、識別
タイミングが正しくデータ周期と一致していると
きは、識別サンプル信号と前半サンプル信号の位
相差（前半遅延検波位相）、識別サンプル信号と
後半サンプル信号の位相差（後半遅延検波位相）
は共にπ／４であり、識別タイミングが遅れてい
る場合（第２図ａ）には後半遅延検波位相は必ず
π／４であるが、前半遅延検波位相は1/2の確率
でπ／４となる場合とならない場合がある。

逆に識別タイミングが進んでいる場合（第２図
ｂ）には前半遅延検波位相は必ずπ／４である
が、後半遅延検波位相は1/2の確率でπ／４とな
る場合とならない場合があることが理解できる。

要するに、前後半の遅延検波位相のπ／４から
のずれを検出すればクロツク位相誤差を検出でき
るのである。位相のπ／４からのずれを検出する
には、実部信号と虚部信号の絶対値の差を求めれ
ば良い。

即ち、位相誤差をδとすれば、 ｜cos（±π／４＋δ）｜−｜sin（±π／４＋δ）｜ ＝√２sinδ となり、誤差検出ができるのである。

そこで、ラツチ器１０ａ，同１０ｂの各出力間
で複素乗算処理をする複素乗算器（第１の複素乗
算器）１１ａでは前記後半遅延検波位相を形成
し、またラツチ器１ｂ，同１０ｃの各出力間で複
素乗算処理をする複素乗算器（第２の複素乗算
器）１１ｂでは前記前半遅延検波位相を形成す
る。

そして、複素乗算器１１ａ，同１１ｂの出力の
うち実部信号Ｒは常に整数であるから直接対応す
る加算器（１２ａ…第１の加算器、１２ｂ…第２
の加算器）の一方の入力へ与えられ、また虚部信
号Ｉは正負の値をとるから対応する絶対値器（１
３ａ…第１の絶対値器、１３ｂ…第２の絶対値
器）へ与えられる。絶対値器１３ａの出力は加算
器１２ａの他方の入力へ、絶対値器１３ｂの出力
は加算器１２ｂの他方の入力へそれぞれ与えられ
る。

斯くして、加算器１２ａでは複素乗算器１１ａ
の出力のうちの実部信号Ｒと絶対値器１３ａの出
力との差、即ち後半遅延検波位相のπ／４からの
ずれ（後半位相誤差）を求める。この後半位相誤
差は絶対値器（第３の絶対値器）１３ｃを介して
加算器（第３の加算器）１４の一方の入力へ与え
られる。また、加算器１２ｂでは複素乗算器１１
ｂの出力のうちの実部信号Ｒと絶対値器１３ｂの
出力との差、即ち前半遅延検波位相のπ／４から
のずれ（前半位相誤差）を求める。この前半位相
誤差は絶対値器（第４の絶対値器）１３ｄを介し
て加算器１４の他方の入力へ与えられる。

加算器１４では後半位相誤差と前半位相誤差の
差が求められる。ここでは求められた差値はルー
プフイルタ１５で平均化され制御電圧として前記
デイジタルVCO７へ供給される。

その結果、デイジタルVCO７では、ループフ
イルタ１５の出力でもつて再生クロツク（倍クロ
ツク）の周知の位相同期制御がなされてクロツク
同期の確立がなされる。

一方、搬送波再生器１６は、ラツチ器１０ｂの
出力に基づいて搬送波再生を行うが、ラツチ器１
０ｂの出力は正しく再生されたクロツクに基づく
正しいタイミングでサンプルされたデータ信号で
あるから、容易に搬送波再生が行える。その結
果、データ再生器１７も容易にデータ再生をなし
得ることになる。

なお、以上説明した実施例はMSK方式を採用
する場合の復調回路についてのものであるが、
OQPSK方式を採用する通信システムにおける復
調回路にも同様に適用できることは明らかであ
る。

（発明の効果） 以上詳述したように、本発明の復調回路によれ
ば、データ速度の２倍の速さの倍クロツクでＡ／
Ｄ変換を行い、データ識別タイミングを与えるデ
ータクロツクの前半と後半に中間タイミングのサ
ンプル信号を得、識別サンプル信号と前半サンプ
ル信号の位相差および識別サンプル信号と後半サ
ンプル信号の位相差を求めるとともにその位相差
のπ／４からのずれ（位相誤差）を検出し、両位
相誤差の差でもつてデイジタルVCOの制御電圧
を形成するようにしたので、クロツク再生を搬送
波再生とは無関係に行うことができる。

故に、搬送波位相誤差とクロツク位相誤差の相
互変換がなく、クロツク同期の確立を確実にかつ
迅速に行うことができる。また、先にクロツク同
期を確立し、その後に搬送波同期をとつてデータ
再生を行う方式であるから、クロツク同期系はデ
イジタル構成となることは勿論のこと、搬送波再
生やデータ再生はサンプル値系列についてデイジ
タル信号処理をすることとなり搬送波再生器やデ
ータ再生器もデイジタル構成となる。故に、デイ
ジタル構成の復調回路が実現でき、回路の小型
化、高信頼化が可能となる等の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る復調回路の構
成ブロツク図、第２図は本発明のクロツク位相誤
差検出の原理説明図、第３図は従来のMSK復調
回路の構成ブロツク図、第４図は搬送波再生とク
ロツク再生の関係を示す図である。 １……ローカル発振器、２……移相器、３ａ，
３ｂ……ミキサ、４ａ，４ｂ……チヤネルフイル
タ、５ａ，５ｂ……Ａ／Ｄ変換器、６……高速ク
ロツク発生器、７……デイジタルVCO、８……
１／２分周器、９ａ，９ｂ，９ｃ，９ｄ……遅延器、
１０ａ，１０ｂ，１０ｃ……ラツチ器、１１ａ，
１１ｂ……複素乗算器、１２ａ，１２ｂ，１４…
…加算器、１３ａ，１３ｂ，１３ｃ，１３ｄ……
絶対値器、１５……ループフイルタ、１６……搬
送波再生器、１７……データ再生器。

Claims (1)

【特許請求の範囲】
1. １ MSK方式またはOQPSK方式に基づく被変
   調信号の搬送波と周波数が略等しいローカル信号
   を発生するローカル発振器と； ローカル信号の
   位相をπ／２宛移相する移相器と； 前記被変調
   信号をベースバンド帯の複素信号へ周波数変換す
   るものであつて前記ローカル発振器の出力を他方
   の入力とする第１のミキサおよび前記移相器の出
   力を他方の入力とする第２のミキサと； 前記複
   素ベースバンド信号の実部信号および虚部信号の
   それぞれについて整合ろ波処理を行う２個のチヤ
   ネルフイルタと； 前記被変調信号におけるデー
   タ速度よりも充分に高い周波数の高速クロツクで
   駆動され前記データ速度の２倍の周波数の倍クロ
   ツクを発生するデイジタルVCO（電圧制御発振
   器）と； 前記倍クロツクを受けて前記データ速
   度に等しい周波数のデータクロツクを発生する分
   周器と； 前記２個のチヤネルフイルタのそれぞ
   れの出力を前記倍クロツクにてサンプリングしデ
   イジタル化する２個のＡ／Ｄ変換器と； 前記２
   個のＡ／Ｄ変換器のそれぞれの出力を1/2データ
   周期ずつ２段に渡つて遅延させる第１および第２
   の遅延器対と； 前記データクロツクに従つてデ
   ータを更新記憶するものであつて前記２個のＡ／
   Ｄ変換器の出力（前記第１の遅延器対の入力）が
   入力する第１のラツチ器、前記第１の遅延器対の
   出力（前記第２の遅延器対の入力）が入力する第
   ２のラツチ器および前記第２の遅延器対の出力が
   入力する第３のラツチ器と； 前記第１のラツチ
   器と第２のラツチ器の各出力間、前記第２のラツ
   チ器と第３のラツチ器の各出力間でそれぞれ複素
   乗算処理する第１および第２の複素乗算器と；
   前記第１および第２の複素乗算器のそれぞれの出
   力のうちの虚部信号について絶対値操作を行う第
   １および第２の絶対値器と； 前記第１の複素乗
   算器の出力のうちの実部信号と前記第１の絶対値
   器の出力との差を求める第１の加算器および前記
   第２の複素乗算器の出力のうちの実部信号と前記
   第２の絶対値器の出力との差を求める第２の加算
   器と； 前記第１および第２の加算器のそれぞれ
   の出力について絶対値操作を行う第３および第４
   の絶対値器と； 前記第３の絶対値器と第４の絶
   対値器の各出力間の差を求める第３の加算器と；
   前記第３の加算器の出力を平均化しそれを制御
   電圧として前記デイジタルVCOへ送出するルー
   プフイルタと； 前記第２のラツチ器の出力に基
   づいて搬送波再生を行う搬送波再生器と； 前記
   第２のラツチ器の出力と前記再生搬送波を受けて
   データ再生を行うデータ再生器と； を備えたこ
   とを特徴とする復調回路。