JPH02196332A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02196332A JPH02196332A JP1685389A JP1685389A JPH02196332A JP H02196332 A JPH02196332 A JP H02196332A JP 1685389 A JP1685389 A JP 1685389A JP 1685389 A JP1685389 A JP 1685389A JP H02196332 A JPH02196332 A JP H02196332A
- Authority
- JP
- Japan
- Prior art keywords
- address
- csrom
- storage means
- information
- patch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 3
- 230000015654 memory Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
舷」ｄト野
本発明は情報処理装置に関し、特にファームウェア制御
の情報処理装置に関する。
の情報処理装置に関する。
従来技術
従来、この種の情報処理装置においてはファームウェア
命令の格納されている制御記憶はＲＯＭ（Ｒｅａｄ ０
ｎｌｙ ＭｅＩＩｌｏｒｙ）テあルコトカ多カッタ。ソ
ノため、そのＲＯＭに格納されたファームウェア命令に
不具合があったり、機能変更が必要な場合には、ＲＯＭ
自体を交換するというバッチ（Ｐａｔｃｌ＋）方法しか
なかった。
命令の格納されている制御記憶はＲＯＭ（Ｒｅａｄ ０
ｎｌｙ ＭｅＩＩｌｏｒｙ）テあルコトカ多カッタ。ソ
ノため、そのＲＯＭに格納されたファームウェア命令に
不具合があったり、機能変更が必要な場合には、ＲＯＭ
自体を交換するというバッチ（Ｐａｔｃｌ＋）方法しか
なかった。
従って、ＲＯＭに格納されたファームウェア命令を変更
するためのＲＯＭ交換に費用がかかるという欠点があっ
た。特にユーザへの出荷後の情報処理装置のメンテナン
スには多大なコストを費やすという欠点があった。
するためのＲＯＭ交換に費用がかかるという欠点があっ
た。特にユーザへの出荷後の情報処理装置のメンテナン
スには多大なコストを費やすという欠点があった。
発明の目的
本発明の目的は、ＲＯＭ自体を交換せずにファームウェ
ア命令の不具合等に対処することかできる情報処理装置
を提供することである。
ア命令の不具合等に対処することかできる情報処理装置
を提供することである。
発明の構成
本発明による情報処理装置は、ファームウェアが予め格
納されている複数の領域を有する第１の記憶手段と、前
記第１の記憶手段の複数の領域の夫々に対応して設けら
れ、かつその領域が有効か無効かを示すフラグ情報を格
納する格納手段と、第２の記憶手段と、上位装置からの
アドレス情報に応じてアクセスすべき前記第１の記憶手
段の領域に対応するフラグ情報が無効を示したとき前記
アドレス情報の一部を該フラグ情報で置換した情報を用
いて前記第２の記憶手段へのアドレス情報を発生する手
段とを有し、このアドレス情報により指定される前記第
２の記憶手段の記憶領域を前記第１の記憶手段の無効領
域の代わりとして使用するようにしたことを特徴とする
。
納されている複数の領域を有する第１の記憶手段と、前
記第１の記憶手段の複数の領域の夫々に対応して設けら
れ、かつその領域が有効か無効かを示すフラグ情報を格
納する格納手段と、第２の記憶手段と、上位装置からの
アドレス情報に応じてアクセスすべき前記第１の記憶手
段の領域に対応するフラグ情報が無効を示したとき前記
アドレス情報の一部を該フラグ情報で置換した情報を用
いて前記第２の記憶手段へのアドレス情報を発生する手
段とを有し、このアドレス情報により指定される前記第
２の記憶手段の記憶領域を前記第１の記憶手段の無効領
域の代わりとして使用するようにしたことを特徴とする
。
実施例
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明による情報処理装置の一実施例の構成を
示すブロック図である。図において、１はＣＰＵ、２は
ＣＳ ＲＯＭ （Ｃｏｎｔｒｏｌ Ｓｔｏｒａｇｅ Ｒ
ＯＭ） 、 ３ はＣＳ ＲＡＭ （Ｃｏｎｔｒｏｌ
５ｔｏｒａｑｅ ＲへＮ） 、 ４はパッチ用
のパッチＲＡＭ、５はＣ５ＲＡＭのアドレスを保持する
レジスタ、６はＣ５ＲＯＭのアドレスを保持するレジス
タ、７はレジスタ５とレジスタ６とのどちらかを選択す
るセレクタである。
示すブロック図である。図において、１はＣＰＵ、２は
ＣＳ ＲＯＭ （Ｃｏｎｔｒｏｌ Ｓｔｏｒａｇｅ Ｒ
ＯＭ） 、 ３ はＣＳ ＲＡＭ （Ｃｏｎｔｒｏｌ
５ｔｏｒａｑｅ ＲへＮ） 、 ４はパッチ用
のパッチＲＡＭ、５はＣ５ＲＡＭのアドレスを保持する
レジスタ、６はＣ５ＲＯＭのアドレスを保持するレジス
タ、７はレジスタ５とレジスタ６とのどちらかを選択す
るセレクタである。
また、図において８はＣ５ＲＯＭ２とＣ８ＲＡＭ３ヘア
ドレスを送るアドレスバス、９はＣＰＵ１からＣ８ＲＡ
Ｍ３に対するアドレスを出力するアドレスバス、１０は
ＣＰＵ１からＣ５ＲＯＭ２に対するアドレスを出力する
アドレスバス、１１はＣＰＵ１への命令パス、１２はＣ
５ＲＯＭ２またはＣ８ＲＡＭ３からファームウェア命令
を出力するパスである。
ドレスを送るアドレスバス、９はＣＰＵ１からＣ８ＲＡ
Ｍ３に対するアドレスを出力するアドレスバス、１０は
ＣＰＵ１からＣ５ＲＯＭ２に対するアドレスを出力する
アドレスバス、１１はＣＰＵ１への命令パス、１２はＣ
５ＲＯＭ２またはＣ８ＲＡＭ３からファームウェア命令
を出力するパスである。
Ｃ５ＲＯＭ２及びＣ５ＲＡＭ３は制御記憶であり、第２
図に示されているように連続したメモリ空間を構成して
いる。なお、第２図は本発明の一実方也例における制御
記憶のアドレスマツプである。
図に示されているように連続したメモリ空間を構成して
いる。なお、第２図は本発明の一実方也例における制御
記憶のアドレスマツプである。
ハツチＲＡＭ４はＣ８ＲＯＭ２と同じワード数を持ち、
１ワードが１ビツトの補助記憶である。
１ワードが１ビツトの補助記憶である。
このパッチＲＡＭ４の初期値は全ワード「０」とする。
これは、Ｃ５ＲＯＭ２に対しパッチすべきアドレスが１
つも存在しないことを示している。
つも存在しないことを示している。
セレクタ７はＣＰＵＩがパス９に対してアドレスを出力
した場合にはレジスタ５を、パス１ｏに対してアドレス
を出方しな場合にはレジスタ、６を選択するように動作
するものである。
した場合にはレジスタ５を、パス１ｏに対してアドレス
を出方しな場合にはレジスタ、６を選択するように動作
するものである。
かかる構成において初期状態では、ｃＰＵｌがらパス９
を介してＣ５ＲＡＭ３に対して出力されなアドレスは、
レジスタ５に保持され、セレクタ７においてレジスタ５
の出力が選択されることによって、パス８を経由して制
御記憶へ送られる。
を介してＣ５ＲＡＭ３に対して出力されなアドレスは、
レジスタ５に保持され、セレクタ７においてレジスタ５
の出力が選択されることによって、パス８を経由して制
御記憶へ送られる。
一方、ｃｐｕ、１がらパス１ｏを介し”（ｃｓＲ。
Ｍ２に対して出方されたアドレスは、パッチＲＡＭ４に
入力される。パッチＲＡＭ４の入力アドレスの最上位ビ
ットはパッチＲ，ＡＭ４の出力１ビツトと置換された後
レジスタ６に保持され、セレクタ７においてレジスタ６
の出方が選択されることによりアドレスが制御記憶へ送
られる。
入力される。パッチＲＡＭ４の入力アドレスの最上位ビ
ットはパッチＲ，ＡＭ４の出力１ビツトと置換された後
レジスタ６に保持され、セレクタ７においてレジスタ６
の出方が選択されることによりアドレスが制御記憶へ送
られる。
次に、Ｃ５ＲＯＭ２の不具合等のため、その一部に対し
てパッチを行う場合について説明する。
てパッチを行う場合について説明する。
この場合、パッチを行うべきＣ８ＲＯＭ２のアドレスに
対応するパッチＲＡＭｄ内のワードに「１」を書込む。
対応するパッチＲＡＭｄ内のワードに「１」を書込む。
さらに、そのＣ５ＲＯＭ２のアドレスの最上位ビットを
「１」に置換したアドレスによって示されるＣ Ｓ Ｒ
ＡＭ Ｂ内のワードにパッチ後のファームウェア命令を
格納する。第２図を参照すると、このＣ３ＲＯ，Ｍにつ
いてのパッチ用のエリアは、図中のＣ５ＲＡＭ上の破線
の部分（Ａ）になる。
「１」に置換したアドレスによって示されるＣ Ｓ Ｒ
ＡＭ Ｂ内のワードにパッチ後のファームウェア命令を
格納する。第２図を参照すると、このＣ３ＲＯ，Ｍにつ
いてのパッチ用のエリアは、図中のＣ５ＲＡＭ上の破線
の部分（Ａ）になる。
再び、ＣＰＵＩよりそのアドレスが出力された場合には
パッチＲＡＭ４の対応するワードが「１」であるため、
そのアドレスの最上位ピッ１へが「１」に置換され、Ｃ
５ＲＯＭ２に対するアドレスがＣ８ＲＡＭ３に対するア
ドレスへと変換された後、パス８を介して制御記憶へ出
力される。すると、制御記憶からはＣ８ＲＯＭ２のファ
ームウェア命令に代わってパッチ後のファームウェア命
令がＣ３，ＲＡ Ｍ ３から出力される。
パッチＲＡＭ４の対応するワードが「１」であるため、
そのアドレスの最上位ピッ１へが「１」に置換され、Ｃ
５ＲＯＭ２に対するアドレスがＣ８ＲＡＭ３に対するア
ドレスへと変換された後、パス８を介して制御記憶へ出
力される。すると、制御記憶からはＣ８ＲＯＭ２のファ
ームウェア命令に代わってパッチ後のファームウェア命
令がＣ３，ＲＡ Ｍ ３から出力される。
以上の動作により、Ｃ５ＲＯＭ２内のファームウェア命
令の代わりにＣＳ ＲＡＭ Ｂ内のファームウェア命令
をＣＰＵＩへ送ることができ、Ｃ５ＲＯＭ内に格納され
たファームウェア命令のパッチを行うことが可能となる
のである。
令の代わりにＣＳ ＲＡＭ Ｂ内のファームウェア命令
をＣＰＵＩへ送ることができ、Ｃ５ＲＯＭ内に格納され
たファームウェア命令のパッチを行うことが可能となる
のである。
なお、本実施例においてはアドレスの変換を行う際、ア
ドレスの最上位ビットを置換することによって行ってい
るが、それに限らす、他のビットに対して行っても同様
の効果が得られることは明らかである。つまり、アドレ
スの一部を置換すれば′良いのである。
ドレスの最上位ビットを置換することによって行ってい
るが、それに限らす、他のビットに対して行っても同様
の効果が得られることは明らかである。つまり、アドレ
スの一部を置換すれば′良いのである。
発明の詳細
な説明したように本発明は−ＣＳ Ｒ，ＯＭと同しワー
ド数を持つパッチＲＡＭを設け、このパッチＲＡＭの出
力によってＣ５ＲＯＭに対するアドレスを置換すること
により、Ｃ５ＲＯＭに格納されたファームウェア命令に
不具合があったり、機能変更があった場合でも、そのＣ
５ＲＯＭ自体を交換せずにパッチを行うことができ、Ｒ
ＯＭの交換に関する費用を削滋することができるという
効果がある。
ド数を持つパッチＲＡＭを設け、このパッチＲＡＭの出
力によってＣ５ＲＯＭに対するアドレスを置換すること
により、Ｃ５ＲＯＭに格納されたファームウェア命令に
不具合があったり、機能変更があった場合でも、そのＣ
５ＲＯＭ自体を交換せずにパッチを行うことができ、Ｒ
ＯＭの交換に関する費用を削滋することができるという
効果がある。
第１図は本発明の実施例による情報処理装置の構成を示
すブロック図、第２図は第１図の制御記憶のメモリマツ
プである。 主要部分の符号の説明 １・・・・・・ＣＰＵ ２・・・・・・Ｃ５ＲＯＭ ３・・・・・・Ｃ８ＲＡＭ ４・・・・・・パッチＲＡＭ ５．６・・・・・・レジスタ ７・・・・・・セレクタ
すブロック図、第２図は第１図の制御記憶のメモリマツ
プである。 主要部分の符号の説明 １・・・・・・ＣＰＵ ２・・・・・・Ｃ５ＲＯＭ ３・・・・・・Ｃ８ＲＡＭ ４・・・・・・パッチＲＡＭ ５．６・・・・・・レジスタ ７・・・・・・セレクタ
Claims (1)
- （１）ファームウェアが予め格納されている複数の領域
を有する第１の記憶手段と、前記第１の記憶手段の複数
の領域の夫々に対応して設けられ、かつその領域が有効
か無効かを示すフラグ情報を格納する格納手段と、第２
の記憶手段と、上位装置からのアドレス情報に応じてア
クセスすべき前記第１の記憶手段の領域に対応するフラ
グ情報が無効を示したとき前記アドレス情報の一部を該
フラグ情報で置換した情報を用いて前記第２の記憶手段
へのアドレス情報を発生する手段とを有し、このアドレ
ス情報により指定される前記第２の記憶手段の記憶領域
を前記第１の記憶手段の無効領域の代わりとして使用す
るようにしたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1685389A JPH02196332A (ja) | 1989-01-26 | 1989-01-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1685389A JPH02196332A (ja) | 1989-01-26 | 1989-01-26 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02196332A true JPH02196332A (ja) | 1990-08-02 |
Family
ID=11927775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1685389A Pending JPH02196332A (ja) | 1989-01-26 | 1989-01-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02196332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4420404B4 (de) * | 1993-06-11 | 2007-12-06 | Pentax Corp. | Verfahren zum Steuern des Betriebes einer elektronisch gesteuerten Kamera |
-
1989
- 1989-01-26 JP JP1685389A patent/JPH02196332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4420404B4 (de) * | 1993-06-11 | 2007-12-06 | Pentax Corp. | Verfahren zum Steuern des Betriebes einer elektronisch gesteuerten Kamera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4426682A (en) | Fast cache flush mechanism | |
| JPH0661068B2 (ja) | 記憶再配置方法および階層化記憶システム | |
| EP0030463B1 (en) | Buffer memory control system | |
| US4827400A (en) | Segment descriptor present bit recycle and detect logic for a memory management unit | |
| JPH02196332A (ja) | 情報処理装置 | |
| JPH07281948A (ja) | メモリ制御装置 | |
| JP2001134486A (ja) | マイクロプロセッサおよび記憶装置 | |
| JPH0192851A (ja) | アドレス空間切替装置 | |
| JP4828879B2 (ja) | キャッシュシステム | |
| JP3480957B2 (ja) | メモリのプログラミング装置 | |
| JPH05189352A (ja) | Ｉ／ｏアドレス変換方式 | |
| US6219757B1 (en) | Cache flush operation for a stack-based microprocessor | |
| JPH0784886A (ja) | キャッシュメモリ制御方法およびキャッシュメモリ制御装置 | |
| JP2540959B2 (ja) | 情報処理装置 | |
| JP2003196087A (ja) | マイクロコントローラのメモリアドレッシング方法及びページマッピング装置 | |
| JP2005173817A (ja) | Ｅｐｒｏｍ内蔵マイコン | |
| JPH06180993A (ja) | メモリのプログラミング装置 | |
| JPS6329298B2 (ja) | ||
| JPH05127979A (ja) | メモリアドレス空間拡張装置 | |
| JP3071717B2 (ja) | パリティビット書き込み方式 | |
| JPH1040165A (ja) | データ読み出し方法およびリードバッファ | |
| JP2509981B2 (ja) | 仮想記憶制御装置 | |
| JPH03141444A (ja) | データ処理装置 | |
| JPH0756638B2 (ja) | メモリアドレス空間拡張装置 | |
| JPH02156352A (ja) | キャッシュメモリ |