JPH06180993A - メモリのプログラミング装置 - Google Patents
メモリのプログラミング装置Info
- Publication number
- JPH06180993A JPH06180993A JP35304092A JP35304092A JPH06180993A JP H06180993 A JPH06180993 A JP H06180993A JP 35304092 A JP35304092 A JP 35304092A JP 35304092 A JP35304092 A JP 35304092A JP H06180993 A JPH06180993 A JP H06180993A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- input
- flash memory
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
モリのプログラム装置を提供することを目的とする。 【構成】 S1にて書換えすべきデータの入力を行う。
その入力されたデータとフラッシュメモリに格納されて
いるデータの比較、変換をS2にて行う。その比較の結
果、上書きが可能と判断された場合はS4にて変換デー
タを用いて上書きを、上書きが不可能と判断された場合
はS5にてフラッシュメモリの内容を消去後、S6にて
入力されたデータを用いて書き込みを行う。
Description
みが可能なメモリのプログラミング装置に関する。
は、プログラムや音の波形、文字フォントなどのデータ
を必要に応じて記憶させるための消去・書き込み可能な
メモリが用いられている。この消去・書き込み可能なメ
モリとしては、近年、フラッシュ(一括消去型)メモリ
が特に注目されている。フラッシュメモリにデータを記
憶/消去する方法としては、例えばフラッシュEEPR
OMの場合、ホットエレクトロンの注入などによってデ
ータを書き込み、フローティングゲートからの電界放出
などによってデータを消去するものがある。また、一般
的には、書き込みは1ビットごとに可能であるが、消去
は全ビットあるいはブロック単位で行われる。このよう
なフラッシュメモリの記憶内容を変更するには、従来、
メモリ内にプログラムされている内容を一旦消去した後
に、外部より入力したデータをプログラムしていた。
ュメモリは、容易に記憶内容の消去、書き込みができ、
電源を断った後もデータの保持が可能である反面、プロ
グラミング回数に制限があるため、あまり頻繁には書き
換えが行えなかった。本発明は、上述した問題点を解決
するためになされたものであり、プログラミング回数に
制限があるメモリに新たなデータを記憶させる際、上書
きが可能である場合には、プログラミング回数に影響を
与えずにフラッシュメモリの記憶内容を変更することが
できるプログラミング装置を提供することを目的とす
る。
成するためになされたものであり、データを入力する入
力手段と、前記入力手段により入力されたデータと消去
・書き込み可能なメモリに記憶されているデータとを比
較する比較手段と、前記入力手段により入力されたデー
タを前記メモリに記憶されているデータに従って変換す
る変換手段と、前記変換手段によって変換されたデータ
を用いて前記メモリに記憶されているデータを書き換え
る書き換え手段と、前記メモリに記憶されているデータ
を消去する消去手段と、前記消去手段によってデータを
消去された前記メモリに、前記入力手段によって入力さ
れたデータを書き込む書き込み手段と、前記比較手段か
らの出力に基づいて、前記書き換え手段による書き換え
動作を行うか、前記消去手段と前記書き込み手段による
書き込み動作を行うかを判断する判断手段とを備えたメ
モリのプログラミング装置である。請求項2記載の発明
は、前記メモリはフラッシュメモリであることを特徴と
する請求項1記載のメモリのプログラミング装置であ
る。
えすべきデータの入力を行うと、比較手段が、入力され
たデータと消去・書き込み可能なメモリに記憶されてい
るデータとを比較する。この比較手段の出力に基づいて
判断手段の判断により、(1)変換手段が入力手段によ
り入力されたデータを前記メモリに記憶されているデー
タに従って変換し、この変換されたデータを用いて、書
き換え手段が前記メモリに記憶されているデータを書き
換えるか、もしくは、(2)消去手段が前記メモリに記
憶されているデータを消去した後、書き込み手段が入力
手段によって入力されたデータを前記メモリに書き込む
かのいずれかの動作が行われる。
参照して説明する。図1は本実施例によるフラッシュメ
モリのプログラミング装置の概略構成を示すブロック図
である。装置1は、明朝体やゴシック体などの文字フォ
ントを記憶させてプリンタに搭載するものである。装置
1の主体はCPU10であり、このCPU10にはアド
レスバス11を介して、フラッシュメモリ12と、RA
M13と、外部とのデータ入出力を担うI/Oユニット
14とが接続されている。フラッシュメモリ12には、
データを64Kバイト単位で消去、書き込みできる不揮
発性のフラッシュEEPROMを用いた。
図2のフローチャートを参照しながら説明する。プログ
ラミング処理が開始されると、キーボードなどからI/
Oユニット14を介してデータの入力を行う(S1)。
データの入力が完了すると、入力されたデータ(以下、
入力データ)とフラッシュメモリ12に格納されている
データ(以下、記憶データ)とをブロック単位で比較・
変換する(S2)。この比較・変換処理の詳細について
は後述する。
入力データをフラッシュメモリ12に上書きすることが
可能か否かを判断する(S3)。比較処理の結果、プロ
グラミング(書き込み)回数に影響を与えずに全ての入
力データを書き込みできる場合は、上書きが可能である
と判断され(S3にてYes)、変換処理されたデータ
を用いてフラッシュメモリ12に入力データを上書きす
る(S4、請求項記載の書き換え動作)。一方、入力デ
ータの少なくとも一部にプログラミング回数に影響を与
えるものが含まれている場合は、上書きが不可能である
と判断され(S3にてNo)、フラッシュメモリ12の
記憶データを消去した後(S5)、フラッシュメモリ1
2に入力データを書き込む(S6、請求項記載の書き込
み動作)。以上のS1乃至S6の動作により、フラッシ
ュメモリ12の記憶内容が変更される。
図3(a)のフローチャートと同図(b)のデータ変換
例を参照して説明する。なお、具体例として、旧データ
(記憶データ)はAA(H)であり、新データ(入力デ
ータ)については、A0(H)とした場合(新データ
1)と、AF(H)とした場合(新データ2)とを合わ
せて示した。同図(b)のX1 ,Y1 ,Z1 は新データ
1に、また、X2 ,Y2,Z2 は新データ2にそれぞれ
関わるものである。
始されると、まず、フラッシュメモリ12に記憶されて
いる旧データと入力された新データとの排他的論理和を
取り、それをXとする(S11)。Xでは新データで変
更されたビットだけが1となっている。次に、新データ
と前記Xとの論理積をとり、それをYとする(S1
2)。Yでは、旧データから新データへの変更によって
0から1にシフトされるビットのみが1となっている。
このYが、00(H)である場合に、プログラミング回
数に影響を与えない書き換え処理が可能となる。図3に
示した例では、新データ1はプログラミング回数に影響
を与えないが、新データ2は影響を与える。
ータへの変更によってシフトされるビットのみを0と
し、これをRAMに格納していく(S13)。以上のS
11乃至S13による比較・変換処理を全ての入力デー
タに対して行った後、上記図2のフローチャートへリタ
ーンする。
り、プログラミング回数に制限があるために、あまり頻
繁には書き換えが行えなかったが、本実施例の装置で
は、プログラミング回数に影響を与えるか否かをデータ
毎に判断し、プログラミング回数に影響を与えずに変更
することが可能な場合には、上書きして記憶内容を変更
するので、プログラミングの制限回数に至るのを遅延で
き、フラッシュメモリの寿命が延長される。
が、上記に限られるものではなく、様々な変形が可能で
ある。例えば、図1に示した例において、必要に応じて
CPUやRAMを追加したり、フラッシュメモリ12を
EEPROMではなく他のメモリに置き換えた構成であ
ってもよく、さらには、装置の用途や使用環境に応じて
他の部品を備えてもよい。また、上記実施例では、図2
のフローチャートに示したように、入力データを比較・
変換処理した後に上書き(書き換え)するか、書き込み
するかを判断したが、比較処理した直後に判断し、上書
き(書き換え)できる場合のみ、変換処理を行うように
してもよい。なお、装置としてはプリンタに搭載される
ものを例示したが、本発明はワードプロセッサやゲーム
機、電子楽器など、消去・書き込み可能なメモリを用い
る機器に広く適用でき、入力もしくは記憶されるデータ
についても上記文字フォントと同様に、制御プログラム
や音波などの種々のデータが対象となる。
き込み可能なメモリのプログラミング装置によれば、書
き換えするために入力されたデータをメモリに記憶され
ているデータと比較し、上書き可能な場合は、消去を行
なわずに、入力データを変換して記憶データを書き換え
るので、書き込み回数に影響を与えずに記憶内容を変更
することが可能となる。これにより、プログラミングの
制限回数に至るのを遅延でき、メモリの寿命が延長さ
れ、さらには、この装置を搭載する機器の稼働及び維持
コストを低減することができる。
ログラミング装置の概略構成を示すブロック図である。
作を示すフローチャートである。
ータ比較・変換処理の詳細を示す図であり、同図(a)
はフローチャート、同図(b)はデータの比較及び変換
例である。
Claims (2)
- 【請求項1】 データを入力する入力手段と、 前記入力手段により入力されたデータと消去・書き込み
可能なメモリに記憶されているデータとを比較する比較
手段と、 前記入力手段により入力されたデータを前記メモリに記
憶されているデータに従って変換する変換手段と、 前記変換手段によって変換されたデータを用いて前記メ
モリに記憶されているデータを書き換える書き換え手段
と、 前記メモリに記憶されているデータを消去する消去手段
と、 前記消去手段によってデータを消去された前記メモリ
に、前記入力手段によって入力されたデータを書き込む
書き込み手段と、 前記比較手段からの出力に基づいて、前記書き換え手段
による書き換え動作を行うか、前記消去手段と前記書き
込み手段による書き込み動作を行うかを判断する判断手
段とを備えたことを特徴とするメモリのプログラミング
装置。 - 【請求項2】 前記メモリはフラッシュメモリであるこ
とを特徴とする請求項1記載のメモリのプログラミング
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35304092A JP3123274B2 (ja) | 1992-12-11 | 1992-12-11 | メモリのプログラミング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35304092A JP3123274B2 (ja) | 1992-12-11 | 1992-12-11 | メモリのプログラミング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06180993A true JPH06180993A (ja) | 1994-06-28 |
JP3123274B2 JP3123274B2 (ja) | 2001-01-09 |
Family
ID=18428165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35304092A Expired - Fee Related JP3123274B2 (ja) | 1992-12-11 | 1992-12-11 | メモリのプログラミング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3123274B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08221994A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | 電気的に消去および書込み可能な不揮発性半導体メモリ |
WO2001061503A1 (en) * | 2000-02-16 | 2001-08-23 | Fujitsu Limited | Nonvolatile memory |
JP2006114042A (ja) * | 2004-10-12 | 2006-04-27 | Samsung Electronics Co Ltd | 不揮発性メモリ装置及びそれの高速プログラム方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4209439B2 (ja) | 2004-02-25 | 2009-01-14 | パナソニック株式会社 | 画像処理装置、画像処理システム、画像処理方法、画像処理プログラムおよび集積回路装置 |
-
1992
- 1992-12-11 JP JP35304092A patent/JP3123274B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08221994A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | 電気的に消去および書込み可能な不揮発性半導体メモリ |
WO2001061503A1 (en) * | 2000-02-16 | 2001-08-23 | Fujitsu Limited | Nonvolatile memory |
JP2006114042A (ja) * | 2004-10-12 | 2006-04-27 | Samsung Electronics Co Ltd | 不揮発性メモリ装置及びそれの高速プログラム方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3123274B2 (ja) | 2001-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5829013A (en) | Memory manager to allow non-volatile memory to be used to supplement main memory | |
JP3692313B2 (ja) | 不揮発性メモリの制御方法 | |
US7363421B2 (en) | Optimizing write/erase operations in memory devices | |
US5787484A (en) | System and method which compares data preread from memory cells to data to be written to the cells | |
US7330995B2 (en) | Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process | |
KR100526879B1 (ko) | 플래쉬 파일 시스템 | |
US5715423A (en) | Memory device with an internal data transfer circuit | |
US7373452B2 (en) | Controller for controlling nonvolatile memory | |
JPH11297078A (ja) | フラッシュメモリアレイのアクセス方法及びその装置 | |
KR970702561A (ko) | 플래시형 코어를 갖는 소거/기록 가능 롬 어레이(eeprom array with flash-like core) | |
KR20060124598A (ko) | 기억 장치 | |
EP0845786A2 (en) | Microcomputer comprising flash EEPROM | |
US6493807B1 (en) | Updating flash blocks | |
JP3123274B2 (ja) | メモリのプログラミング装置 | |
JP2003058417A (ja) | 記憶装置 | |
JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
US5764586A (en) | Intermediate size non-volatile electrically alterable semiconductor memory device | |
CN108538332A (zh) | 与非门闪存的读取方法 | |
JP3552490B2 (ja) | フラッシュ型メモリを備えた記憶装置,フラッシュ型メモリの管理方法 | |
US20190115080A1 (en) | Method for rewriting data in nonvolatile memory and semiconductor device | |
JPH06162786A (ja) | フラッシュメモリを用いた情報処理装置 | |
US20030120890A1 (en) | Method for memory addressing in micro controller and device using the same | |
JPH0784886A (ja) | キャッシュメモリ制御方法およびキャッシュメモリ制御装置 | |
JPH06175917A (ja) | フラッシュメモリ | |
JPH06119238A (ja) | 主記憶制御方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |