JPH02195428A - プロセサのサイクルタイム制御回路 - Google Patents
プロセサのサイクルタイム制御回路Info
- Publication number
- JPH02195428A JPH02195428A JP1458789A JP1458789A JPH02195428A JP H02195428 A JPH02195428 A JP H02195428A JP 1458789 A JP1458789 A JP 1458789A JP 1458789 A JP1458789 A JP 1458789A JP H02195428 A JPH02195428 A JP H02195428A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- signal
- wait
- signal line
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009191 jumping Effects 0.000 abstract 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
C竜業上の利用分野)
本発明はプロセサの制御装置に関し、#にプロセサのサ
イクルタイムの制御に関す為。
イクルタイムの制御に関す為。
(従来の技術)
従来、この種の制匈装喧に使用されるプロセサのサイク
ルタイムは、マイクロ命令に依存せずに一定であった。
ルタイムは、マイクロ命令に依存せずに一定であった。
(発明が解決しようとする課題)
上述し念従来のflIIJ仰装蓋などだ使用されるプロ
セサのサイクルタイムにおいては、プロセサ部より出力
され為次マイクロ命令のアドレスが動作クロックの立上
りから安定するまでの経過時間によって決定される。こ
の安定時間は、マイクロ命令がジャンプ命令か、あるい
はそれ以外の命令かによって大きく異なる。
セサのサイクルタイムにおいては、プロセサ部より出力
され為次マイクロ命令のアドレスが動作クロックの立上
りから安定するまでの経過時間によって決定される。こ
の安定時間は、マイクロ命令がジャンプ命令か、あるい
はそれ以外の命令かによって大きく異なる。
このなめ、プロセサのサイくクルタイムを一定値に決定
する場合、ジャンプ命令時のマイクロ命令アドレスの安
定時間の最大値から、プロセサのサイクルタイムを決定
すること((なる。この場合。
する場合、ジャンプ命令時のマイクロ命令アドレスの安
定時間の最大値から、プロセサのサイクルタイムを決定
すること((なる。この場合。
ジャンプ命令以外のマイクロ命令にとっては、サイクル
タイムが大きすぎ、プロセサの性能が低下するという欠
点がある。
タイムが大きすぎ、プロセサの性能が低下するという欠
点がある。
本発明の目的は、プロセサ部からマイクロ命令アドレス
ジャンプ信号を送出できるようにしておき、この信号か
らWA I T信号を生成してプロセサを一定時間だけ
待たせ、プロセサのサイクルタイムを延ばすことによっ
て上記欠点を除去し、プロセサの性能が低下することの
ないように構成したプロセサのサイクルタイム制御回路
を提供することにある。
ジャンプ信号を送出できるようにしておき、この信号か
らWA I T信号を生成してプロセサを一定時間だけ
待たせ、プロセサのサイクルタイムを延ばすことによっ
て上記欠点を除去し、プロセサの性能が低下することの
ないように構成したプロセサのサイクルタイム制御回路
を提供することにある。
(課題を解決するための手段)
本発明によるプロセサのサイクルタイム制御回路は、プ
ロセサ七、WAIT信号作成手段と、プロセサWA I
T手段とを具備して構成したものである。
ロセサ七、WAIT信号作成手段と、プロセサWA I
T手段とを具備して構成したものである。
プロセサは現命令がジャンプ命令であるか、あるいは次
サイクルより割込み処理を行う命令であるかを示すマイ
クロ命令アドレスジャンプ信号を出力することのできる
ものである。
サイクルより割込み処理を行う命令であるかを示すマイ
クロ命令アドレスジャンプ信号を出力することのできる
ものである。
WA I T信号作成手段は、マイクロ命令アドレスジ
ャンプ信号のセット時にプロセサを一定時間だけ待たせ
るためのものである。
ャンプ信号のセット時にプロセサを一定時間だけ待たせ
るためのものである。
プロセサWA I T手段は、 WA I T信号作成
手段によって作成されたWA I T信号によりプロセ
サのサイクルタイムを引延ばすためのものである。
手段によって作成されたWA I T信号によりプロセ
サのサイクルタイムを引延ばすためのものである。
(実施例)
次だ1本発明について図面を参照して説明する。
第1図は1本発明によるプロセサのサイクルタイム制御
回路の一実施例を示すブロック図である。
回路の一実施例を示すブロック図である。
第1図において、1は基本プロセサクロック信号線、2
はWA I T信号線、3はプロセサWAIT手段、4
はプロセサクロック信号線、Sはプロセサ、6はマイク
ロ命令アドレスジャンプ信号線。
はWA I T信号線、3はプロセサWAIT手段、4
はプロセサクロック信号線、Sはプロセサ、6はマイク
ロ命令アドレスジャンプ信号線。
フはWA I T信号作成手段、8は次マイクロ命令ア
ドレス信号線、9はプロセサマイクロ命令信号線、10
はマイクロ命令格納メモリである。
ドレス信号線、9はプロセサマイクロ命令信号線、10
はマイクロ命令格納メモリである。
ジャンプ命令以外のマイクロ命令の場合、信号線B上の
次マイクロ命令アドレスの値が確定するのが速いので、
プロセサ5はプロセササイクルを短時間にすることが可
能である。本発明では、この時間をプロセサの基本サイ
クルとする。
次マイクロ命令アドレスの値が確定するのが速いので、
プロセサ5はプロセササイクルを短時間にすることが可
能である。本発明では、この時間をプロセサの基本サイ
クルとする。
しかし、ジャンプ命令の場合には信号線8上の次マイク
ロ命令アドレスの値が確定するのが遅いので、プロセサ
Sの基本サイクルではマイクロ命令を実行することが不
可能である。
ロ命令アドレスの値が確定するのが遅いので、プロセサ
Sの基本サイクルではマイクロ命令を実行することが不
可能である。
よって、本発明では第1図に示すように、信号線6上の
マイクロ命令アドレスジャンプ信号がセットされると、
WA I T(l!1号作成手段)では信号線4上のプ
ロセサクロックを引延ばすためのWAIT信号を生成し
、信号線2上に送出する。プロセサWA I T手段3
では、信号線1上の基本クロックと信号線2上のWA
I T信号とからプロセサクロックを作成し、信号線4
上だ送出する。プロセササイクルを基本サイクルの2倍
にすることにより、ジャンプ命令などのマイクロ命令を
実行することができる。
マイクロ命令アドレスジャンプ信号がセットされると、
WA I T(l!1号作成手段)では信号線4上のプ
ロセサクロックを引延ばすためのWAIT信号を生成し
、信号線2上に送出する。プロセサWA I T手段3
では、信号線1上の基本クロックと信号線2上のWA
I T信号とからプロセサクロックを作成し、信号線4
上だ送出する。プロセササイクルを基本サイクルの2倍
にすることにより、ジャンプ命令などのマイクロ命令を
実行することができる。
第2図は、号1図に示すプロ雪すのサイクルタイム制御
回路だおける各部信号波形を示すタイムチャートでちる
。
回路だおける各部信号波形を示すタイムチャートでちる
。
第2図においては、信号線1上の基本クロック、信号線
4上のプロセサクロック、信号線6上のマイクロ命令ア
ドレスジャンプ信号、ならびに信号線2上のWA I
T信号を示している。
4上のプロセサクロック、信号線6上のマイクロ命令ア
ドレスジャンプ信号、ならびに信号線2上のWA I
T信号を示している。
ジャンプ命令が実行されるときには、WA I T信号
とマイクロ命令アドレスジャンプ信号とが送出され、信
号線4上のプロセサクロックの周期が2倍てなる。
とマイクロ命令アドレスジャンプ信号とが送出され、信
号線4上のプロセサクロックの周期が2倍てなる。
(発明の効果)
以上説明しなように本発明は、プロセサ部からマイクロ
命令アドレスジャンプ信号を送出できるようにしておき
、この信号からWA I T信号を生成してプロセサを
一定時間だけ待たせ、プロセサのサイクルタイムを延ば
すことによって、ジャンプ命令などのように次マイクロ
命令アドレスの値が安定するのに時間のかかる命令のと
きには、プロセサのサイクルタイムを延ばすことができ
るという効果がある。
命令アドレスジャンプ信号を送出できるようにしておき
、この信号からWA I T信号を生成してプロセサを
一定時間だけ待たせ、プロセサのサイクルタイムを延ば
すことによって、ジャンプ命令などのように次マイクロ
命令アドレスの値が安定するのに時間のかかる命令のと
きには、プロセサのサイクルタイムを延ばすことができ
るという効果がある。
よって、基本となるプロセサのサイクルタイムはジャン
プ命令以外のマイクロ命令によって決定できるので、実
行時間がかなり短縮でき、プロセサの動作を高速化でき
るという効果がある。
プ命令以外のマイクロ命令によって決定できるので、実
行時間がかなり短縮でき、プロセサの動作を高速化でき
るという効果がある。
第1図は1本発明によるプロセサのサイクルタイム制御
回路の一実施例を示すブロック図である。 第2図は、第1図に示すプロ七すのサイクルタイム制御
回路の各部信号波形を示すタイムチャートである。 3・−−プロセサWA I T手段 5・−拳プロセサ 7・・・WA I T信号作成手段 10・・・マイクロ命令格納メモリ
回路の一実施例を示すブロック図である。 第2図は、第1図に示すプロ七すのサイクルタイム制御
回路の各部信号波形を示すタイムチャートである。 3・−−プロセサWA I T手段 5・−拳プロセサ 7・・・WA I T信号作成手段 10・・・マイクロ命令格納メモリ
Claims (1)
- 現命令がジャンプ命令であるか、あるいは次サイクルよ
り割込み処理を行う命令であるかを示すマイクロ命令ア
ドレスジャンプ信号を出力することのできるプロセサと
、前記マイクロ命令アドレスジャンプ信号のセット時に
前記プロセサを一定時間だけ待たせるためのWAIT信
号作成手段と、前記WAIT信号作成手段によつて作成
されたWAIT信号により前記プロセサのサイクルタイ
ムを引延ばすためのプロセサWAIT手段とを具備して
構成したことを特徴とするプロセサのサイクルタイム制
御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1458789A JPH02195428A (ja) | 1989-01-24 | 1989-01-24 | プロセサのサイクルタイム制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1458789A JPH02195428A (ja) | 1989-01-24 | 1989-01-24 | プロセサのサイクルタイム制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02195428A true JPH02195428A (ja) | 1990-08-02 |
Family
ID=11865299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1458789A Pending JPH02195428A (ja) | 1989-01-24 | 1989-01-24 | プロセサのサイクルタイム制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02195428A (ja) |
-
1989
- 1989-01-24 JP JP1458789A patent/JPH02195428A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02195428A (ja) | プロセサのサイクルタイム制御回路 | |
JP2998299B2 (ja) | プロセッサ制御装置 | |
JPH0573296A (ja) | マイクロコンピユータ | |
JPS61282946A (ja) | プログラマプルコントロ−ラ | |
EP0332849B1 (en) | Sequence controller for controlling next operating state with a short delay | |
JP2705359B2 (ja) | トレース回路 | |
JPH04255028A (ja) | マイクロプロセッサ | |
JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
JP3367949B2 (ja) | 画像データ処理装置 | |
JPS6283678A (ja) | 試験パタ−ン発生器 | |
JP2675226B2 (ja) | タイミング調整方法 | |
JPS61241843A (ja) | 情報処理装置 | |
JPH04275603A (ja) | プログラマブル・コントローラ | |
JPH0381845A (ja) | マイクロプロセッサ回路 | |
JPS6133721Y2 (ja) | ||
JPH047739A (ja) | 命令実行時間制御方式 | |
JPH02103643A (ja) | デバッグ用割込発生回路 | |
JPH05334098A (ja) | 割込み制御方法及び割込み制御装置 | |
JPH0724026B2 (ja) | マイクロプロセツサの割り込み処理装置 | |
JPH0553842A (ja) | マイクロコンピユータ | |
JPS6224325A (ja) | 演算処理装置 | |
JPS6362037A (ja) | マイクロプログラム制御装置 | |
JPS61131039A (ja) | マイクロプログラム制御装置 | |
JPS63188232A (ja) | マイクロプログラム制御装置 | |
JPH02130633A (ja) | プログラムのオンライン編集方法 |