JPH02195428A - プロセサのサイクルタイム制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ竜業上の利用分野） 本発明はプロセサの制御装置に関し、＃にプロセサのサ
イクルタイムの制御に関す為。

（従来の技術） 従来、この種の制匈装喧に使用されるプロセサのサイク
ルタイムは、マイクロ命令に依存せずに一定であった。

（発明が解決しようとする課題） 上述し念従来のｆｌＩＩＪ仰装蓋などだ使用されるプロ
セサのサイクルタイムにおいては、プロセサ部より出力
され為次マイクロ命令のアドレスが動作クロックの立上
りから安定するまでの経過時間によって決定される。こ
の安定時間は、マイクロ命令がジャンプ命令か、あるい
はそれ以外の命令かによって大きく異なる。

このなめ、プロセサのサイくクルタイムを一定値に決定
する場合、ジャンプ命令時のマイクロ命令アドレスの安
定時間の最大値から、プロセサのサイクルタイムを決定
すること（（なる。この場合。

ジャンプ命令以外のマイクロ命令にとっては、サイクル
タイムが大きすぎ、プロセサの性能が低下するという欠
点がある。

本発明の目的は、プロセサ部からマイクロ命令アドレス
ジャンプ信号を送出できるようにしておき、この信号か
らＷＡ　Ｉ　Ｔ信号を生成してプロセサを一定時間だけ
待たせ、プロセサのサイクルタイムを延ばすことによっ
て上記欠点を除去し、プロセサの性能が低下することの
ないように構成したプロセサのサイクルタイム制御回路
を提供することにある。

（課題を解決するための手段） 本発明によるプロセサのサイクルタイム制御回路は、プ
ロセサ七、ＷＡＩＴ信号作成手段と、プロセサＷＡ　Ｉ
　Ｔ手段とを具備して構成したものである。

プロセサは現命令がジャンプ命令であるか、あるいは次
サイクルより割込み処理を行う命令であるかを示すマイ
クロ命令アドレスジャンプ信号を出力することのできる
ものである。

ＷＡ　Ｉ　Ｔ信号作成手段は、マイクロ命令アドレスジ
ャンプ信号のセット時にプロセサを一定時間だけ待たせ
るためのものである。

プロセサＷＡ　Ｉ　Ｔ手段は、　ＷＡ　Ｉ　Ｔ信号作成
手段によって作成されたＷＡ　Ｉ　Ｔ信号によりプロセ
サのサイクルタイムを引延ばすためのものである。

（実施例） 次だ１本発明について図面を参照して説明する。

第１図は１本発明によるプロセサのサイクルタイム制御
回路の一実施例を示すブロック図である。

第１図において、１は基本プロセサクロック信号線、２
はＷＡ　Ｉ　Ｔ信号線、３はプロセサＷＡＩＴ手段、４
はプロセサクロック信号線、Ｓはプロセサ、６はマイク
ロ命令アドレスジャンプ信号線。

フはＷＡ　Ｉ　Ｔ信号作成手段、８は次マイクロ命令ア
ドレス信号線、９はプロセサマイクロ命令信号線、１０
はマイクロ命令格納メモリである。

ジャンプ命令以外のマイクロ命令の場合、信号線Ｂ上の
次マイクロ命令アドレスの値が確定するのが速いので、
プロセサ５はプロセササイクルを短時間にすることが可
能である。本発明では、この時間をプロセサの基本サイ
クルとする。

しかし、ジャンプ命令の場合には信号線８上の次マイク
ロ命令アドレスの値が確定するのが遅いので、プロセサ
Ｓの基本サイクルではマイクロ命令を実行することが不
可能である。

よって、本発明では第１図に示すように、信号線６上の
マイクロ命令アドレスジャンプ信号がセットされると、
ＷＡ　Ｉ　Ｔ（ｌ！１号作成手段）では信号線４上のプ
ロセサクロックを引延ばすためのＷＡＩＴ信号を生成し
、信号線２上に送出する。プロセサＷＡ　Ｉ　Ｔ手段３
では、信号線１上の基本クロックと信号線２上のＷＡ　
Ｉ　Ｔ信号とからプロセサクロックを作成し、信号線４
上だ送出する。プロセササイクルを基本サイクルの２倍
にすることにより、ジャンプ命令などのマイクロ命令を
実行することができる。

第２図は、号１図に示すプロ雪すのサイクルタイム制御
回路だおける各部信号波形を示すタイムチャートでちる
。

第２図においては、信号線１上の基本クロック、信号線
４上のプロセサクロック、信号線６上のマイクロ命令ア
ドレスジャンプ信号、ならびに信号線２上のＷＡ　Ｉ　
Ｔ信号を示している。

ジャンプ命令が実行されるときには、ＷＡ　Ｉ　Ｔ信号
とマイクロ命令アドレスジャンプ信号とが送出され、信
号線４上のプロセサクロックの周期が２倍てなる。

（発明の効果） 以上説明しなように本発明は、プロセサ部からマイクロ
命令アドレスジャンプ信号を送出できるようにしておき
、この信号からＷＡ　Ｉ　Ｔ信号を生成してプロセサを
一定時間だけ待たせ、プロセサのサイクルタイムを延ば
すことによって、ジャンプ命令などのように次マイクロ
命令アドレスの値が安定するのに時間のかかる命令のと
きには、プロセサのサイクルタイムを延ばすことができ
るという効果がある。

よって、基本となるプロセサのサイクルタイムはジャン
プ命令以外のマイクロ命令によって決定できるので、実
行時間がかなり短縮でき、プロセサの動作を高速化でき
るという効果がある。

【図面の簡単な説明】

第１図は１本発明によるプロセサのサイクルタイム制御
回路の一実施例を示すブロック図である。 第２図は、第１図に示すプロ七すのサイクルタイム制御
回路の各部信号波形を示すタイムチャートである。 ３・−−プロセサＷＡ　Ｉ　Ｔ手段 ５・−拳プロセサ ７・・・ＷＡ　Ｉ　Ｔ信号作成手段 １０・・・マイクロ命令格納メモリ

Claims (1)

【特許請求の範囲】
1. 現命令がジャンプ命令であるか、あるいは次サイクルよ
   り割込み処理を行う命令であるかを示すマイクロ命令ア
   ドレスジャンプ信号を出力することのできるプロセサと
   、前記マイクロ命令アドレスジャンプ信号のセット時に
   前記プロセサを一定時間だけ待たせるためのＷＡＩＴ信
   号作成手段と、前記ＷＡＩＴ信号作成手段によつて作成
   されたＷＡＩＴ信号により前記プロセサのサイクルタイ
   ムを引延ばすためのプロセサＷＡＩＴ手段とを具備して
   構成したことを特徴とするプロセサのサイクルタイム制
   御回路。