JPH02178992A - 厚膜回路基板の製造方法 - Google Patents

厚膜回路基板の製造方法

Info

Publication number
JPH02178992A
JPH02178992A JP33333188A JP33333188A JPH02178992A JP H02178992 A JPH02178992 A JP H02178992A JP 33333188 A JP33333188 A JP 33333188A JP 33333188 A JP33333188 A JP 33333188A JP H02178992 A JPH02178992 A JP H02178992A
Authority
JP
Japan
Prior art keywords
thick film
copper conductor
electronic component
solder
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33333188A
Other languages
English (en)
Inventor
Osamu Asai
修 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33333188A priority Critical patent/JPH02178992A/ja
Publication of JPH02178992A publication Critical patent/JPH02178992A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器に使用される厚膜回路基板の電子部
品接着用半田と厚膜銅導体酸化防止用半田とを同時形成
を有する厚膜回路基板の製造方法に関するものである。
従来の技術 近年、アルミナ基板上に厚膜印刷法を用いて、導体や抵
抗体を形成し、かつ電子部品もその基板上に搭載をして
モジュール化することで、小型化および高密度実装がな
されている。
以下、図面を参照しながら、従来の厚膜囲路基板の一例
について説明する。
第2図は、従来の厚膜回路基板の断面図を示すものであ
る。第2図において、1はアルミナ基板、2は銅導体、
3は絶縁体、4′は半田、6は電子部品である。すなわ
ち、従来の厚膜回路基板では、アルミナ基板1上に銅導
体2は形成され、電子部品5を搭載する箇所の銅導体2
上に半田4の塗布を行い電子部品5を搭載したのち、リ
フロー等によシ半田4は固着され銅導体2と電子部品5
が接続される。
発明が解決しようとする課題 ところが、」二記の様な構成では、アルミナ基板1上に
形成された銅導体2の半田4が塗布されていない部分の
銅導体2は、リフロー等の熱により銅導体2の表面が酸
化されることにより、半田4114れ性や信頼性に犬き
寿障害となるという課題があった。
本発明はこの様な従来の課題の解決に大きく貢献できる
ものであシ、半田濡れ性や信頼性の良い厚膜回路基板の
製造方法を提供するものである。
31\−ノ 課題を解決するための手段 本発明の厚膜回路基板の製造方法は、アルミナ基板上の
厚膜銅導体に形成された電子部品接着用半田と厚膜銅導
体酸化防止用半田とを同時形成されることを備えたもの
である。
作  用 本発明の厚膜回路基板の製造方法は、アルミナ基板上に
形成された銅導体の全電極部分にクリーム半田を印刷形
成するものであるから、リフロー等による熱の影響によ
る銅導体の酸化は防止されることにより、後工程による
電子部品の半田付けは、半田濡れ性や信頼性の高いもの
が得られる。
実施例 以下、本発明の一実施例の厚膜回路基板の製造方法を図
面を参照して説明する。
第1図は本発明の断面図である。第1図に示す様に、ア
ルミナ基板1上に形成された銅導体2上には、電子部品
5が搭載される導体と搭載されない導体にも最初に半田
5にて印刷をし、その次に電子部品6を搭載しりフロー
等によシ半田5が固着される。すなわち、電子部品が搭
載されない導体5にも半田4でコートされるのでリフロ
ー等の熱の影響による銅導体5の酸化は防止されること
になり、後工程時による電子部品5の半田側けは、半田
濡れ性の良い厚膜回路基板が得られる。
発明の効果 以」二の様に本発明の厚膜回路基板の製造方法は、アル
ミナ基板上に形成される厚膜銅導体上にあらかじめ電子
部品接着用と厚膜銅導体酸化防止用半田とを同時形成す
ることにより、リフロー等の影響による銅導体酸化は防
止されることにより後工程時による半田付は作業は半田
濡れ性の良い厚膜回路基板が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例における厚膜回路基板の断面
図、第2図は従来の厚膜回路基板の断面図である。 1・・・・・・アルミナ基板、2・・・・・銅導体、3
・・・・−・絶縁体、4,4′・・・・・・半田、S・
・・・電子部品。

Claims (1)

    【特許請求の範囲】
  1. アルミナ基板上の厚膜銅導体に形成された電子部品接着
    用半田と厚膜銅導体酸化防止用半田とを同時形成してな
    ることを特徴とした厚膜回路基板の製造方法。
JP33333188A 1988-12-29 1988-12-29 厚膜回路基板の製造方法 Pending JPH02178992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33333188A JPH02178992A (ja) 1988-12-29 1988-12-29 厚膜回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33333188A JPH02178992A (ja) 1988-12-29 1988-12-29 厚膜回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH02178992A true JPH02178992A (ja) 1990-07-11

Family

ID=18264918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33333188A Pending JPH02178992A (ja) 1988-12-29 1988-12-29 厚膜回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02178992A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906710B1 (ko) * 2008-01-24 2009-07-07 대덕전자 주식회사 칩 표면 실장을 위한 동박 패드 구조 및 가공 방법
JP2011014620A (ja) * 2009-06-30 2011-01-20 Yazaki Corp メタルコア基板の製造方法
US8080731B2 (en) * 2007-06-15 2011-12-20 The Boeing Company Restrained solar collector and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080731B2 (en) * 2007-06-15 2011-12-20 The Boeing Company Restrained solar collector and method
KR100906710B1 (ko) * 2008-01-24 2009-07-07 대덕전자 주식회사 칩 표면 실장을 위한 동박 패드 구조 및 가공 방법
JP2011014620A (ja) * 2009-06-30 2011-01-20 Yazaki Corp メタルコア基板の製造方法

Similar Documents

Publication Publication Date Title
EP0947125B1 (en) Method of making a printed circuit board having a tin/lead coating
JPH02178992A (ja) 厚膜回路基板の製造方法
JP2646688B2 (ja) 電子部品の半田付け方法
JP3275413B2 (ja) リードフレームおよびその製造方法
JP2554694Y2 (ja) プリント基板
JPH04336490A (ja) リフローハンダの形成方法
JP3051132B2 (ja) 電子部品の実装方法
JPS5853890A (ja) 電子部品のはんだ付け方法
JPS63283051A (ja) 混成集積回路装置用基板
JP2917537B2 (ja) 表面実装用icパッケージの実装方法
JPH0621604A (ja) チップ電子部品表面実装回路基板装置
JPH0629654A (ja) 電子装置
JPH01238091A (ja) プリント基板
JPH04147692A (ja) プリント基板
JPH0382096A (ja) ハンダ付方法
JPH09135070A (ja) プリント基板
JPH09326545A (ja) 表面実装部品を実装したプリント配線板、プリント配線基板およびチップ型表面実装部品
JPH03255691A (ja) プリント配線板
JPH04154190A (ja) チップ部品の実装方法
JPH066092A (ja) 部品実装方法
JPH066022A (ja) 部品実装方法
JPH04269894A (ja) プリント回路基板への面実装部品の半田付け方法
JPH0382095A (ja) 半導体icの接続方法
JPH06334064A (ja) リードレス面実装型ハイブリッドic
JPH05167240A (ja) 表面実装型微細ピッチ端子部品のプリント板実装法