JPH0668725B2 - データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は一般にデータ処理システムに関し、特にデー
タ処理システムにおける実行下でプログラムに変化を生
じ得る事象に関する。

（従来の技術） 最新の高性能データ処理システムにおいては、複数の作
業を同時に実行可能とするのに充分な処理能力を備えて
いる。作業を同時発生しないと、データ処理システムの
資源の利用効率が低下する。一般に、データ処理システ
ムの資源をスケジュール設定し、一組のシステムユーザ
間にプログラムの実行を割り当てるのに、制御プログラ
ムが必要である。この制御プログラムは、（データ処理
装置等）資源の状態またはパラメータをセーブすること
によってプログラムの実行を中断し、別のプログラムを
資源で利用可能とし、資源の状態またはパラメータを復
元した後、中断プログラムの実行を継続する能力を備え
ている。このようにして、資源は複数のシステムユーザ
及び／又はプログラムに対し多重化可能となる。つまり
制御プログラムは、資源利用の潜在候補者間でシステム
資源の公正な配分を行うことによって、データ処理シス
テムの稼働をできるだけ高いレベルに一貫して維持する
役割を果している。

現プログラムに応答した作業が実行されている間に、制
御プログラムの認知外で生じる事象に応答して、実行作
業の割込が必要になることがある。このため、外部の作
業が資源を必要としているということが、現在実行中の
プログラムに知らされねばならない。現在使用中の資源
を必要とする外部事象の例としては、入／出力（Ｉ／
Ｏ）要求の完了、別のプログラムから発生された割込
（例えばプログラム信号）、キーボードあるいはプログ
ラムに非同期事象を知らせるためシステムユーザ又は制
御プログラム自体から信号を入力するためのその他の装
置（例えば満了タイマ）による端末ユーザ発生のプログ
ラム割込がある。これらの事象は一般に、ＡＳＴ（非同
期システムトラップ）事象と呼ばれている。事実、制御
プログラムは該当プログラムの文脈内で制御プログラム
自体の一部を実行するのに、実行中のプログラムに割り
込む必要を生じることがある（例えば、内部バッファか
らプログラムバッファへのデータ群転送のＩ／Ｏ完了通
知）。しかし、ある一定時点でのプログラム割込は適切
でなく、重要なデータを危険にさらす可能性がある。

関連のデータ処理システムでは、プログラム割込に必要
な能力が制御プログラム自体によって担われている。し
かし、プログラム割込の制御プログラムによる実施は処
理能力利用の点で高いオーバヘッドコストを必要とし、
更に一部の事象が連続的にモニターされねばならないこ
とを必要とする。モニター事象が検出される度に、制御
プログラムは関連の条件をテストし、割込プログラムを
実行するのに現在実行中のプログラムが割り込まれるべ
きかを判定しなければならない。また、現在実行中のプ
ログラムは、それが現時点で割込不能なことを制御プロ
グラムに通知可能でなければならない。更に、プログラ
ムの割込あるいは割込の試みが頻繁だと、許容し得ない
量の処理能力が制御プログラムで使われてしまう。

（発明が解決しようとする課題） 従って、非特権プログラムに直接利用可能で、しかもソ
フトウェアプログラムでの実施におけるような非効率を
含まないプログラム割込制御装置及び方法の必要が痛感
されている。

本発明の目的は、改良データ処理装置を提供することに
ある。

本発明の一特徴は、現在実行中のプログラムの割込制御
が改善されたデータ処理システムを提供することにあ
る。

本発明の別の特徴は、特定のモードで割込状態が可能に
なるとき、及び特定のモードで割込状態が存在するとき
を指示する機構を提供することにある。

本発明の更に別の特徴は、割込可能機構及び割込存在機
構をモニターし、両状態が一致したときに割込信号を発
生することにある。

本発明の他の別の特徴は、現プロセッサモードプログラ
ムによるプログラム割込の可能及び不能を制御する非特
権命令を与えることにある。

（課題を解決するための手段） 上記及びその他の特徴は、本発明によれば、プログラム
の割込シーケンスを制御する２つのレジスタ、つまり非
同期トラップエネーブルレジスタ（ＡＳＴＥＮ）と非同
期トラップサマリレジスタ（ＡＳＴＳＲ）を備えたデー
タ処理装置を提供することによって達成される。ＡＳＴ
ＥＮレジスタは、非同期プログラム割込が実行モードの
種別、例えば特権命令つまり核モードと非特権命令つま
りユーザモード、に関して可能となるかどうかを制御す
るビットを含む。ＡＳＴＳＲレジスタは、非同期割込が
関連の実行モードについて未処理かどうかを表すビット
を含む。ＡＳＴＳＲレジスタ内の未処理ビットは前記プ
ログラムによって入力され、割込の発生するモードに関
連した特定のレジスタビットが、割込の実行時にクリア
される。ＡＳＴＥＮ及びＡＳＴＳＲ両レジスタが、現プ
ロセッサモード及び現プロセッサ割込優先順位レベルと
共にモニターされ、割込が発生可能な時点を判定する。
ＡＳＴＥＮレジスタのエネーブルモードを制御するた
め、非特権命令が与えられる。

本発明の前記及びその他の特徴は、図面に沿って以下の
説明を読み進むことによって理解されよう。

（実施例） 次に第１Ａ及び１Ｂ図を参照すると、本発明を使用可能
な２つの例示データ処理システムの構成が示してある。
第１Ａ図において、中央処理装置（＃１）１１はシステ
ムバス１９に接続されている。他の中央処理装置（例え
ば＃Ｎ）１２も、システムに接続可能である。１つ又は
複数の中央処理装置１１（〜１２）が、中央処理装置内
の制御プログラムと協働して中央処理装置の構造に従っ
てデータを処理し、制御プログラムは主メモリ装置１５
内に常駐する命令からなる。非常駐データ及び命令は一
般に１つ又は複数の大容量記憶装置内に記憶され、シス
テムバス１９を介して主メモリ装置１５へ及びそこから
伝送される。１つ又は複数の入／出力装置｛＃１｝１６
（〜｛＃Ｍ｝１７）が、大容量記憶装置、ユーザ端末記
憶装置及び通信装置等の各種装置を、システムバス１９
によってデータ処理システムに接続する。大容量記憶装
置が、データ処理装置にとって必要なデータ及び命令を
記憶する。一般にデータ及び／又は命令のページとして
指定され、中央処理装置１１〜１２の動作に必要な複数
組のデータ及び／又は命令が、中央処理装置によって比
較的遅いアクセス能力を持つ大容量記憶装置から比較的
速くアクセスされる主メモリ装置へと転送される。かか
るバス指向のシステムは、システムを再構成するのが比
較的容易という利点を持つ反面、各システム構成要素が
システムバスとのインタフェースを与える制御装置を必
要とするという欠点を有する。次に第１Ｂ図を参照する
と、１つ又は複数の中央処理装置１１（〜１２）及び１
つ又は複雑の入／出力装置｛＃１｝１６（〜｛＃Ｍ｝１
７）がメモリ制御装置１４を介して主メモリ装置１５に
接続されたデータ処理システムが示してあり、メモリ制
御装置１４が第１Ａ図に示したバス指向のデータ処理構
成におけるシステムバス１９及び個々のデータ処理シス
テムの構成要素によって行われる制御機能を代わりに果
たす。メモリ制御装置１４がデータ及び命令の転送の集
中制御とモニタリングを行い、これは第１図のバス指向
構成より効率的だが、フレキシビリティが失われてい
る。

次に第２図を参照すると、本発明を有効に利用可能な例
示中央処理装置のブロック図が示してある。発出（イッ
シュ）装置２２が、スカラー演算アドレス発生装置２
４、少なくとも１つの実行装置（＃１）２５（〜実行装
置（＃Ｑ）２６）及びベクトル演算装置２８からなる複
数の専用実行装置に（デコードされた）命令を与える役
割を果たし、ベクトル演算装置２８はベクトル演算処理
装置２８Ａ、ベクトル演算アドレス発生装置２８Ｂ及び
ベクトル演算レジスタ２８Ｃを含む。実行装置によって
処理されるデータは一般に、スカラーレジスタ２３又は
ベクトルレジスタ２８Ｃから抽出される。実行装置から
得られたデータは、スカラーレジスタ２３、ベクトルレ
ジスタ２８Ｃ又はデータキャッシュメモリ装置２７内に
記憶される。データキャッシュメモリ装置２７は、主メ
モリ装置１５と中央処理装置１１の間のインタフェース
を与えるキャッシュメモリ装置として見なすことができ
る。（データキャッシュメモリ装置２７は、第２図で主
メモリ装置に直接接続されるものとして示してある。第
１Ａ及び１Ｂ図に示したように、実際の接続では介在す
るデータ処理装置を含めることができる。）発出装置２
２は、どの実行装置が選定データを処理するかを決める
と共に、選ばれた実行装置がいつデータ処理のために使
用可能となるべきかを決める装置を含む。この後者の特
徴は、宛先記憶ロケーションが処理されたデータを記憶
するのに使えるかを確認することも含んでいる。命令キ
ャッシュメモリ装置２１は、発出装置２２によってデコ
ードされ該当の実行装置に送られる命令を記憶する。発
出装置２２は、各実行装置の処理演算を最大限化しよう
とする装置を有している。つまり、発出装置２２はプリ
フェッチ装置と、（任意の分岐命令を含め）該当の命令
が必要に応じ発出装置２２で利用可能なことを保証する
アルゴリズムとを含んでいる。複数の実行装置は、スカ
ラー演算アドレス発生装置２４とベクトル演算装置２８
で示したように、ある一定クラスの処理演算を扱う専用
の処理装置である。例えば実行装置は、浮動小数点演算
や整数算術演算などを扱うように構成できる。発出装置
２２は、プログラムを実行したり、データ処理演算のレ
コードを与えるのに必要なデータを記憶可能な付属のス
カラーレジスタ２３を備えている。例えば、１つのレジ
スタは、プログラム命令シーケンスの実行において、処
理すべき次の命令の（仮想）アドレスを記憶するプログ
ラムカウンタレジスタである。スカラー演算アドレス発
生装置２４が、仮想アドレスを主メモリ装置１５内の物
理ロケーションへ変換するのに使われる。また発出装置
２２は、各実行装置が異なる速度で命令を処理するとき
に、実行装置からのデータを正しいシーケンスで再順序
付けする役割も果たす。

第３図を参照すると、ＡＳＴ割込信号の発生を制御する
装置が例示してある。ＡＳＴＥＮレジスタ２２１が各シ
ステム動作モード毎に、ＡＳＴ割込信号の発生がそれぞ
れのモードについて可能かどうかを指示するビット位置
に与える。プログラムの一部を、実行中のプログラムの
割込が適切でなくなるような性質にすることができる。
ＡＳＴＥＮレジスタ２２１の有用性を拡張するため、命
令セットは非特権命令、つまり現在実行中のプログラム
をその現在実行中のプログラムのモードに対応したモー
ド位置で割込可能変更可能とするＳＷＡＳＴＥＭ命令を
含んでいる。ＡＳＴＳＲレジスタ２２２も各システム動
作モード毎のビット位置を含んでいるが、何れかのビッ
ト位置に記憶された論理値‘１’のビットが、対応した
モードについてＡＳＴ割込条件が未処理であることを指
示する。記憶装置２２３は、現在実行中のプログラムの
モードを指示する信号を含む。また割込優先順位レベル
（ＩＰＬ）レジスタ２２４は、データ処理システムの現
割込優先順位レベルを含んでいる。好ましい実施例にお
いては、割込が先取り優先順位で処理される。割込発生
源が割込を開始せしめるために、割込発生源の優先順位
は現プロセッサ割込レベルより高くなければならない。
割込が開始されると、前のプログラムカウンタ及びプロ
グラム状態が核スタックメモリに記憶される。新たなプ
ログラムカウンタがオペレーティングシステム内のシス
テム制御ブロックから選ばれ、それは割込発生源に依存
している。そして、新たなＩＰＬが割込発生源のＩＰＬ
にセットされる。つまり、発生源のＩＰＬがより高い割
込は、それより低いＩＰＬの中央処理装置に割り込める
が、それ以上のＩＰＬのものには割り込めない。ＡＳＴ
割込はレベル＃１から始まるので、ＩＰＬ＃０を持つプ
ログラムにしか割込をかけられない。これらのレジスタ
２２１、２２２、２２３及び２２４に記憶された信号
が、モニター装置２２５によってモニターされる。ＡＳ
ＴＥＮレジスタ２２１、ＡＳＴＳＲレジスタ２２２及び
モードレジスタ２２３内の信号が同一モードを示し、且
つ現プロセッサＩＰＬ（割込優先順位レベル）が＃０で
あると、モニター装置２２５が割込ＡＳＴ信号を発生
し、ＡＳＴ割込応答シーケンスが開始される。

第４図を参照すると、第３図のモニター装置２２５から
発生されたＡＳＴ割込信号に対するデータ処理装置の応
答が例示してある。ステップ４０１で、モニター装置が
適切な入力信号に応じてＡＳＴ割込信号を発生する。ス
テップ４０２で、ＡＳＴＳＲレジスタ内の関連ビットが
クリアされる。ステップ４０３で、オペレーティングシ
ステムが割込信号の発生に応答する。この応答は一般
に、割込信号に応じた手順の開始という形を取る。ステ
ップ４０４で、プログラム実行のためのプロセッサ状態
語とプログラムカウンタの内容が核スタックセーブされ
る。これらのセーブされたレジスタの内容が、ＡＳＴ割
込信号への応答後に、データ処理装置が割込の発生した
時点からプログラムの実行を再開するのを可能とする。
ＡＳＴ割込信号に応答するプログラムは、データ処理装
置に入力されている適切なパラメータ（つまり文脈）を
有し、割込を信号発生した状態に応じた命令シーケンス
が実行される。

次に第５図を参照すると、ハードウェア特権文脈ブロッ
クのフォーマットが示してある。ハードウェア特権文脈
ブロックとは、関連プログラムの実行が中断されたとき
に、（特権命令によって）セーブされた情報である。本
発明の観点から見れば、データ処理装置をリターンして
関連プログラムを実行可能とするため、関連プログラム
に依存したＡＳＴＥＮ及びＡＳＴＳＲ両レジスタの内容
がセーブされねばならない。ハードウェア特権文脈ブロ
ックは、核スタックポインタフィールド５０１と、ユー
ザスタックポインタフィールド５０２と、アドレススペ
ース番号とＡＳＴＥＮフィールド５０３Ａ及びＡＳＴＳ
Ｒフィールド５０３Ｂを含むフィールド５０３とを備え
ている。ページテーブルベースレジスタの内容は、フィ
ールド５０４内に記憶される。

第６Ａ図を参照すると、未処理ＡＳＴ割込の送出をプロ
グラムで可能とする方法が例示されている。ステップ６
０１で、割込状態が可能とされるべきかどうかをプログ
ラムが判定する。この変更が実施するために、ＳＷＡＳ
ＴＥＮ（ＡＳＴＥＮフィールドスワップ）命令がステッ
プ６０２で発せられる。ＳＷＡＳＴＥＮ命令によって、
現モードに関連した割込可能ビットがＡＳＴＥＮフィー
ルド内にセットされる。この命令の結果、ＡＳＴＳＲ、
ＡＳＴＥＮ、ＩＰＬ（割込優先順位レベル）及び現（動
作）モードの各フィールドがテストされ、割込手順を実
行すべき条件が存在するかどうかをステップ６０３で判
定する。ＡＳＴ割込条件が存在することをテストが指示
すると、ＡＳＴＳＲフィールド内の該当ビットがステッ
プ６０５でクリアされ、ＡＳＴ割込応答がステップ６０
６で実行される。ＡＳＴ割込条件が存在しないことをテ
ストが指示すると、プログラムの実行が継続される。ま
たプログラムはその後、ＡＳＴＥＮレジスタ内の割込可
能ビットをクリアすることによってＡＳＴ割込を不能と
するＳＷＡＳＴＥＮ命令を用い、ＡＳＴ割込の送出を不
能にすることもできる。

第６Ｂ図を参照すると、本発明によるＡＳＴ割込事象の
発生が示してある。ステップ６５１で割込条件が識別さ
れると、ステップ６５２でＭＴＰＲ（プロセッサレジス
タへの移動）命令が発せられ、ＡＳＴＲＲ（ＡＳＴ要求
レジスタ）レジスタがその命令の宛先となる。またＭＴ
ＰＲ ＡＳＴＲＲ命令は、特定の動作モードに対応した
ビットをＡＳＴＳＲレジスタ内にもセットせしめる。Ｍ
ＴＰＲ ＡＳＴＲＲ命令に応答して、ＡＳＴＥＮ、ＡＳ
ＴＳＲ、ＩＰＬ及び現モードの各フィールドがステップ
６５３でテストされる。ステップ６５３でデータ処理装
置に関するＡＳＴ割込条件が存在する、ＡＳＴＳＲフィ
ールド内の対応するモード位置のビットがステップ６５
６でクリアされ、それに応じた割込プログラムがステッ
プ６５７で開始される。ＡＳＴ割込条件が存在しない
と、現在実行されているプログラムの実行がステップ６
５３で継続される。

次に第７図を参照すると、第６Ａ図のステップ６０３、
６０４と第６Ｂ図のステップ６５３、６５４のテストで
使われる命令、及びテストの詳細が好ましい実施例に基
づき示してある。ＡＳＴＥＮ及びＡＳＴＳＲフィールド
を含むテストは、ＳＷＩＰＬ（割込優先順位レベルスワ
ップ）命令７０１、ＳＷＡＳＴＥＮ（ＡＳＴＥＮスワッ
プ）命令７０２、ＲＥＩ（例外又は割込からのリター
ン）７０３、及びＭＴＰＲ（プロセッサレジスタへの移
動）ＡＳＴＲＲ命令について実行される。これらの命令
の各々がＡＳＴ割込手順を可能とし得るので、その条件
がテストされねばならないことが明らかであろう。テス
トの論理構造が、７０５に示してある。先ず、現在実行
されているプログラムのＩＰＬ値の判定が調べられる。
ＡＳＴ割込プログラムのＩＰＬ値は１なので、ＡＳＴ割
込手順を実行可能とするためには、現在作動中のプログ
ラムのＩＰＬが０でなければならない。現在実行中のプ
ログラムのＩＰＬが０だと、現在実行中のプログラムが
ユーザモード又は核モードどちらで実行されているかの
判定が成される。現在実行中のプログラムがユーザモー
ドで実行されている場合、ＡＳＴＥＮ及びＡＳＴＳＲ核
モードフィールドがそこに記憶された論理値‘１’のビ
ットを有するか、あるいはＡＳＴＥＮ及びＡＳＴＳＲユ
ーザモードフィールドがそこに記憶された論理値‘１’
のビットを有すると、ＡＳＴＳＲフィールド内の該当モ
ードフィールドの理論値‘１’ビットがクリアされ、該
当（核モードの方が高い優先順位を有するので、ユーザ
モード）のＡＳＴ割込応答が開始される。ＡＳＴＥＮ及
びＡＳＴＳＲフィールドが該当値を有していないと、現
在実行中の手順が継続される。現在実行中のプログラム
が核モードで実行されている場合には、核モードに関す
るＡＳＴＥＮ及びＡＳＴＳＲフィールドがチェックさ
れ、２つの論理値‘１’のビットが識別されると、核モ
ードのＡＳＴ割込応答が開始される。２つの核モード信
号が存在しないと、現在実行されているプログラムの実
行が継続される。

次に第８図を参照すると、２つの一般的なシステム動作
モードとEPICODEモードとの間の関係が示してある。ユ
ーザモード８Ａは一般に、ユーザにとって即座に興味の
ある処理機能を行うアプリケーション型プログラムを実
行する。ユーザには、所望の処理能力を得るために比較
的完全な制御が与えられる。命令は一般に、命令の順序
及び選択された特徴がユーザの制御下にあるという意味
で非特権的である。核モード８Ｂは、オペレーティング
システムが命令を実行するモードである。核モードは、
ユーザモードで利用可能な全ての命令、及び特権的であ
るためユーザによる操作において利用可能でない核モー
ド８Ｂに関連した追加の命令を実行する。特権命令は、
他のユーザ又はプログラムの安全を脅かす可能性がある
ので、ユーザモードでは許可されない。データ処理シス
テムのEPICODEモードでの動作は、割込なしで実行すべ
き及び／又はデータ処理システムが所定の状態になけれ
ば実行すべきでない命令シーケンスのために確保されて
いる。ユーザモード８Ａ又は核モード８Ｂで実行可能な
一部の命令が、EPICODEモード８Ｃへの移行を必要とす
る。このEPICODEモードは、命令シーケンスの割込不能
な（原子的）実行ほ保証するためのストラテジーを実施
する一定の専用ハードウェアと一定の特権を備えてい
る。

好ましい実施例では、第２図のパイプライン式実行装置
を有する中央処理装置を幾つかの制約下で実施したが、
他の設計方式でも本発明を使用できる。中央処理装置は
複数の実行装置を含み、各実行装置が１つのクラスの命
令を実行する。一例として、１つの実行装置であるスカ
ラーアドレス発生装置２４は、中央処理装置と主メモリ
装置の間での論理信号群データの転送を制御する、すな
わちスカラーロード／ストア命令を実行する。更に、１
つの実行装置はデータのシフト演算を実行し、１つの実
行装置は浮動小数点加／減演算を実行し、１つの実行装
置は整数及び浮動小数点乗算を実行し、１つの実行装置
は整数及び浮動小数点除算を実行する。専用の実行装置
はパイプライン式構成とし得るが、必ずしもその構成で
実施されなくともよい。中央処理装置の別の特徴は次の
通りである。現在実行される命令シーケンス中の命令
は、命令キャッシュメモリ装置２１から発出装置２２に
転送される。発出装置２２内では、命令がその構成部分
に分解され、データに依存した制御信号及びアドレス信
号がそこから発生される。しかし、命令が実行開始可能
となる（すなわち発せられる）前に、幾つかの制約が満
たされねばならない。先ず、命令用の出所及び宛先レジ
スタが全て利用可能でなければならない、すなわち必要
なレジスタへの書込動作が未決着のままであってはなら
ない。その命令が処理された量を記憶する別のサイクル
で、レジスタ書込経路が利用可能でなければならない。
また、実行中命令を処理するのに必要となる実行装置
が、オペレーションを行うのに利用可能でなければなら
ない。ベクトル演算装置については、ベクトル演算の継
続中、ベクトル演算が実行装置を確保する。メモリロー
ド／ストア命令がキャッシュメモリ装置のミスに出会う
と、キャッシュメモリミスの応答が完了するまで、ロー
ド／ストア装置使用中フラグによって次のロード／スト
ア命令が遅延される。命令が発せられると、その結果の
ための宛先レジスタと書込経路サイクルが確保される。
オペランドの設定中に、命令と独立の全てのレジスタア
ドレスが発生され、オペランドが読み取られて記憶さ
れ、データ依存の制御信号が発生される。命令オペラン
ドと制御信号が関連の実行装置に送られ、実行される。
実行装置によって発生された結果は、レジスタファイル
またはデータキャッシュメモリ装置２７内に適宜記憶さ
れる。命令が一旦発せられると、処理の結果は数マシン
サイクルの間利用できない。一方次のサイクルでは、必
要な発出条件が満たされていれば、次の命令をデコード
して発することができる。つまり、命令は通常の命令シ
ーケンスでデコードされ発せられるが、実行装置の命令
実行時間がさまざまであるため、それらの結果は異なる
順序で記憶可能である。この一定順序でない記憶は、障
害命令の例外扱いと再試行を複雑にする。しかし、これ
らの事象は比較的希で、一定順序でない記憶は実行及び
ハードウェア上の利点を与える。

好ましい実施例のＡＳＴ（非同期システムトラップ）事
象は、プログラム毎のベースに基づいている。つまり、
これらの事象はソフトウェアプログラムによって開始さ
れる。各プログラム（またはプロセス）は、プログラム
の実行中にＡＳＴＥＮ及びＡＳＴＳＲフィールドに入力
される一組の値を有する。これらのフィールドの内容
が、プログラムの文脈環境内で特権制御プログラムり手
順、あるいはプログラムの文脈環境内で非特権制御プロ
グラムの手順を実行するために、現在実行中のプログラ
ムが割り込まれる時点を決める。ＡＳＴＥＮフィールド
の状態はプログラムによって制御され、現モードでプロ
グラムを実行するためのエネーブル状態はＳＷＡＳＴＥ
Ｎ命令によって変更可能である。ＡＳＴＳＲフィールド
の状態は、制御プログラムによって制御される。現在実
行されているプログラムへの割込を必要とする事象が生
じると、制御プログラムが、対応した割込手順の実行さ
れるモードをＡＳＴＲＲレジスタに書き込む。ＡＳＴＲ
Ｒレジスタへの書込により、ＡＳＴＲＲレジスタと関連
したモードに対応するＡＳＴＳＲフィールド内にビット
が入力される。ＡＳＴＥＮ及びＡＳＴＳＲフィールド
は、プログラムの文脈環境の一部である。従ってこれら
のフィールドは、プログラム間での文脈切り換え時にセ
ーブ及び復元される。

データ処理装置は、ＡＳＴＥＮ及びＡＳＴＳＲ両レジス
タの状態、プロセッサの現動作モード、及び現プロセッ
サ割込優先順位レベルを常にモニターしている。現プロ
セッサ割込優先順位レベルが零で、且つＡＳＴＥＮレジ
スタ及びＡＳＴＳＲレジスタ内における現又はもっと特
権の与えられたプロセッサモードに対応したビットがセ
ットされていると、ＡＳＴ割込応答が開始される。それ
らの条件は、一定の命令に応じてテストされる。ハード
ウェアは、プログラムカウンタとプロセッサ状態語の内
容をセーブすることによってその割込に応答し、次いで
現在実行中のプログラムを中断する。レジスタの内容を
セーブすることで、データ処理装置は、ＡＳＴ割込手順
の完了後、中断されたプログラムの実行を続行可能とな
る。

命令がそこから実行されるエネーブルモードの状態がＡ
ＳＴＥＮレジスタ内で変更できるように、非特権のつま
りユーザモードの命令（ＳＷＡＳＴＥＮ）が与えられて
いる。これによって、プロセスのオーナーはその割込可
能性を決めることができる。

本発明は、プログラム毎のベースで割込プロセスを制御
する機構を与える。本機構はソフトウェアの割込手順に
拘束されず、検出される割込条件が存在しなければ決し
て割込を発生しない。また割込の実行は、制御プログラ
ムが関連の事象条件をポーリングしたり、あるいは割込
が許可されない時点実行プログラムが制御プログラムに
知らせる必要なく、発生可能である。

好ましい実施例においては、ＳＷＡＳＴＥＮ及びＭＴＰ
Ｒ命令がＥＰＩＣＯＤＥモードで実行される。この処理
環境内では、マルチステップ命令が一単位として実行で
き（一般に割込は不能とされる）、ページング動作を省
くためメモリの専用部分に記憶させることもできる。こ
のようにして、各種フィールドのテストが効率的に実施
可能となる。処理環境の変化に応じて、すなわち現動作
モードに関する割込可能条件の変更、あるいは割込事象
の識別に応じて、割込応答が発生されることは明らかで
あろう。上記の実施例で、ＡＳＴＥＮ及びＡＳＴＳＲ両
レジスタは物理的レジスタとして説明された。しかし、
これらのレジスタをデータブロック内のフィールドとし
て実施できることも明らかであろう。

以上の説明は好ましい実施例の動作を例示するためにこ
こに含めたものであり、発明の範囲を制限することを意
味しない。発明の範囲は、特許請求の範囲の記載によっ
てのみ限定される。以上の説明から、発明の精神及び範
囲に含まれる多くの変形が可能なことは当業者にとって
明らかであろう。

【図面の簡単な説明】

第１Ａ図および第１Ｂ図は本発明を使用可能なデータ処
理システム装置のプロック図、第２図は本発明を使用可
能なデータ処理装置の中央処理装置の一例のブロック
図、第３図は本発明を実施する装置のブロック図、第４
図は本発明によって発生される割込信号に対するデータ
処理装置の応答を示すフロー図、第５図は本発明の好ま
しい実施例によるハードウェア特権文脈ブロックのフォ
ーマットを示す図、第６Ａ図はプログラムの作業に応じ
て如何に割込みが発生されるかを示すフロー図、第６Ｂ
図は本発明に基づき割込条件を識別する作業に応じて如
何に割込が発生されるかを示すフロー図、第７図はＡＳ
ＴＥＮ及びＡＳＴＳＲＥ両レジスタを調べる命令とテス
トの手順を示す図、及び第８図はデータ処理システムの
システム動作モード間の関係を示す概略図である。 ８Ａ……ユーザモード、８Ｂ……核モード、８Ｃ……第
３動作モード（EPICODEモード）、２２……割込条件応
答装置（発出装置）、２２１……第１（ＡＳＴＥＮ）レ
ジスタ手段、２２２……第２（ＡＳＴＳＲ）レジスタ手
段、２２３……第３（動作モード）レジスタ手段、２２
４……第４（割込優先順位レベル）レジスタ手段、２２
５……モニター装置。

フロントページの続き (72)発明者 ディヴィッド エイ オービッツ アメリカ合衆国 ワシントン州 98052 レッドモンド ノース イースト ワンハ ンドレッドアンドサーティナインス スト リート 17028 (72)発明者 ディリープ バンダーカー アメリカ合衆国 マサチューセッツ州 01545 シュルーズバリー ランターン レーン ３ (72)発明者 ウェイン カードーザ アメリカ合衆国 ニューハンプシャー州 03054 メリマック ハッチンソン ロー ド ３ (72)発明者 リチャード ティー ウィーテック アメリカ合衆国 マサチューセッツ州 01460 リトルトン シルヴァー バーチ レーン ３ (56)参考文献 特開 昭62−69323（ＪＰ，Ａ) 江村，「オペレーティング・システムへ の構造的アプローチ（上巻）」，昭和56年 ５月25日，日本コンピュータ協会，Ｐ．64 〜77

Claims (22)

【特許請求の範囲】
1. 【請求項１】現在実行中のプログラムの特権及び非特権
   命令を実行する核動作モードと、前記現在実行中のプロ
   グラムの非特権命令を実行するユーザ動作モードとを有
   するデータ処理システムにおける割込条件に応答する装
   置において、 前記ユーザ動作モードに対応する第１記憶要素と、前記
   核動作モードに対応する第２記憶要素とを有する第１レ
   ジスタ手段、 前記現在実行中のプログラムにおける非特権命令の実行
   に応答して、前記動作モードの一方に対応するエネーブ
   ル信号を発生して、前記動作モードが前記割込条件の一
   つに応答して割込まれることが可能であることを示し、
   且つ前記エネーブル信号が対応するモードに関係する前
   記第１レジスタ手段の記憶素子内に前記エネーブル信号
   を記憶するための手段、 前記ユーザ動作モードに対応する第１記憶要素と、前記
   核動作モードに対応する第２記憶要素とを有する第２レ
   ジスタ手段、 制御プログラムの実行に応答して、前記動作モードの一
   つに対応し且つ前記割込条件の一つが前記動作モードで
   発生したことを示す割込条件存在信号を発生し、前記割
   込み条件存在信号が対応するモードに関係する前記第２
   レジスタ手段の記憶要素内に前記割込条件存在信号を記
   憶するための手段、 前記現在実行中のプログラムに応答して、前記現在実行
   中のプログラムの動作モードを指定する信号を発生する
   手段、 前記動作モードを指定する前記信号を記憶する第３レジ
   スタ手段、及び 前記第１、第２及び第３レジスタ手段が、同じ動作モー
   ドに対応して記憶された信号をそれぞれ有している時割
   込信号を発生するし、前記第１、第２及び第３レジスタ
   手段に接続されたモニター手段、 を備えた割込条件に応答する装置。
2. 【請求項２】前記エネーブル信号を発生し且つ記憶する
   前記手段が、前記現在実行中のプログラムを含む請求項
   １記載の装置。
3. 【請求項３】割込優先順位レベルの指示を記憶する第４
   レジスタ手段を更に備え、前記指示が前記データ処理シ
   ステムによって前記第４レジスタ手段内に記憶されてお
   り、前記モニター手段が前記第４レジスタ手段内に記憶
   されている前記指示に更に応答し、前記指示が所定の値
   を有し且つ前記第１、第２及び第３レジスタ手段が同じ
   動作モードに対応して記憶された信号をそれぞれ有する
   時のみに、前記割込信号が発生される請求項１記載の装
   置。
4. 【請求項４】前記割込条件の前記一つが、前記現在実行
   中のプログラムの前記動作モードと少なくとも同様に特
   権化された動作モードに関係する場合のみ、前記割込信
   号が、前記割込条件の前記一つに対する応答を生じる請
   求項１記載の装置。
5. 【請求項５】前記割込信号が、前記割込条件存在信号が
   対応するモードに関係する前記第２レジスタ手段の記憶
   要素から前記割込条件存在信号の除去を、前記データ処
   理システムに行わせる請求項４記載の装置。
6. 【請求項６】前記現在実行中のプログラムが非特権命令
   を実行して前記エネーブル信号を発生し且つ記憶する請
   求項２記載の装置。
7. 【請求項７】前記第１レジスタ手段に記憶された前記エ
   ネーブル信号及び前記第２レジスタ手段に記憶された割
   込条件存在信号が、記憶されたプログラム文脈の一部で
   ある請求項１記載の装置。
8. 【請求項８】前記現在実行中のプログラムが、前記第１
   及び前記第２のレジスタ手段内の前記信号の状態に変化
   を引き起こす命令を実行し、前記モニター手段が、前記
   第１、第２及び第３レジスタ手段が同じ動作モードに対
   応して記憶された信号をそれぞれ有しているか否かを決
   めることにより、前記変化に応答する請求項１記載の割
   込信号応答装置。
9. 【請求項９】前記データ処理システムが前記核動作モー
   ドに有る時に前記第１レジスタ手段の前記第２記憶要素
   が前記核動作モードに対応するエネーブル信号を含み且
   つ前記第２レジスタ手段の前記第２記憶要素が前記核動
   作モードに対応する割込条件存在信号を含む時、前記現
   在実行中のプログラムが、選択された命令を実行して、
   前記モニター手段に前記割込信号を発生させる請求項１
   記載の装置。
10. 【請求項１０】前記データ処理システムが前記ユーザ動
    作モードにあり、且つ前記エネーブル信号及び前記割込
    条件存在信号が前記第１及び第２レジスタ手段の前記第
    １記憶要素内にそれぞれ記憶されている時、前記データ
    処理システムからの前記命令が、前記モニター手段に前
    記割込信号を発生させ、前記核動作モード中に前記エネ
    ーブル信号及び前記割込条件存在信号が前記第１及び前
    記第２レジスタの前記第２記憶素子内にそれぞれ記憶さ
    れている時、前記データ処理システムからの前記命令
    が、前記モニター手段に前記割込信号を発生させる請求
    項９記載の装置。
11. 【請求項１１】前記第１、第２、及び第３レジスタ手段
    が、同じ動作モードに対応して記憶された信号をそれぞ
    れ有しているか否かを前記モニター手段が決めること
    を、前記実行中のプログラムの命令が可能にする請求項
    １記載の装置。
12. 【請求項１２】前記データ処理システムからの命令が前
    記モニター手段を利用可能とし、前記データ処理システ
    ムからの前記命令が、前記割込優先順位レベルの前記指
    示を変更する命令、前記エネーブル信号を前記第１レジ
    スタ手段に記憶させ及びそこから除去させる命令、前記
    割込条件存在信号を前記第２レジスタ手段に記憶させ且
    つ前記第２レジスタ手段から除去させる命令、及び例外
    又は割込サブルーチンの実行の後、データ処理システム
    動作に戻るための命令を含む請求項３記載の装置。
13. 【請求項１３】前記モニター手段が前記割込信号を発生
    した後、前記データ処理システムが、前記第２レジスタ
    手段の何れかの記憶要素内に記憶される前記割込条件存
    在信号を除去する請求項１２記載の装置。
14. 【請求項１４】前記データ処理システムが第３動作モー
    ドを含み、前記命令が前記第３動作モードで実行される
    請求項１３記載の装置。
15. 【請求項１５】ユーザプログラムの実行が、前記データ
    処理システムに、前記第１レジスタ手段の前記第１記憶
    要素への前記エネーブル信号の記憶及び前記第１レジス
    タ手段の前記第１記憶要素からの前記エネーブル信号の
    除去を行わせる請求項１記載の装置。
16. 【請求項１６】前記割込優先順位レベルの前記指示の前
    記所定の値は前記割込優先順位レベルの最低値に対応す
    る請求項３記載の装置。
17. 【請求項１７】複数の動作モードを有するデータ処理シ
    ステムで発生する非同期割込条件に応答する方法が、 現在実行中のプログラムで非特権命令を実行するのに応
    答して、前記動作モードの一つに対応するエネーブル信
    号を第１レジスタ手段に記憶して、前記データ処理シス
    テムが前記対応するモードで非同期割込条件に対応する
    ことができることを示し、 前記非同期割込条件の一つの発生を制御プログラムによ
    り検出し、 前記動作モードの一つに対応する割込条件存在信号を第
    ２レジスタ手段に記憶して、前記対応するモードにおけ
    る前記非同期割込条件の前記一つの前記発生を示すこと
    により、前記制御プログラムを前記非同期割込条件の前
    記一つの前記発生の検出に応答させ、 前記エネーブル信号及び前記割込条件存在信号をモニタ
    ーし、前記現在実行中のプログラムを実行している間に
    データ処理システムが作動しているモードと同じモード
    に前記エネーブル信号及び前記割込条件存在信号が対応
    するか否かを決め、そして、 前記現在実行中のプログラムを実行している間に前記デ
    ータ処理システムが作動しているモードと同じモードに
    前記エネーブル信号及び前記割込条件存在信号が対応す
    る時、割込信号を発生することからなる、複数の動作モ
    ードを有するデータ処理システムで発生する非同期割込
    条件に応答する方法。
18. 【請求項１８】前記エネーブル信号を前記第１レジスタ
    手段に記憶する前記ステップが、前記エネーブル信号の
    一つが関連する前記モードで実行する命令に応答して、
    前記エネーブル信号の一つを記憶するステップを含む請
    求項１７の非同期割込状態に応答する方法。
19. 【請求項１９】前記割込信号を発生する前記ステップ
    が、複数の命令の一つを実行するステップを含む請求項
    １７の非同期割込状態に応答する方法。
20. 【請求項２０】前記データ処理システムが非特権命令を
    実行するためのユーザ動作モード及び特権及び非特権命
    令を実行するための核動作モードを含み、前記データ処
    理システムが前記動作モードで動作している際、前記割
    込信号を発生するステップが、前記エネーブル信号及び
    前記割込条件存在信号が前記ユーザ動作モードに対して
    存在するか或いは前記エネーブル信号及び前記割込条件
    存在信号が前記核動作モードに対して存在する時に、前
    記割込信号を発生するステップを含み、前記データ処理
    システムが前記核動作モードで動作している際、前記割
    込信号を発生するステップが、前記エネーブル信号及び
    前記割込条件存在信号が前記核動作モードに対して存在
    する時に、前記割込信号を発生するステップを含む請求
    項１７の非同期割込条件に応答する方法。
21. 【請求項２１】第１及び第２動作モードを有するデータ
    処理システムで発生する割込条件に応答する装置におい
    て、 現在実行中のプログラムで命令を実行するのに応答し
    て、前記動作モードの一つに対応するエネーブル信号を
    発生し、前記対応する動作モードに対する割込信号の発
    生を可能にする手段、 前記エネーブル信号を記憶するための第１レジスタ手
    段、 制御プログラムの実行に応答して、前記動作モードの一
    つに対応する割込条件信号を発生し、前記対応する動作
    モードに対する割込状態の存在を示す手段、 前記割込条件信号を記憶するめたの第２レジスタ手段、 前記第１動作モード又は前記第２動作モードのいずれが
    前記データ処理システムの現在の動作モードであるかを
    識別する手段、及び 前記第１レジスタ手段及び前記第２レジスタ手段に接続
    されおり、前記第１レジスタ手段に記憶される前記エネ
    ーブル信号の一つ及び前記第２レジスタ手段に記憶され
    る前記割込条件信号の一つが前記データ処理システムの
    前記現在の動作モードと同じ動作モードに対応する時、
    割込信号を発生することにより、前記動作モードの識別
    及び前記割込条件の一つの発生に応答する割込手段、を
    備えた割込条件に応答する装置。
22. 【請求項２２】前記現在の動作モード、前記エネーブル
    信号及び前記割込条件の全てが前記同じ動作モードに関
    係している時を決めるサブルーチンを有する選択された
    命令を前記データ処理システムが含む請求項２１記載の
    装置。