JPH0217713A - 複数発振器を有する電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数発振器を備える１ｔ７−装置に係り、特に
モノリシック化するに好適な電子装置に関する。

〔従来の技術〕

複数の制御発振器を必要とする精密な周波数制御システ
ムなどでは発振器対回路部にモノリシック回路化された
対発振回路を適用できれば、′Ｉｒｉ源変動、温度変動
などに対して特性が揃い差動効果が発揮でき望ましい。

そのような従来のモノリシック化された発振器対として
は、第１０図の回路図に示したＴＴＬシリーズ１２４形
ＶＣＯ（電圧制御発振器）回路ＩＣが知られている。こ
のＩＣは、パッケージ１５０の中にモノリシックのｖＣ
ｏ回路１１゜２１が内蔵されており、ディジタル側及び
アナログ側電源端子に各々５ｖの電１１ｉＸ３５．３６
を給電し、外付のタイミングキャパシタ１２．２２を接
続し、さらにバイアス入力端子Ｐ３．ＰＬ４にバイアス
電源３３を接続して、それぞれの制御入力端子ＰＬ、Ｐ
２に制御電源３１．３２を接続、印加することにより各
々の発振器１ｏ及び２０の出力１７．２７には各々の制
御入力電圧に比例した発振周波数が得られる。

〔発明が解決しようとする課題〕

しかしながら上記従来技術は二つの発振器間の電磁界相
互干渉等については十分な配慮がされておらず、接近し
た発振周波数においては相互に引き込みの問題があった
。これは、第１１図の特性図で示すように、第１の発振
器によりｆｌなる発振周波数出力時に第２の発振器によ
りｆｘに接近したｆ２なる周波数を出力した場合、両者
の周波数が特に接近した範囲でお互いの発振器による外
乱が外部端子間で干渉し合って第１１図の点線のように
二つの発振器はその中間的な出力周波数で同期引き込み
し、独立した発振器としての機能が失なわれる。

この同期引込みの範囲は通常周波数差が１０−８ないし
それ以下の接近した範囲で生じるが、発振周波数が高く
なるにつれて誘導ノイズは増大するため、高周波におい
ては１０′″２程度の差でも引込みに至る虞れがある。

本発明の目的は、特性が良く揃い、かつ上述のような相
互干渉を無くした複数発振器を備える電子装置を提供す
ることにある。

〔課題を解決するための手段〕

従来の複数発振器間における引き込み現象はノイズに対
して感度の高いタイミングキャパシタ部端子に他の発振
器出力ノイズが誘導して生じることに鑑み、タイミング
キャパシタをモノリシック回路としてシリコン基板中に
形成し、タイミングキャパシタ端子を外部に出さないよ
うにすることによって目的は達成される。

〔作用〕

すなわち、シリコン基板中のモノリシック回路として形
成されたタイミングキャパシタは、誘導を受は易いタイ
ミングキャパシタ部が外部端子として露出することが無
く、また、タイミングキャパシタ部は形成されているシ
リコン基板の等電位基板によって良好なガードシールド
作用を受けるため外部ノイズに対して安定で、誤動作す
ることがない。

〔実施例〕

以下１本発明の一実施例を第１図により説明する。第１
図は本発明の電子装置の一実施例を示す回路ブロック図
である。第１図の実施例においては、二つのＶＣＤＩｏ
、２０が同一シリコン基板１６の中に形成されている０
発振器１０及び２０はそれぞれ、発振回路部分１１，２
１、タイミングキャパシタ１２，２２．バッファ出力回
路１６゜２６、等で構成されている。さらに第１図の回
路では発振器１０．２０について各々制御入力端子１３
．２３、電源給電端子１４−１５．２４−２５を備えて
いる。第１図における発振回路部１１．２１の回路とし
ては、第２図に示すエミッタ結合形マルチバイブレータ
として知られた回路が用いられる。この回路の発振の主
体はバッファアンプ１１３，１１４によって交叉接続さ
れたスイッチングトランジスタ１１１，１１２、タイミ
ングキャパシタ１２．トランジスタ１３３゜１３４によ
る定電流回路であり、発振周波数ｆは一般に次のように
表される。

ｆ＝Ｉ／４ＣＶａｐ ただし、工は定電流回路の電流値、Ｃはタイミングキャ
パシタの値、ＶＢＥはダイオード１１７゜１１８の順方
向降下電圧である。

第１図の実施例においては、各発振器１０゜２０の相互
誘導に対する絶縁性を改善するために、タイミングキャ
パシタ１２．２１は模式的回路図で示すようにお互いを
遠さけた場所に配置するほか、外部出力はバッファアン
プ１６．２６を介して出力する。電源供電端子も各々分
離している。

以上のように構成した第１図の実施例の動作は次のよう
になる。電源給電端子１４−１５．２４−２５より５ｖ
動作電源を給電し、制御入力端子１３．２３より制御入
力を印加すると出力端子１７．２７には各々の制御入力
に比例した出力周波数が得られる。この出力周波数は、
上述したように二つの発振器間の相互干渉が十分低減さ
れた設計になっているので、二つの発振器の動作周波数
が接近している場合でも安定である。

第３図は本発明においてタイミングキャパシタとして使
用されるモノリシックキャパシタの一実施例を示す断面
図である。第３図においてはシリコン基板１４０の上の
薄い酸化膜１４３と１４３によって絶縁されたアルミ配
線層１４１．１４２を電極とするキャパシタ構造を示し
ている。

第４図は本発明に適用しうるＭＯＳキャパシタと呼ばれ
る他のモノリシックキャパシタの構造の例を示している
。Ｐ−型・基板１４０中にｎ−型拡散ウェル１４９をつ
くり、その中のｎ十拡散層１４８と薄い酸化膜１４６を
介したアルミ電極１４８とでキャパシタを形成している
。

第２図で示したエミッタ結合形マルチバイブレータで用
いるキャパシタは、対称な発振波形をうるため基板に対
してストレキャパシタが平衡していることが望ましい。

それゆえ、第３図のキャパシタ構造も第４図のキャパシ
タ構造も二分割してから基板に対して寄生素子が平衡す
るように結合せて用いられる。第５図は第４図のキャパ
シタ構造の分割組合せの等価回路を示している。すなわ
ち、主キャパシタ１２３，１２３’　に対し、寄生素子
１２７，１２７’　　　１２４，１２４’１２６．１２
６’　が端子１２１と１２２から基板側に対して対称と
なっている。

第６図は本発明のＩＡ置に使用される改良された発振器
の例を示す、第６図の発振器は基本的にはさきの第２図
で示したエミッタ結合形マルチバイブレータであるが、
第２図におけるコレクタ負荷抵抗１１５，１１６が第６
図ではＭｏＳトランジスタ１２１，１２２による能動抵
抗に置き代っている。第６図におけるＭＯＳトランジス
タ１２１゜１２２はそれぞれ駆動増幅器１２５，１２６
によって交互にスイッチング駆動される。駆動増幅器１
２５．１２６が発生する電圧振幅は発振器の動作定電流
工に連動したＩＲである。したがってＭＯＳトランジス
タ１２１，１２２のオン抵抗値は発振器の定電流に反比
例して制御され、発振器の動作電流すなわち発振周波数
が変っても発振器のループゲインの変動がない、このこ
とはタイミングキャパシタがモノリシックキャパシタと
して固定された場合の周波数可変範囲を拡大し、固定キ
ャパシタに伴なう制限を緩和する。

第７図は本発明の複数発振器を用いる電子装置の一実施
例ブロック図を示す。一般に送受一体形の３Ｒ機能付の
通信用モジュールでは二つのＰＬＬを用いる（例えば桐
原ほか：３２Ｍｂ／ｓ光伝送モジュール、昭６２年電子
通信学会大会勲２４０１参照）第７図はそのような通信
用モジュールにおける一実施例を示している。第７図に
おいては、符号復号器（ＣＯＤＥＣ）６００、−組のＰ
ＬＬ１００及び２００、信号の等化増幅器６１５、出力
ドライパー６２５、出力インターフェース６２０、並列
バス６４０、クロック入力６５０などより構成されてい
る。ＰＬＬ１００及び２００における発振器部１０．２
０はモノリシック回路でタイミングキャパシタも含めて
一体に形成されている。

このように構成された第７図の回路の動作は次のように
なる。伝送線を介して端子６１０に送られてきた直列信
号は等化増幅器６１５で増幅され、Ｃ０ＤＥＣ６００に
入力されると共にＰＬＬ１００に入力され、タイミング
を抽出されるＰＬＬの１００の出力クロックはＣ０ＤＥ
Ｃ６００の復号化サンプリングクロックとして用いられ
る。他方Ｃ０ＤＥＣ６００の出力側のクロックは端子６
５０よりＰＬＬ２００に印加され、人、出力バス６５０
からの信号の符号化のために２迎倍のクロックが作られ
てＣ０ＤＥＣ６００へ入力される。そして符号化された
直列信号はドライバ６２５、出力端子６２０を介して伝
送線路へと送出される。

第７図のような応用例においては、送受一体モジュール
を小形、低消費電力化することが要請されている。従来
の技術では発振器間の干渉のために要請の応えることが
難しかったが、本発明によれば可能である。

第８図は本発明の他の一実施例を示すブロック図である
。第８図は超音波流量計における実施例を示している。

第８図においては、測定対象のパイプ７０の周上に一対
の超音波トランスデユーサ７１．７２が取付けられてい
る。トランスデユーサ７１．７２は切換スイッチ６３を
介してドライバー６１に接続されている。トランスデユ
ーサ７１．７２はスイッチ６４を介しレシーバ−回路５
１、Ｔ／Ｖ　（時間−電圧）変換器５３、切換回路５４
．一対の積分回路５５，５６、可変発振器１０，２０、
周波数差゛出力回路５８へ出力される。

発振器１０．２０はタイミングキャパシタも含めてモノ
リシック化されている。

また全体のタイミングを制御する同期回路６２は切換ス
イッチ５７の信号を受け、ドライバ６１及びカウンタ５
２を駆動するようになっている。

第８図の超音波流量計の動作を手短かに述べると。

ドライバー６１により周期的にトランスデユーサ７１．
７２を交互に駆動し、音波がパイプ７０の流速に順方向
の伝播時間と逆方向の伝播時間をＴ／■変換器５３で電
圧に変換し、それぞれスイッチ５４と積分器５５．５６
からなるサンプルホールド回路に入力し、各可変発振器
上立、又立で周波数に変換する。したがって周波数差出
力回路５８によって出力される周波数はトランスデユー
サ７１．７２の方向の違いによる伝播時間差、すなわち
パイプ７０を流れる物体の流量に比例する。

このような流量計においては音波の伝播速度（数ｋ　ｍ
　／　ｓ　）に比較して測定すべき物体の流速は極めて
小さい（例えば数ｃｍ　／　ｓ　）のが常である（周波
数差１０−１′ないしそれ以下）。したがって、組の発
振器は温度や電源変動に対して相似な特性を有し、かつ
同期引込み現象がないことが必要であるが、第８図の実
施例はそれらの要求を満たしうる。

第９図は本発明の他の一実施例を示すブロックである。

ディジタルＰＬＬ或いは成る種のＦＭ復調装置などでは
出力周波数が接近した安定な複数の発振器（クロック）
を必要とする。第９図の実施例はそのようなりロック源
として好適な構成を示す、第９図において、モノリシッ
ク回路で構成された一組の可変発振器１０．２０にはそ
れぞれ制御電源１５０及びバイアス電源２５０が図示の
如く接続されている。出力にはバッファ増幅器１６．２
６が接続されると共に１発振器１０の出力には分局器（
カウンタ）３０が接続され、分周期３００の出力は位相
比較器４００へ入力される。

位相比較器４００の他方の入力には水晶発振器５００が
接続され１位相比較器４００の出力４１０は制御電源１
５０を制御する如く接続されている。すなりち発振器１
０２分周器３００、位相比較器４００．制御電源１５０
は周波数逓倍のＰＬＬを形成している。バイアス電源２
５０は、発振器２０の発振周波数を発振器１０のそれよ
りも僅かに大きくシストするためのバイアス源である。

以上のように構成された第８図の動作としては、出力端
子１７からは水晶発振器５００の周波数が逓倍（逓倍比
は分周器３００による）された出力周波数が得られ、他
方の出力端子からはそれより僅かに高い周波数が得られ
る。端子１７における周波数は水晶発振器によって制御
されるので極めて安定であり、端子２７より出力される
周波数も二つの発振器がモノリシック基板上に相似な回
路として形成されていることに鑑み安定である。したが
って第９図の実施例では同期引込みの恐れなく接近した
二つの周波数を安定に供給することができる。

本発明においては発振器の実施例としてエミッタ結合形
マルチバイブレータ形で説明したが、他の形式の発振器
でもよい０例えばシュミットトリガ形発振器が適用でき
る。シュミットトリガ形発振器ではタイミングキャパシ
タが接地形でよいためモノリシックキャパシタとしては
基板に対する寄生容量の問題が少なく、半導体の接合容
量も含め利用しうる構造が多様である。

本発明の実施例においては、一つのモノリシック基板に
モノリシックキャパシタを含む複数発振器を構成した例
で示したが、シリコン基板はただ１個に限られるもので
はなく、モノリシックキャパシタを含むモノリシック発
振器チップを複数集合したものでもよい。

〔発明の効果〕

本発明によれば、複数発振器のタイミングキャパシタを
電磁界干渉ないようにモノリシックキャパシタとして形
成するので、接近した動作周波数においても同期引込み
の恐れがない複数発振器を備えた電子装置を小形、低消
費電力につくることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は本発明に適用する回路例を示す図、第３図、第
４図は本発明に適用する回路の部分断面図、第５図は部
分等価回路図、第６図は本発明に適用した回路を示す回
路図、第７図、第８図、第９図は本発明の他の実施例を
示す図、第１０図は従来の実施例を示す回路図、第１１
図は従来例を示す特性図である。 １０．２０・・・発振器、１２．２２・・・キャパシタ
、１６・・・モノリシックチップ、１１１，１１２゜１
３１〜１３４・・・トランジスタ、１１５，１１６・・
・抵抗器、１１３，１１４．１６・・・バッファアンプ
。 代理人　弁理士　小川勝男、ｔ・ ゝ（二 砧３図 第４図 １／Ｗ 第５図 第２図 第６区 第７図 第８図 第９図 第１０図 第１１図 ＶｃＣｊ２）

Claims (1)

1. 【特許請求の範囲】 １、定電流回路、キャパシタ、スイッチング回路のすべ
   てがモノリシック回路で構成された発振回路を複数個同
   一モノリシック基板に含むことを特徴とする複数発振器
   を有する電子装置。 ２、特許請求の範囲第１項において、電子装置が通信用
   送受信モジュールを構成していることを特徴とする複数
   発振器を有する電子装置。 ３、特許請求の範囲第１項において、電子装置が超音波
   流量（流速）計を構成していることを特徴とする複数発
   振器を有す電子装置。