JPH02171096A - マルチプロセッサ交換システムの時計同期方式 - Google Patents
マルチプロセッサ交換システムの時計同期方式Info
- Publication number
- JPH02171096A JPH02171096A JP32741688A JP32741688A JPH02171096A JP H02171096 A JPH02171096 A JP H02171096A JP 32741688 A JP32741688 A JP 32741688A JP 32741688 A JP32741688 A JP 32741688A JP H02171096 A JPH02171096 A JP H02171096A
- Authority
- JP
- Japan
- Prior art keywords
- time information
- processor
- time
- clock means
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000000644 propagated effect Effects 0.000 abstract 1
- 239000013256 coordination polymer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチプロセッサ交換システムの時計同期方
式に関するものである。
式に関するものである。
従来、交換動作を制御する複数のプロセッサをループバ
スにより接続して構成したマルチプロセッサ交換システ
ムでは、各プロセッサの時計の同期を次のようにして取
っていた。すなわち、ある特定のプロセッサはマスクと
なるハードウェアによる時計手段を備え、この時計手段
から一定の周期でソフトウェアにより時間情報を読み取
り、ループバスを介して各プロセッサに送出する。そし
て、各プロセッサはこの時間情報をループバスより受は
取ると、その情報をもとにして自身のソフトウェアによ
る時計手段の時間を更新し、上記マスクの時計手段との
同期を確立していた。
スにより接続して構成したマルチプロセッサ交換システ
ムでは、各プロセッサの時計の同期を次のようにして取
っていた。すなわち、ある特定のプロセッサはマスクと
なるハードウェアによる時計手段を備え、この時計手段
から一定の周期でソフトウェアにより時間情報を読み取
り、ループバスを介して各プロセッサに送出する。そし
て、各プロセッサはこの時間情報をループバスより受は
取ると、その情報をもとにして自身のソフトウェアによ
る時計手段の時間を更新し、上記マスクの時計手段との
同期を確立していた。
このような従来の時計同期方式では、上述のように特定
のプロセッサがソフトウェアにより時間情報を送出し、
各プロセッサもソフトウェアにより時間情報を受は取っ
て自身の時計手段の時間を更新するので、時間情報の送
受信処理に時間がかかり、マスクの時計手段の時間と、
各プロセッサの時計手段の時間との間にずれが生じると
いう問題がある。
のプロセッサがソフトウェアにより時間情報を送出し、
各プロセッサもソフトウェアにより時間情報を受は取っ
て自身の時計手段の時間を更新するので、時間情報の送
受信処理に時間がかかり、マスクの時計手段の時間と、
各プロセッサの時計手段の時間との間にずれが生じると
いう問題がある。
本発明の目的は、このような問題を解決し、マスクの時
計手段と各プロセッサの時計手段との間の時間的ずれを
極めて小さくすることを可能とするマルチプロセッサ交
換システムの時計同期方式を提供することにある。
計手段と各プロセッサの時計手段との間の時間的ずれを
極めて小さくすることを可能とするマルチプロセッサ交
換システムの時計同期方式を提供することにある。
本発明は、交換動作を制御する複数のプロセッサをルー
プバスにより接続して構成したマルチプロセッサ交（＾
システムの時計同期方式において、ハードウェアの時計
手段と、 この時計手段が発生する時間情、報を前記ループバスに
出力する時間情報供給装置と、 前記ループバスから前記時間情報を取り込み、前記プロ
セッサに出力する時間情報読み取り装置とを設けたこと
を特徴とする。
プバスにより接続して構成したマルチプロセッサ交（＾
システムの時計同期方式において、ハードウェアの時計
手段と、 この時計手段が発生する時間情、報を前記ループバスに
出力する時間情報供給装置と、 前記ループバスから前記時間情報を取り込み、前記プロ
セッサに出力する時間情報読み取り装置とを設けたこと
を特徴とする。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第１図は本発明による時計同期方式を実施するマルチプ
ロセッサ交換システムの一例を示すブロック図である。
ロセッサ交換システムの一例を示すブロック図である。
このシステムは、交換装置ＥＸ。
を制御する交換プロセッサｃｐ、と交換袋ｆｆＥＸ、を
制御する交換プロセッサＣＰ、その他とをループバス６
により接続して構成されている。プロセッサＣＰ、はバ
スインターフェース装ｇＤを通じてループバス６に接続
され、そして、プロセッサＣＰ直にはハードウェアの時
計手段Ａと時間情報供給装置Ｂとが設けられ、時計手段
Ａは時計手段制御インターフェース１によりプロセッサ
ＣＰ。
制御する交換プロセッサＣＰ、その他とをループバス６
により接続して構成されている。プロセッサＣＰ、はバ
スインターフェース装ｇＤを通じてループバス６に接続
され、そして、プロセッサＣＰ直にはハードウェアの時
計手段Ａと時間情報供給装置Ｂとが設けられ、時計手段
Ａは時計手段制御インターフェース１によりプロセッサ
ＣＰ。
に接続され、時計手段Ａと時間情報供給装置Ｂとは時間
読み出しインターフェース２により、また、時間情報供
給装置Ｂは時間インサートインターフェース３によりバ
スインターフェース装置りに接続されている。一方、プ
ロセッサＣＰ、はバスインターフェース装置Ｅを通じて
ループバス６に接続され、そして、プロセッサＣＰｊに
は時間情報読み取り装置Ｃが設けられ、これは時間読み
取りインターフェース４によりバスインターフェース装
置Ｅに、時間読み出しインターフェース５によりプロセ
ッサＣＰ、に接続されている。なお、図には簡単のため
時間情報を受は取る側のプロセッサとしてＣＰ、のみを
示したが、実際には時間情報を受は取る側のプロセッサ
は複数である。
読み出しインターフェース２により、また、時間情報供
給装置Ｂは時間インサートインターフェース３によりバ
スインターフェース装置りに接続されている。一方、プ
ロセッサＣＰ、はバスインターフェース装置Ｅを通じて
ループバス６に接続され、そして、プロセッサＣＰｊに
は時間情報読み取り装置Ｃが設けられ、これは時間読み
取りインターフェース４によりバスインターフェース装
置Ｅに、時間読み出しインターフェース５によりプロセ
ッサＣＰ、に接続されている。なお、図には簡単のため
時間情報を受は取る側のプロセッサとしてＣＰ、のみを
示したが、実際には時間情報を受は取る側のプロセッサ
は複数である。
次に動作を説明する。プロセッサＣＰｉが時計手段に時
間を設定すると、その後、−時計手段Ａは自身で時間を
更新し続ける。そして、時間情輻供給装ＷＢは一定の周
期でハードウェアの時計手段Ａより時間情報を読み出し
、その時間情報をバスインターフェース装置りを通じて
ループバス６に送出する。一方、プロセッサＣＰ、側で
は、時間情報読み取り装置Ｃがループバス６上に流れて
いる上記時間情報を一定の周期でバスインターフェース
装置Ｅを通じて読み取り、そのメモリに記憶する。そし
て、プロセッサＣＰｊはこの記憶された時間情報を時間
情報読み取り装置Ｃからいつでも読み出し、時計手段Ａ
からの時間情報を得ることができ、それにもとづいて自
身のソフトウェアによる時計手段の時間を更新する。ま
た時間情報を受は取る他のプロセッサ（図示せず）側で
もプロセッサＣＰｊの場合と同様に時間情報読み取り装
置およびプロセッサが動作し、プロセッサＣＰ。
間を設定すると、その後、−時計手段Ａは自身で時間を
更新し続ける。そして、時間情輻供給装ＷＢは一定の周
期でハードウェアの時計手段Ａより時間情報を読み出し
、その時間情報をバスインターフェース装置りを通じて
ループバス６に送出する。一方、プロセッサＣＰ、側で
は、時間情報読み取り装置Ｃがループバス６上に流れて
いる上記時間情報を一定の周期でバスインターフェース
装置Ｅを通じて読み取り、そのメモリに記憶する。そし
て、プロセッサＣＰｊはこの記憶された時間情報を時間
情報読み取り装置Ｃからいつでも読み出し、時計手段Ａ
からの時間情報を得ることができ、それにもとづいて自
身のソフトウェアによる時計手段の時間を更新する。ま
た時間情報を受は取る他のプロセッサ（図示せず）側で
もプロセッサＣＰｊの場合と同様に時間情報読み取り装
置およびプロセッサが動作し、プロセッサＣＰ。
との同期を確立する。
このように本発明の時計同期方式によれば、ハードウェ
アによるマスクの時計手段からの時間情報が時間情報供
給装置により一定の周期で常時、ループバスに送出され
、それを受は取るプロセッサ側では、時間情報読み取り
装置が時間情報を読み取って記憶し、プロセッサはそれ
をいつでも読み出すことができるので、マスクの時計手
段と各プロセッサの時計手段との間の時間的ずれを極め
て小さくすることが可能となる。
アによるマスクの時計手段からの時間情報が時間情報供
給装置により一定の周期で常時、ループバスに送出され
、それを受は取るプロセッサ側では、時間情報読み取り
装置が時間情報を読み取って記憶し、プロセッサはそれ
をいつでも読み出すことができるので、マスクの時計手
段と各プロセッサの時計手段との間の時間的ずれを極め
て小さくすることが可能となる。
以上説明したように本発明は、交換動作を制御する複数
のプロセッサをループバスにより接続して構成したマル
チプロセッサ交換システムの時計同期方式において、ハ
ードウェアの時計手段と、この時計手段が発生する時間
情報をループバスに出力する時間情報供給装置と、ルー
プバスから時間情報を取り込み、プロセッサに出力する
時間情報読み取り装置とを設けている。
のプロセッサをループバスにより接続して構成したマル
チプロセッサ交換システムの時計同期方式において、ハ
ードウェアの時計手段と、この時計手段が発生する時間
情報をループバスに出力する時間情報供給装置と、ルー
プバスから時間情報を取り込み、プロセッサに出力する
時間情報読み取り装置とを設けている。
従って本発明の時計同期方式によれば、ハードウェアに
よるマスクの時計手段からの時間情報が時間情報供給装
置により一定の周期で常時、ループバスに送出され、そ
れを受は取るプロセッサ側では、時間読み取り装置が時
間情報を読み取って記憶し、プロセッサはそれをいつで
も読み出すことができるので、マスクの時計手段と各プ
ロセッサの時計手段との間の時間的ずれを極めて小さく
することが可能となる。
よるマスクの時計手段からの時間情報が時間情報供給装
置により一定の周期で常時、ループバスに送出され、そ
れを受は取るプロセッサ側では、時間読み取り装置が時
間情報を読み取って記憶し、プロセッサはそれをいつで
も読み出すことができるので、マスクの時計手段と各プ
ロセッサの時計手段との間の時間的ずれを極めて小さく
することが可能となる。
第１図は本発明の時計同期方式を実施するマルチプロセ
ッサ交換システムの一例を示すブロック図である。 １・・・時計手段制御インターフェース２・・・時間読
み出しインターフェース３・・・時間インサートインタ
ーフェース４・・・時間読み取りインターフェース５・
・・時間読み出しインターフェース６ｅ・・ループバス ＣＰｉ 、ｃｐ、・・・交換プロセッサＥＸ五、ＥＸ、
・・・交換装置 Ａ・・・時計手段 Ｂ・・・時間情報供給装置 Ｃ・・・時間情報読み取り装置
ッサ交換システムの一例を示すブロック図である。 １・・・時計手段制御インターフェース２・・・時間読
み出しインターフェース３・・・時間インサートインタ
ーフェース４・・・時間読み取りインターフェース５・
・・時間読み出しインターフェース６ｅ・・ループバス ＣＰｉ 、ｃｐ、・・・交換プロセッサＥＸ五、ＥＸ、
・・・交換装置 Ａ・・・時計手段 Ｂ・・・時間情報供給装置 Ｃ・・・時間情報読み取り装置
Claims (1)
- （１）交換動作を制御する複数のプロセッサをループバ
スにより接続して構成したマルチプロセッサ交換システ
ムの時計同期方式において、 ハードウェアの時計手段と、 この時計手段が発生する時間情報を前記ループバスに出
力する時間情報供給装置と、 前記ループバスから前記時間情報を取り込み、前記プロ
セッサに出力する時間情報読み取り装置とを設けたこと
を特徴とするマルチプロセッサ交換システムの時計同期
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32741688A JPH02171096A (ja) | 1988-12-23 | 1988-12-23 | マルチプロセッサ交換システムの時計同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32741688A JPH02171096A (ja) | 1988-12-23 | 1988-12-23 | マルチプロセッサ交換システムの時計同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02171096A true JPH02171096A (ja) | 1990-07-02 |
Family
ID=18198914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32741688A Pending JPH02171096A (ja) | 1988-12-23 | 1988-12-23 | マルチプロセッサ交換システムの時計同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02171096A (ja) |
-
1988
- 1988-12-23 JP JP32741688A patent/JPH02171096A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2002895A1 (en) | Arithmetic unit | |
| JPH02171096A (ja) | マルチプロセッサ交換システムの時計同期方式 | |
| JPH0133864B2 (ja) | ||
| JPH11265297A (ja) | 分散シミュレータシステム | |
| JPS59176863A (ja) | タイマ同期化方式 | |
| JPH09219714A (ja) | 伝送制御システム | |
| JPS60263255A (ja) | プロセツサ同期方式 | |
| JPS61271563A (ja) | 情報処理装置 | |
| JPH0239651A (ja) | 伝送速度変換回路 | |
| JPS63237157A (ja) | デ−タ処理システム | |
| JPH01185049A (ja) | 信号処理回路 | |
| JPS6155196B2 (ja) | ||
| JPH0425963A (ja) | マルチプロセッサシステムのオンラインプロセッサ増設方式 | |
| JPS59139468A (ja) | デユアルタイプの演算処理装置におけるマスタ−、スレ−ブ切換装置 | |
| JPH0438508A (ja) | クロック供給装置 | |
| JPH0225963A (ja) | プロセッサ間通信方式 | |
| JPH02212911A (ja) | 時刻装置の時刻合わせ方法 | |
| JP2004038511A (ja) | マルチプロセッサシステム及びそれに用いる負荷分散制御方法並びにそのプログラム | |
| JPH04293103A (ja) | 制御システム | |
| JPH01204169A (ja) | バス転送制御方式 | |
| JPH0330044A (ja) | 割込制御方法 | |
| JPS6010946A (ja) | デ−タ転送方式 | |
| JP2000215188A (ja) | ネットワ―ク制御装置 | |
| JPS58144963A (ja) | マルチプロセツサシステム | |
| JPH01248207A (ja) | 数値制御装置 |