JPH02155698A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH02155698A JPH02155698A JP63310563A JP31056388A JPH02155698A JP H02155698 A JPH02155698 A JP H02155698A JP 63310563 A JP63310563 A JP 63310563A JP 31056388 A JP31056388 A JP 31056388A JP H02155698 A JPH02155698 A JP H02155698A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- terminal
- static electricity
- terminals
- upper cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 230000015654 memory Effects 0.000 claims description 6
- 230000005611 electricity Effects 0.000 abstract description 19
- 230000003068 static effect Effects 0.000 abstract description 19
- 230000006378 damage Effects 0.000 abstract description 6
- 238000007599 discharging Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はメモリカードに係り、特に内蔵する半導体メモ
リに情報を記憶するメモリカードに関する。
リに情報を記憶するメモリカードに関する。
フロッピ・ディスクと同様に、取扱いが容易でランダム
アクセスが可能な、可搬性のよい大容量記憶装置として
、メモリカードが知られている。
アクセスが可能な、可搬性のよい大容量記憶装置として
、メモリカードが知られている。
かかるメモリカードは、人間が手に持ち、これを例えば
装置のコネクタに端子を挿入してから、任意の情報を内
蔵する半導体メモリに占き込んだり、あるいは記憶情報
を読み出す。
装置のコネクタに端子を挿入してから、任意の情報を内
蔵する半導体メモリに占き込んだり、あるいは記憶情報
を読み出す。
従って、人体の静電気により、記憶情報が破壊されない
ようにすることが必要となる。
ようにすることが必要となる。
第7図(A)、(B)は従来のメモリカードの一例の構
造を示す断面図と平面図を示す。同図(A)、(B)に
おいて、メモリカード1はモールド枠2と、平板状で導
電性の上カバー3と、平板状でS電性の下カバー4とに
より囲繞された偏平空間内に半導体メモリIC5などが
収納配置されており、また複数個の端f6〜6Nがモー
ルド枠2を貫通して一部が外部に露出された構成とされ
ている。
造を示す断面図と平面図を示す。同図(A)、(B)に
おいて、メモリカード1はモールド枠2と、平板状で導
電性の上カバー3と、平板状でS電性の下カバー4とに
より囲繞された偏平空間内に半導体メモリIC5などが
収納配置されており、また複数個の端f6〜6Nがモー
ルド枠2を貫通して一部が外部に露出された構成とされ
ている。
上記の端子61.6Nの各他端は、前記したIC5の電
源配線であるVCC配線7とVss配線8に夫々接続さ
れている。Vss配線8の他端は第7図(A)に示す如
く上カバー3と小カバー4の両方に夫々接続されている
。
源配線であるVCC配線7とVss配線8に夫々接続さ
れている。Vss配線8の他端は第7図(A)に示す如
く上カバー3と小カバー4の両方に夫々接続されている
。
かかる構造のメモリカード1において、従来は人間が上
カバー3と下カバー4とを手で把持し、コネクタに端子
6〜6Nを挿入してから所要の操恰を行なって端子62
〜6N−1に入力された情報をIC5に書き込んだり、
書き込まれている情報を読み出すようにしていた。
カバー3と下カバー4とを手で把持し、コネクタに端子
6〜6Nを挿入してから所要の操恰を行なって端子62
〜6N−1に入力された情報をIC5に書き込んだり、
書き込まれている情報を読み出すようにしていた。
しかるに、メモリカード1を持っている人間が静電気を
帯電していると、メモリカード1をコネクタへ差し込ん
だときにこの静電気が人体−→メモリカード1のVss
配線8→コネクタのVSS、の経路で放電される。この
ため、上記の放電の際にメモリカード1のVss配線8
の電位が急激に、かつ、−時的に極めて大きく変化する
。
帯電していると、メモリカード1をコネクタへ差し込ん
だときにこの静電気が人体−→メモリカード1のVss
配線8→コネクタのVSS、の経路で放電される。この
ため、上記の放電の際にメモリカード1のVss配線8
の電位が急激に、かつ、−時的に極めて大きく変化する
。
この場合、IC5がスタティック・ランダム・アクセス
・メモリ(SRAM)であるとぎは、SRAMがメモリ
カード1内のバッテリ(図示せず)からの電源電圧Vs
s、Vccで記憶情報を保持しているが、上記の静電気
放電によるVss配線8の電位の極めて大なる変化によ
ってライトイネーブル端子の電位がライトモードになっ
たりして保持している記憶情報が破壊されてしまい、更
には最悪の場合は半導体素子が破壊されることもあった
。
・メモリ(SRAM)であるとぎは、SRAMがメモリ
カード1内のバッテリ(図示せず)からの電源電圧Vs
s、Vccで記憶情報を保持しているが、上記の静電気
放電によるVss配線8の電位の極めて大なる変化によ
ってライトイネーブル端子の電位がライトモードになっ
たりして保持している記憶情報が破壊されてしまい、更
には最悪の場合は半導体素子が破壊されることもあった
。
本発明は上記の点に鑑みてなされたもので、静電気によ
る記憶情報の破壊などを防止できるメモリカードを提供
することを目的とする。
る記憶情報の破壊などを防止できるメモリカードを提供
することを目的とする。
本発明のメモリカードは、電源配線及び信号線のいずれ
にも非接続で、かつ、その一端が筐体の一部を構成して
いる導電体の部材に接続された静電気放電用端子を具備
したものである。
にも非接続で、かつ、その一端が筐体の一部を構成して
いる導電体の部材に接続された静電気放電用端子を具備
したものである。
静電気放電用端子の一端が導電体の部材に接続され、か
つ、信号線や電源配線に非接続とされているから、帯電
した人体からの静電気は、上2の21電体の部材から静
電気放電用端子を介して放電される。
つ、信号線や電源配線に非接続とされているから、帯電
した人体からの静電気は、上2の21電体の部材から静
電気放電用端子を介して放電される。
従って、静電気による放電はメモリカード内の電源配線
を経由して行なわれないから、メモリカード内の半導体
メモリの電源電圧が静電気による放電があっても殆ど変
化しないようにすることができる。
を経由して行なわれないから、メモリカード内の半導体
メモリの電源電圧が静電気による放電があっても殆ど変
化しないようにすることができる。
第1図(A>、(B)は本発明の第1実施例の構造を示
す断面図と平面図を示す。同図(A)。
す断面図と平面図を示す。同図(A)。
(B)において、第7図(A)、(B)と同一構成部分
には同一符号を付し、その説明を省略する。
には同一符号を付し、その説明を省略する。
第1図(A)、(B)において、10はメモリカードで
、半導体メモリ(C5を内蔵すると共に、筐体の一部を
構成する上カバー3と下カバー4とがS電体で構成され
ていることは、前記した通りである。
、半導体メモリ(C5を内蔵すると共に、筐体の一部を
構成する上カバー3と下カバー4とがS電体で構成され
ていることは、前記した通りである。
また、11〜11Nは端子で、モールド枠2を貫通して
一端がメモリカード10の外部に露出され、かつ、他端
がメモリカード10の内部に在るよう構成されているa
喘f111〜11Nのうち端子11 と11Nの各他端
はyss配線8゜ycc配線7に夫々接続されており、
残りの端子11〜11N−1の各他端は夫々対応する信
号線(図示せず)に接続されている。なお、前記したv
SS配線8は従来と異なり、上カバー3及び下カバー4
には夫々接続されていない。
一端がメモリカード10の外部に露出され、かつ、他端
がメモリカード10の内部に在るよう構成されているa
喘f111〜11Nのうち端子11 と11Nの各他端
はyss配線8゜ycc配線7に夫々接続されており、
残りの端子11〜11N−1の各他端は夫々対応する信
号線(図示せず)に接続されている。なお、前記したv
SS配線8は従来と異なり、上カバー3及び下カバー4
には夫々接続されていない。
また12は静電気放電用端子で、t−ルド枠2を貫通し
て・一端がメモリカード10の外部に露出され、その他
端がメモリカード10の内部に在り、かつ、接続線13
を介して直接に上カバー3と下カバー4に夫々接続され
ている。
て・一端がメモリカード10の外部に露出され、その他
端がメモリカード10の内部に在り、かつ、接続線13
を介して直接に上カバー3と下カバー4に夫々接続され
ている。
本実施例によれば、従来のメモリカード1に比べて端子
数が1個多くなるので、端子111〜11M及び12が
夫々挿入されるコネクタ側も挿入部が従来より1つ多く
設けられ、かつ、端f12が挿入される挿入部は端子1
2の一端をGND電位にするよう構成されている。
数が1個多くなるので、端子111〜11M及び12が
夫々挿入されるコネクタ側も挿入部が従来より1つ多く
設けられ、かつ、端f12が挿入される挿入部は端子1
2の一端をGND電位にするよう構成されている。
これにより、帯電した人間が手でメモリカード10を把
持してコネクタに端子111〜11N及び12を挿入し
た場合には、その時に人体の静電気が人体→上カバー3
.下カバー4−→接続線13→端子12→コネクタ部な
る経路で放電される。
持してコネクタに端子111〜11N及び12を挿入し
た場合には、その時に人体の静電気が人体→上カバー3
.下カバー4−→接続線13→端子12→コネクタ部な
る経路で放電される。
従ってyss配線8には放電電流は流れず、゛ト導体メ
モリICの記憶情報の破壊を防止することができる。
モリICの記憶情報の破壊を防止することができる。
次に本発明の第2実施例について第2図に示すIlll
l造兵に説明する。第2図(A)、(B)中、第1図(
A)、(B)と同一構成部分には同一符号を付し、その
説明を省略する。第2図(A)。
l造兵に説明する。第2図(A)、(B)中、第1図(
A)、(B)と同一構成部分には同一符号を付し、その
説明を省略する。第2図(A)。
(B)において、20はメモリカードで、静電気放電用
端子12を有することは第1実施例と同様であるが、静
電気放電用端子12の他端をメモリカード20内で抵抗
21を介して接続線22により上カバー3及び下カバー
4に夫々接続した点が第1実施例と異なる。
端子12を有することは第1実施例と同様であるが、静
電気放電用端子12の他端をメモリカード20内で抵抗
21を介して接続線22により上カバー3及び下カバー
4に夫々接続した点が第1実施例と異なる。
前記した第1実施例では接続1!J13を介して放電が
行なわれるが、急激な電位の変化は容量結合等によりメ
モリIC5に電位変化を与え、記憶情報を破壊するおそ
れが全く無いとはいえない。
行なわれるが、急激な電位の変化は容量結合等によりメ
モリIC5に電位変化を与え、記憶情報を破壊するおそ
れが全く無いとはいえない。
これに対し、本実施例によれば、抵抗21が放電経路中
に挿入されているので、放電が緩やかに行なわれ、メモ
リ105の電位変化のおそれは殆どなく、メモリIC5
の記憶情報の破壊を略完全になくすことができる。なお
、抵抗21の値は例えば数にΩ程度である。
に挿入されているので、放電が緩やかに行なわれ、メモ
リ105の電位変化のおそれは殆どなく、メモリIC5
の記憶情報の破壊を略完全になくすことができる。なお
、抵抗21の値は例えば数にΩ程度である。
次に本発明の第3実施例について第3図に丞す構造図と
共に説明する。第3図(A)、(B)中、第1図<A)
、(B)と同一構成部分には同一符号を付し、その説明
を省略する。第3図(A)。
共に説明する。第3図(A)、(B)中、第1図<A)
、(B)と同一構成部分には同一符号を付し、その説明
を省略する。第3図(A)。
(B)において、30はメモリカード、31は静電気放
電用端子、32は接続線である。
電用端子、32は接続線である。
静電気放電用端子31はモールド枠2を貫通して・一端
がメモリカード30の外部へ露出され、他端がメモリカ
ード30の内部を接続線32を介して上カバー3と下カ
バー4とに夫々接続されている。また、この静電気放電
用端f31はメモリカード30の外部へ露出されている
部分の長さが他の喘T−11〜11Nの長さに比し長く
されていす る。
がメモリカード30の外部へ露出され、他端がメモリカ
ード30の内部を接続線32を介して上カバー3と下カ
バー4とに夫々接続されている。また、この静電気放電
用端f31はメモリカード30の外部へ露出されている
部分の長さが他の喘T−11〜11Nの長さに比し長く
されていす る。
これにより、本実施例によれば、メモリカード30をコ
ネクタに挿入接続するときは、まず静電気放電用端そ3
1だけがコネクタに接続され、その後に端子11〜11
Nが夫々コネクタに接続されることになる。従って、本
実施例によれば、人体の静電気は人体−→上カバー3.
下カバー4−十接続線32→静電気放電用端子31→コ
ネクタ部なる経路で放電され、その放電が終了し終る直
航又は終了後に端子11〜11Nがコネクタに挿入接続
される。
ネクタに挿入接続するときは、まず静電気放電用端そ3
1だけがコネクタに接続され、その後に端子11〜11
Nが夫々コネクタに接続されることになる。従って、本
実施例によれば、人体の静電気は人体−→上カバー3.
下カバー4−十接続線32→静電気放電用端子31→コ
ネクタ部なる経路で放電され、その放電が終了し終る直
航又は終了後に端子11〜11Nがコネクタに挿入接続
される。
このため、本実施例によれば静電気による放電が確実に
行なわれる。
行なわれる。
次に本発明の第4実施例について第4図と共に説明する
。同図中、第1図(A)、(B)と同一構成部分には同
一符号を付し、その説明を省略する。第4図において、
メモリカード40は端子11〜11Nの外側に夫々静電
気放電用端子41及び42を設けた点に特徴を為する。
。同図中、第1図(A)、(B)と同一構成部分には同
一符号を付し、その説明を省略する。第4図において、
メモリカード40は端子11〜11Nの外側に夫々静電
気放電用端子41及び42を設けた点に特徴を為する。
静電気放電用端子41及び42の各他端は上カバー3及
び下カバー4に接続される点は各実施例と同様である。
び下カバー4に接続される点は各実施例と同様である。
これにより、コネクタに挿入接続された際に生ずる静電
気の放電は、前記各実施例と同様にVss配線を経由す
ることなく専用の放電路で放電される。これにより、本
実施例によれば、半導体メモリーC5の記憶情報の破壊
を防止することができる。
気の放電は、前記各実施例と同様にVss配線を経由す
ることなく専用の放電路で放電される。これにより、本
実施例によれば、半導体メモリーC5の記憶情報の破壊
を防止することができる。
更に、本実施例によれば、メモリカード40がコネクタ
に対して斜めに挿入された場合でも、静電気放電用端子
42及び43のいずれか一方の端子が他の端子より先に
コネクタに接触して静電気の放電が先に開始されるため
、放電が確実となる。
に対して斜めに挿入された場合でも、静電気放電用端子
42及び43のいずれか一方の端子が他の端子より先に
コネクタに接触して静電気の放電が先に開始されるため
、放電が確実となる。
第5図は本発明の第5実施例の構造断面図を示す。同図
中、第1図(A)、(B)と同一構成部分には同一符号
を付し、その説明を省略する。本実施例のメモリカード
50は両端の端子が静電気放電用端子51.52で、か
つ、そのメモリカード50の外部での長さが端子11〜
118よりも長くした点に特徴を有する。
中、第1図(A)、(B)と同一構成部分には同一符号
を付し、その説明を省略する。本実施例のメモリカード
50は両端の端子が静電気放電用端子51.52で、か
つ、そのメモリカード50の外部での長さが端子11〜
118よりも長くした点に特徴を有する。
すなわち、本実施例は上記の第3実施例と第4実施例と
を組合わせた実施例で、コネクタに対してメモリカード
50をどのように挿入しようとも、放電を確実に行なえ
るという特長がある。
を組合わせた実施例で、コネクタに対してメモリカード
50をどのように挿入しようとも、放電を確実に行なえ
るという特長がある。
次に本発明の第6実施例について第6図と共に説明する
。同図中、第1図と同一構成部分には同一符号を付し、
その説明を省略する。本実施例は静電気放電用端子を上
カバー3と下カバー4へ接続する方法に特徴を有する実
施例である。
。同図中、第1図と同一構成部分には同一符号を付し、
その説明を省略する。本実施例は静電気放電用端子を上
カバー3と下カバー4へ接続する方法に特徴を有する実
施例である。
メモリカードの通常の端子(前記端子111〜11、)
は、破線61.62で示す如く基板63に直接に半田6
4.65で接続することができる。
は、破線61.62で示す如く基板63に直接に半田6
4.65で接続することができる。
これに対し、静電気放電用端子は上カバー3と下カバー
4に接続するが、上カバー3と下カバー4は上下方向か
ら所定位置に取付けられるので、通常の端子のように半
田で上カバー3と下カバー4に接続しておくことは困難
である。
4に接続するが、上カバー3と下カバー4は上下方向か
ら所定位置に取付けられるので、通常の端子のように半
田で上カバー3と下カバー4に接続しておくことは困難
である。
そこで本実施例では静電気放電用端子66及び67を一
方向にバネ力を有する構成とし、メモリカード内の部分
は夫々平板状として端子66は上方向に屈曲し、端子6
7は下方向に屈曲するバネ力を有する構成とし、他方メ
モリカードの外部に露出される部分は例えば円柱状とし
て上記のバネ力が生じないようにする。
方向にバネ力を有する構成とし、メモリカード内の部分
は夫々平板状として端子66は上方向に屈曲し、端子6
7は下方向に屈曲するバネ力を有する構成とし、他方メ
モリカードの外部に露出される部分は例えば円柱状とし
て上記のバネ力が生じないようにする。
これにより、上カバー3はE ’F 66のバネ力に抗
してモールド枠2に取付けられ、また下カバー4は端子
67のバネ力に抗してモールド枠に取付けれられること
となる。従って、第6図に実線で示す如く、静電気放電
用端子66.67の各一端を上カバー3.下カバー4に
半田を使用しないで接続することができることになる。
してモールド枠2に取付けられ、また下カバー4は端子
67のバネ力に抗してモールド枠に取付けれられること
となる。従って、第6図に実線で示す如く、静電気放電
用端子66.67の各一端を上カバー3.下カバー4に
半田を使用しないで接続することができることになる。
なお、本発明は以上の実施例に限定されるものではなく
、第2実施例と第3乃至第6実施例のいずれかと組合わ
せてもよく、その他種々の変形例が考えられるものであ
る。
、第2実施例と第3乃至第6実施例のいずれかと組合わ
せてもよく、その他種々の変形例が考えられるものであ
る。
上述の如く、本発明によれば、メモリカード内の半導体
メモリの電源電圧が静電気の放電があってもほとんど変
化しないようにすることができるため、半導体メモリの
記憶情報を静電気から保護することができ、また静電気
による回路素子の破壊も未然に防止することができる等
の特長を有するものである。
メモリの電源電圧が静電気の放電があってもほとんど変
化しないようにすることができるため、半導体メモリの
記憶情報を静電気から保護することができ、また静電気
による回路素子の破壊も未然に防止することができる等
の特長を有するものである。
第1図乃至第3図は夫々本発明の第1乃至第3実施例の
構造図、 第4図及び第5図は夫々本発明の第4及び第5実施例の
構造平面図、 第6図は本発明の第6実施例の説明図、第7図は従来の
メモリカードの一例の構造図を示す。 図において、 3は上カバー 4は下カバー 5は半導体メモリIC。 8はVSS配線、 10.20.30,40゜ 111〜11Nは端子、 12.31.41,42゜ 常用端子、 21は抵抗 を示す。 50はメモリカード、 51゜ 52は静電気放
構造図、 第4図及び第5図は夫々本発明の第4及び第5実施例の
構造平面図、 第6図は本発明の第6実施例の説明図、第7図は従来の
メモリカードの一例の構造図を示す。 図において、 3は上カバー 4は下カバー 5は半導体メモリIC。 8はVSS配線、 10.20.30,40゜ 111〜11Nは端子、 12.31.41,42゜ 常用端子、 21は抵抗 を示す。 50はメモリカード、 51゜ 52は静電気放
Claims (1)
- 【特許請求の範囲】 少なくとも一部が導電体の部材(3,4)で構成され
た筐体内に半導体メモリ(5)を内蔵し、電源配線及び
信号線のいずれかに接続された複数個の端子(11_1
〜11_N)を有するメモリカードにおいて、 前記電源配線及び信号線のいずれにも非接続で、かつ、
その一端が前記導電体の部材(3,4)に接続された静
電気放電用端子(12,31,41,42,51,52
,66,67)を具備したことを特徴とするメモリカー
ド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63310563A JP2607649B2 (ja) | 1988-12-08 | 1988-12-08 | メモリカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63310563A JP2607649B2 (ja) | 1988-12-08 | 1988-12-08 | メモリカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02155698A true JPH02155698A (ja) | 1990-06-14 |
JP2607649B2 JP2607649B2 (ja) | 1997-05-07 |
Family
ID=18006751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63310563A Expired - Fee Related JP2607649B2 (ja) | 1988-12-08 | 1988-12-08 | メモリカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2607649B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04153096A (ja) * | 1990-10-18 | 1992-05-26 | Mitsubishi Electric Corp | 携帯用記憶装置 |
JPH05325535A (ja) * | 1992-05-21 | 1993-12-10 | Hitachi Maxell Ltd | メモリカード |
WO2014180217A1 (zh) * | 2013-08-28 | 2014-11-13 | 中兴通讯股份有限公司 | 一种终端、收集静电、充电的方法及计算机存储介质 |
-
1988
- 1988-12-08 JP JP63310563A patent/JP2607649B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04153096A (ja) * | 1990-10-18 | 1992-05-26 | Mitsubishi Electric Corp | 携帯用記憶装置 |
JPH05325535A (ja) * | 1992-05-21 | 1993-12-10 | Hitachi Maxell Ltd | メモリカード |
WO2014180217A1 (zh) * | 2013-08-28 | 2014-11-13 | 中兴通讯股份有限公司 | 一种终端、收集静电、充电的方法及计算机存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP2607649B2 (ja) | 1997-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5004899A (en) | Semiconductor card which can be folded | |
US5210442A (en) | Portable type memory device | |
JPH0769759B2 (ja) | メモリカード用接続機構 | |
EP0338080A1 (en) | Ic card | |
JPS63239095A (ja) | Icカ−ドの外部機器用コネクタ | |
JPH02155698A (ja) | メモリカード | |
JPH0314192A (ja) | Icカード装置 | |
JP2585683B2 (ja) | Icカード及びicカードを使用する装置 | |
JPS639586A (ja) | メモリカ−ド | |
JPH02111595A (ja) | 半導体装置カード | |
JPH0542075B2 (ja) | ||
JPH05197850A (ja) | データ記録担体およびそのデータ記録担体を使用する電子装置 | |
JPH01198394A (ja) | 情報カード | |
JPH04124790A (ja) | Ramカード | |
US5925928A (en) | Data carrier card, assembly of at least two data carrier cards and method of accessing at least one of the data carrier cards | |
JP3583887B2 (ja) | メモリカード | |
JPH0629903Y2 (ja) | メモリ−カ−ド用コネクタ | |
JPS6225812Y2 (ja) | ||
JP2965183B2 (ja) | Icカード | |
JPS58151299A (ja) | 照合カ−ド | |
JPH01276286A (ja) | メモリカード及びそのコネクタ | |
JPS58133694A (ja) | 照合カ−ド | |
JPH0744468B2 (ja) | 無線選択呼出受信機の記憶素子接続構造 | |
JPS5922354A (ja) | Icカ−ド | |
JPH02249088A (ja) | メモリカードシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |